半导体封装装置的制作方法

1.本公开涉及半导体封装技术领域，具体涉及半导体封装装置。


背景技术：

2.由于当前半导体封装微小化的需求，在三维(3-dimension，3d)堆叠芯片结构的线路层中，多采用重布线层的线路。由于重布线层线路较薄，结构强度较弱，若是在重布线层与基板的夹层中有电子组件的情况下，仅单纯通过粘合层将重布线层堆叠于基板上，无法控制重布线层的平整性，重布线层易发生形变。


技术实现要素：

3.第一方面，本公开提供了一种半导体封装装置，包括：
4.基板；
5.支撑结构，设置于所述基板上；
6.重布线层，通过所述支撑结构堆叠于所述基板上，所述重布线层至少一侧边相对所述基板内缩而露出所述基板的至少部分。
7.在一些可选的实施方式中，所述装置还包括：
8.打线，一端连接所述重布线层，另一端连接所述基板，所述打线至少部分与所述重布线层的侧边重叠。
9.在一些可选的实施方式中，所述打线连接所述重布线层的一端与所述支撑结构重叠。
10.在一些可选的实施方式中，所述支撑结构电连接所述基板和所述重布线层。
11.在一些可选的实施方式中，所述装置还包括：
12.保护层，设置于所述基板上，包覆所述重布线层、所述支撑结构和所述打线。
13.在一些可选的实施方式中，所述装置还包括：
14.第一电子元件，设置于所述重布线层上。
15.在一些可选的实施方式中，所述第一电子元件至少部分经所述保护层露出。
16.在一些可选的实施方式中，所述装置还包括：
17.第二电子元件，设置于所述重布线层下，并位于所述重布线层和所述基板之间；
18.第三电子元件，与所述第二电子元件堆叠设置，所述第二电子元件设置于所述第三电子元件和所述重布线层之间。
19.在一些可选的实施方式中，所述装置还包括：
20.填充层，设置于所述基板和所述重布线层之间，并包覆所述第二电子元件和所述第三电子元件。
21.在一些可选的实施方式中，所述支撑结构在所述重布线层的侧边延伸。
22.在一些可选的实施方式中，所述支撑结构包括复数个支撑件，相邻的两个支撑件之间具有缝隙。
23.在一些可选的实施方式中，所述支撑结构至少部分对应所述重布线层的中间位置设置。
24.第二方面，本公开提供了一种半导体封装装置的制造方法，包括：
25.提供基板；
26.在所述基板上设置支撑结构；
27.将重布线层通过所述支撑结构堆叠于所述基板上，所述重布线层至少一侧边相对所述基板内缩而露出所述基板的至少部分。
28.在本公开提供的半导体封装装置及其制造方法，通过设计半导体封装装置包括：基板；支撑结构，设置于基板上；重布线层，通过支撑结构堆叠于基板上，重布线层至少一侧边相对基板内缩而露出基板的至少部分；通过支撑结构对重布线层的支撑，以使重布线层能够稳定堆叠于基板上，进而提高重布线层的平整性，改善重布线层的形变问题。
附图说明
29.通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本公开的其它特征、目的和优点将会变得更明显：
30.图1a是根据本公开的半导体封装装置的一个实施例的纵向截面结构示意图；
31.图1b-1h是根据本公开的半导体封装装置的不同实施例的纵向截面结构示意图；
32.图2a是根据本公开的半导体封装装置的又一实施例的纵向截面局部结构示意图；
33.图2b和2c是对应图2a实施例在不同实施例中的上视图结构示意图；
34.图2d-2g是对应图2a实施例虚线部分在不同实施例中的局部上视结构示意图；
35.图3a-3j是根据本公开的一个实施例在各个阶段制造的半导体封装装置的截面图。
36.符号说明：
37.11-基板；12-支撑结构；121-支撑件；13-线路层；14-打线；15-第一电子元件；16-第二电子元件；17-第三电子元件；18-填充层；19-保护层；21-载板；22-脱模层；23-种子层。
具体实施方式
38.下面结合附图和实施例对说明本公开的具体实施方式，通过本说明书记载的内容本领域技术人员可以轻易了解本公开所解决的技术问题以及所产生的技术效果。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外，为了便于描述，附图中仅示出了与有关发明相关的部分。
39.需要说明的是，说明书附图中所绘示的结构、比例、大小等，仅用于配合说明书所记载的内容，以供本领域技术人员的了解与阅读，并非用以限定本公开可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本公开所能产生的功效及所能达成的目的下，均应仍落在本公开所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”及“一”等用语，也仅为便于叙述的明了，而非用以限定本公开可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，应当也视为本公开可实施的范畴。
40.还需要说明的是，本公开的实施例对应的纵向截面可以为对应前视图方向截面，
横向截面可以为对应右视图方向截面，而水平截面可以为对应上视图方向截面。
41.另外，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互组合。
42.参考图1a，图1a是根据本公开的半导体封装装置的一个实施例的纵向截面结构示意图。
43.如图1a所示，半导体封装装置100a可包括：基板11、支撑结构12及线路层13。其中：
44.支撑结构12，设置于基板11上。
45.基板11可以是由导电材料和介电材料(dielectric)组成的基板。这里，介电材料可包括有机物和/或无机物，其中有机物例如可以是：聚酰胺纤维(polyamide，pa)、聚酰亚胺(polyimide，pi)、环氧树脂(epoxy)、聚对苯撑苯并二噁唑(poly-p-phenylene benzobisoxazole，pbo)纤维、fr-4环氧玻璃布层压板、pp(prepreg，预浸材料或称为半固化树脂、半固化片)、abf(ajinomoto build-up film)等，而无机物例如可以是硅(si),玻璃(glass)，陶瓷(ceramic)，氧化硅，氮化硅，氧化钽等。导电材料可包括种子层和金属层。这里，种子层例如可以是钛(ti)，钨(w)，镍(ni)等，而金属层例如可以是金(au)、银(ag)、铝(al)、镍(ni)、钯(pd)、铜(cu)或其合金。
46.支撑结构12能够提供刚性支撑。这里，支撑结构12可包括焊料球(solder ball)、焊料凸块(solder bump)、导电柱(conductive pillar)、焊垫(solder pad)等。
47.线路层13，通过支撑结构12堆叠于基板11上，线路层13至少一侧边相对基板11内缩而露出基板11的至少部分。
48.线路层13可以是由导电迹线和介电材料(dielectric)组成的重布线层(rdl，re-distribution layer)。需要说明的是，制程上可以采用当前已知或未来开发的重布线层形成技术，本公开对此不做具体限定，例如可采用包括但不限于光刻、电镀(plating)，化学镀(electroless plating)等形成重布线层。这里，介电材料可包括有机物和/或无机物，其中有机物例如可以是：聚酰胺纤维(polyamide，pa)、聚酰亚胺(polyimide，pi)、环氧树脂(epoxy)、聚对苯撑苯并二噁唑(poly-p-phenylene benzobisoxazole，pbo)纤维、fr-4环氧玻璃布层压板、pp(prepreg，预浸材料或称为半固化树脂、半固化片)、abf(ajinomoto build-up film)等，而无机物例如可以是硅(si),玻璃(glass)，陶瓷(ceramic)，氧化硅，氮化硅，氧化钽等。导电材料可包括种子层和金属层。这里，种子层例如可以是钛(ti)，钨(w)，镍(ni)等，而金属层例如可以是金(au)、银(ag)、铝(al)、镍(ni)、钯(pd)、铜(cu)或其合金。
49.通过支撑结构12对线路层13的支撑，以使线路层13能够稳定堆叠于基板11上，进而提高线路层13的平整性，改善线路层13的形变问题。
50.在一些可选的实施方式中，基板11可通过支撑结构12电连接线路层13。
51.在一些可选的实施方式中，如图1a所示，半导体封装装置100a还可包括：
52.打线14，一端连接线路层13，另一端连接基板11，打线14至少部分与线路层13的侧边重叠。
53.这里，通过打线14连接线路层13及基板11经线路层13露出的至少部分，可增加线路层13与基板11之间的输入输出(input output，i/o)接口数。
54.在一些可选的实施方式中，如图1a所示，打线14连接线路层13的一端与支撑结构12重叠。
55.支撑结构12可在打线14连接线路层13的制程中支撑连接打线14时的下压力，增加
打线14的连接可靠性。
56.在一些可选的实施方式中，如图1a所示，半导体封装装置100a还可包括：
57.保护层19，设置于基板11上，包覆线路层13、支撑结构12和打线14。
58.保护层19可以由各种模封材料(molding compound)形成。例如，模封材料可包括环氧树脂(epoxy resin)、填充物(filler)、催化剂(catalyst)、颜料(pigment)、脱模剂(release agent)、阻燃剂(flame retardant)、耦合剂(coupling agent)、硬化剂(hardener)、低应力吸收剂(low stress absorber)、粘合促进剂(adhesionpromoter)、离子捕获剂(iontrapping agent)等。
59.在一些可选的实施方式中，如图1a所示，半导体封装装置100a还可包括：第一电子元件15、第二电子元件16及第三电子元件17。其中：
60.第一电子元件15，设置于线路层13上，第一电子元件15至少部分经保护层19露出。
61.第二电子元件16，设置于线路层13下，并位于线路层13和基板11之间。
62.第三电子元件17，与第二电子元件16堆叠设置，第二电子元件16设置于第三电子元件17和线路层13之间。
63.这里，第一电子元件15、第二电子元件16及第三电子元件17例如可包括晶粒(die)、asic(applicationspecific integrated circuit，专用集成电路)芯片或hbm(highbandwidthmemory，高带宽存储器)芯片等。
64.在一些可选的实施方式中，如图1a所示，半导体封装装置100a还可包括：
65.填充层18，设置于基板11和线路层13之间，并包覆第二电子元件16和第三电子元件17。
66.填充层18可以包括液态和/或薄膜有机物，例如：非导电胶(non-conductive plastic，ncp)，非导电薄膜(non-conductive film，ncf)，各向异性导电膜(anisotropic conductive adhesive film，acf)，各向异性导电胶(anisotropic conductive adhesive plastic，acp)，pi，epoxy，树脂(resin)，pp，abf，粘合剂(glue)等。或者，填充层18还可以包括底部填充胶。
67.继续参考图1b，图1b所示的半导体封装装置100b类似于图1a中所示的半导体封装装置100a，不同之处在于，半导体封装装置100b包括两组以上对应设置的第一电子元件15、第二电子元件16及第三电子元件17。
68.继续参考图1c，图1c所示的半导体封装装置100c类似于图1b中所示的半导体封装装置100b，不同之处在于，支撑结构12至少部分设置于两组以上对应设置的第一电子元件15、第二电子元件16及第三电子元件17之间，以提高对线路层13的支撑性。
69.在一些可选的实施方式中，支撑结构12至少部分对应线路层13的中间位置设置。
70.继续参考图1d，图1d所示的半导体封装装置100d类似于图1a中所示的半导体封装装置100a，不同之处在于，填充层18可由与保护层19相同的模封材料形成。可以在形成保护层19的同时形成填充层18。
71.继续参考图1e，图1e所示的半导体封装装置100e类似于图1a中所示的半导体封装装置100a，不同之处在于，保护层19可通过灌注(potting)的方式设置，以形成具有弧形表面的保护层19。
72.继续参考图1f，图1f所示的半导体封装装置100f类似于图1a中所示的半导体封装
装置100a，不同之处在于，线路层13上设置有多个电子元件，多个电子元件中至少一个电子元件与第一电子元件15相邻设置，且与第一电子元件15之间具有间隙。
73.继续参考图1g，图1g所示的半导体封装装置100f类似于图1a中所示的半导体封装装置100a，不同之处在于，保护层19部分设置于填充层18与基板11之间。
74.继续参考图1h，图1h所示的半导体封装装置100h类似于图1a中所示的半导体封装装置100a，不同之处在于，第一电子元件15非主动面设置于线路层13上，第一电子元件15通过打线电连接线路层13。
75.继续参考图2a，图2a是根据本公开的半导体封装装置的又一实施例的纵向截面局部结构示意图；图2a中所示的半导体封装装置200a是与图1a中所示的半导体封装装置100a对应的局部结构。
76.图2b是对应图2a实施例在一个实施例中的上视图结构示意图。在一些可选的实施方式中，如图2b所示，支撑结构12在线路层13的侧边延伸。
77.支撑结构12包括4个延线路层13的侧边延伸设置的支撑件121，相邻的两个支撑件121之间具有缝隙，缝隙可用于设置填充层18时通过该缝隙在线路层13和基板11之间填充填充材料以形成填充层18。
78.图2c是对应图2a实施例在又一个实施例中的上视结构示意图。在一些可选的实施方式中，如图2c所示，支撑结构12包括复数个支撑件121，相邻的两个支撑件121之间具有缝隙。
79.图2d-2g是对应图2a实施例虚线部分在不同实施例中的局部上视结构示意图，如图2d至2g所示，支撑结构12的顶面，即支撑结构12与线路层13连接面，可以为如图2d所示的矩形、如图2e所示的椭圆形、如图2g所示的不规则几何形状，还可以为如图2f所示的对称三角形，这里只是对支撑结构12与线路层13连接面形状的举例说明。其中，如图2f所示的对称三角形中，两个三角形连接面之间具有空隙，可增加支撑结构12与线路层13的贴合度，并且，空隙有助于在设置填充层18时通过该空隙填充填充材料。
80.下面参考图3a至图3j，图3a至图3j是根据本公开的一个实施例在各个阶段制造的半导体封装装置300a、300b、300c、300d、300e、300f、300g、300h、300i及300j的纵向截面结构示意图。
81.参考图3a，提供基板11。
82.参考图3b，在基板11上设置支撑结构12。
83.在基板11上设置支撑结构12可采用如电镀(plating)，化学镀(electroless plating)等或类似技术。
84.参考图3c，提供载板21，在载板21上依次设置脱模层22和种子层23。
85.这里，脱模层22可包括脱模剂材料，脱模层22能够用于后续制程中移除载板21时避免载板21与线路层13发生粘连。
86.参考图3d，在种子层上设置线路层13。
87.参考图3e，在线路层13上依次堆叠设置第二电子元件16和第三电子元件17。
88.参考图3f，将线路层13通过支撑结构12堆叠于基板11上，线路层13至少一侧边相对基板11内缩而露出基板11的至少部分。
89.这里，可将线路层13键合至支撑结构12上，线路层13通过支撑结构12与基板11电
连接。
90.在电连接制程上例如可以采用倒装芯片焊接(flip chip bonding，fcb)、热压焊接(thermal compression bonding，tcb)或类似技术。
91.第二电子元件16及第三电子元件17位于线路层13与基板11之间。
92.参考图3g，移除载板21、脱模层22及部分种子层23。
93.参考图3h，在线路层13与基板11之间设置填充层18，填充层18包覆第二电子元件16和第三电子元件17。
94.这里，可通过毛细管底填充(capillary underfill，cuf)在线路层13与基板11之间设置底部填充胶，以形成填充层18。
95.参考图3i，设置打线14，打线14的一端连接基板11，另一端连接线路层13。
96.参考图3j，在线路层13上设置第一电子元件15。
97.模封以形成保护层19，保护层19设置于基板11上，包覆线路层13、支撑结构12、打线14及第一电子元件15。
98.研磨保护层19上表面，以使第一电子元件15非主动面与保护层19的上表面基本共面，并经保护层19露出。
99.本公开的提供的制造半导体结构的方法能够实现与前述半导体结构类似的技术效果，这里不再赘述。
100.尽管已参考本公开的特定实施例描述并说明本公开，但这些描述和说明并不限制本公开。所属领域的技术人员可清楚地理解，可进行各种改变，且可在实施例内替代等效组件而不脱离如由所附权利要求书限定的本公开的真实精神和范围。图示可能未必按比例绘制。归因于制造过程中的变量等等，本公开中的技术再现与实际实施之间可能存在区别。可存在未特定说明的本公开的其它实施例。应将说明书和图示视为说明性的，而非限制性的。可作出修改，以使特定情况、材料、物质组成、方法或过程适应于本公开的目标、精神以及范围。所有此些修改都落入此所附权利要求书的范围内。虽然已参考按特定次序执行的特定操作描述本文中所公开的方法，但应理解，可在不脱离本公开的教示的情况下组合、细分或重新排序这些操作以形成等效方法。因此，除非本文中特别指示，否则操作的次序和分组并不限制本公开。