背照式影像传感器及其制造方法与流程

1.本发明涉及影像传感器及其制造方法，且特别是涉及一种背照式影像传 感器(backside illuminated image sensor，bsi image sensor)及其制造方法。


背景技术：

2.目前，背照式影像传感器广泛应用于许多现代电子装置(如，智能型手机、 数字相机、生物医学成像装置或自动成像装置等)。然而，如何进一步提升背 照式影像传感器的全阱容量(full well capacity，fwc)与动态范围(dynamicrange，dr)为目前持续努力的目标。


技术实现要素：

3.本发明提供一种背照式影像传感器及其制造方法，其可提升全阱容量与 动态范围，进而提升影像品质。
4.本发明提出一种背照式影像传感器，包括半导体层、第一栅极结构与感 光元件。半导体层具有相对的第一表面与第二表面。第一栅极结构设置在第 二表面上。感光元件位于半导体层中。感光元件从第一表面延伸至第二表面。
5.依照本发明的一实施例所述，在上述背照式影像传感器中，部分感光元 件可位于第一栅极结构的一侧。
6.依照本发明的一实施例所述，在上述背照式影像传感器中，部分感光元 件可位于整个第一栅极结构的正下方。
7.依照本发明的一实施例所述，在上述背照式影像传感器中，部分感光元 件可从第一栅极结构的一侧延伸至第一栅极结构的另一侧。
8.依照本发明的一实施例所述，在上述背照式影像传感器中，感光元件可 具有第三表面与第四表面。第三表面可重叠于第一表面。第四表面可重叠于 第二表面。
9.依照本发明的一实施例所述，在上述背照式影像传感器中，还包括第二 栅极结构。第二栅极结构位于第二表面上。第一栅极结构位于第二栅极结构 与第四表面之间。
10.依照本发明的一实施例所述，在上述背照式影像传感器中，部分感光元 件可位于整个第一栅极结构与整个第二栅极结构的正下方。
11.依照本发明的一实施例所述，在上述背照式影像传感器中，感光元件可 包括第一掺杂区、第二掺杂区与第三掺杂区。第一掺杂区位于半导体层中， 且邻近于第一表面。第二掺杂区位于半导体层中，且邻近于第二表面。第三 掺杂区位于半导体层中，且连接于第一掺杂区与第二掺杂区之间。半导体层 可为第一导电型。第一掺杂区、第二掺杂区与第三掺杂区可为第二导电型。
12.依照本发明的一实施例所述，在上述背照式影像传感器中，感光元件还 可包括第四掺杂区。第四掺杂区位于半导体层中，且位于第一掺杂区与第一 表面之间。第四掺杂区可为第一导电型。
13.依照本发明的一实施例所述，在上述背照式影像传感器中，感光元件还 可包括第四掺杂区。第四掺杂区位于半导体层中，且位于第二掺杂区与第二 表面之间。第四掺杂区可为第一导电型。
14.依照本发明的一实施例所述，在上述背照式影像传感器中，感光元件可 包括第一掺杂区与第二掺杂区。第一掺杂区位于半导体层中，且邻近于第一 表面。第二掺杂区位于半导体层中，且邻近于第二表面。第二掺杂区连接于 第一掺杂区。半导体层可为第一导电型。第一掺杂区与第二掺杂区可为第二 导电型。
15.依照本发明的一实施例所述，在上述背照式影像传感器中，感光元件还 可包括第三掺杂区。第三掺杂区位于半导体层中，且位于第一掺杂区与第一 表面之间。第三掺杂区可为第一导电型。
16.依照本发明的一实施例所述，在上述背照式影像传感器中，感光元件还 包括第三掺杂区。第三掺杂区位于半导体层中，且位于第二掺杂区与第二表 面之间。第三掺杂区可为第一导电型。
17.依照本发明的一实施例所述，在上述背照式影像传感器中，还可包括彩 色滤光层与微透镜层。彩色滤光层设置在第一表面上。微透镜层设置在彩色 滤光层上。
18.依照本发明的一实施例所述，在上述背照式影像传感器中，半导体层的 材料包括经掺杂的外延硅。
19.本发明提出一种背照式影像传感器的制造方法，包括以下步骤。提供半 导体层。半导体层具有相对的第一表面与第二表面。在第二表面上形成第一 栅极结构。在半导体层中形成感光元件。感光元件从第一表面延伸至第二表 面。
20.依照本发明的一实施例所述，在上述背照式影像传感器的制造方法中， 感光元件可包括第一掺杂区、第二掺杂区与第三掺杂区。第一掺杂区位于半 导体层中，且邻近于第一表面。第二掺杂区位于半导体层中，且邻近于第二 表面。第三掺杂区位于半导体层中，且连接于第一掺杂区与第二掺杂区之间。 半导体层可为第一导电型。第一掺杂区、第二掺杂区与第三掺杂区可为第二 导电型。
21.依照本发明的一实施例所述，在上述背照式影像传感器的制造方法中， 半导体层与第一掺杂区的形成方法可包括以下步骤。提供基底。在基底中形 成第四掺杂区。第四掺杂区可为第二导电型。在基底上形成半导体层。进行 热工艺，以使第四掺杂区中的掺杂扩散至半导体层中，而形成第一掺杂区。
22.依照本发明的一实施例所述，在上述背照式影像传感器的制造方法中， 感光元件可包括第一掺杂区与第二掺杂区。第一掺杂区位于半导体层中，且 邻近于第一表面。第二掺杂区位于半导体层中，且邻近于第二表面。第二掺 杂区连接于第一掺杂区。半导体层可为第一导电型。第一掺杂区与第二掺杂 区可为第二导电型。
23.依照本发明的一实施例所述，在上述背照式影像传感器的制造方法中， 半导体层与第一掺杂区的形成方法可包括以下步骤。提供基底。在基底中形 成第三掺杂区。第三掺杂区可为第二导电型。在基底上形成半导体层。进行 热工艺，以使第三掺杂区中的掺杂扩散至半导体层中，而形成第一掺杂区。
24.基于上述，在本发明所提出的背照式影像传感器及其制造方法中，由于 感光元件从半导体层的第一表面延伸至半导体层的第二表面，因此可扩大感 光元件的面积与光子
收集区(photon collection region)。由此，可提升背照式影 像传感器的全阱容量与动态范围，进而提升影像品质。
25.为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合 所附的附图作详细说明如下。
附图说明
26.图1a至图1h为本发明一实施例的背照式影像传感器的制造流程剖视 图；
27.图2为本发明另一实施例的背照式影像传感器的剖视图。
28.符号说明
29.10,20:背照式影像传感器
30.100,144:基底
31.102,106,110,126,130,136,138,148:掺杂区
32.104:半导体层
33.108,146:隔离结构
34.112:阱区
35.114,120:栅极结构
36.116,122,140:介电层
37.118,124:栅极
38.128:感光元件
39.132,134:间隙壁
40.142:内连线结构
41.150:彩色滤光层
42.152:微透镜层
43.s1～s4:表面
具体实施方式
44.图1a至图1h为根据本发明一实施例的背照式影像传感器的制造流程 剖视图。
45.请参照图1a，可提供基底100。在一些实施例中，基底100可为第一导 电型(如，p型)。基底100可为半导体基底，如硅基底。以下，第一导电型与 第二导电型可分别为p型导电型与n型导电型中的一者与另一者。在本实 施例中，第一导电型是以p型导电型为例，且第二导电型是以n型导电型为 例，但本发明并不以此为限。在另一些实施例中，第一导电型可为n型导电 型，且第二导电型可为p型导电型。
46.接着，可在基底100中形成掺杂区102。掺杂区102可为第二导电型(如， n型)。掺杂区102的形成方法可包括离子注入法。
47.请参照图1b，在基底100上形成半导体层104，由此可提供半导体层 104。半导体层104具有相对的表面s1与表面s2。半导体层104可为第一 导电型(如，p型)。半导体层104的材料例如是经掺杂的外延硅。半导体层 104的形成方法可包括临场掺杂外延成长法。
48.接着，可进行热工艺，以使掺杂区102中的掺杂扩散至半导体层104中， 而形成掺杂区106。掺杂区106可邻近于表面s1。掺杂区106可为第二导电 型(如，n型)。此外，热工艺
可使得掺杂区102中的掺杂在基底100中扩散， 而扩大掺杂区102的范围。
49.请参照图1c，可在半导体层104中形成隔离结构108。隔离结构108例 如是浅沟槽隔离(shallow trench isolation，sti)结构。隔离结构108的材料例 如是氧化硅。隔离结构108可通过浅沟槽隔离工艺所形成。
50.接着，可在半导体层104中形成掺杂区110。在一些实施例中，掺杂区 110可为深阱区。掺杂区110可连接于掺杂区106。掺杂区110可为第二导 电型(如，n型)。掺杂区110的形成方法可包括离子注入法。
51.此外，可在半导体层104中形成阱区112。部分阱区112可位于隔离结 构108下方。阱区112可为第一导电型(如，p型)。阱区112的形成方法可 包括离子注入法。
52.请参照图1d，在表面s2上形成栅极结构114。栅极结构114可包括介 电层116与栅极118。介电层116设置在表面s2上。介电层116可用以作为 栅介电层。介电层116的材料例如是氧化硅。栅极118设置在介电层116上。 栅极118可用以作为转移栅极(transfer gate)。栅极118的材料例如是掺杂多 晶硅。介电层116与栅极118的形成方法例如是依序在表面s2上形成介电 材料层(未示出)与栅极材料层(未示出)，再对栅极材料层与介电材料层进图 案化。
53.此外，可在表面s2上形成栅极结构120。栅极结构120与栅极结构114 可彼此分离。栅极结构120可包括介电层122与栅极124。介电层122设置 在表面s2上。介电层122可用以作为栅介电层。介电层122的材料例如是 氧化硅。栅极124设置在介电层122上。栅极124可用以作为重置栅极(resetgate)。栅极124的材料例如是掺杂多晶硅。介电层122与栅极124的形成方 法例如是依序在表面s2上形成介电材料层(未示出)与栅极材料层(未示出)， 再对栅极材料层与介电材料层进图案化。在一些实施例中，栅极结构114与 栅极结构120可通过相同工艺同时形成。
54.然后，可在半导体层104中形成掺杂区126。掺杂区126可邻近于表面 s2。掺杂区126可连接于掺杂区110。掺杂区126可为第二导电型(如，n型)。 掺杂区126的形成方法可包括离子注入法。
55.通过上述方法，可在半导体层104中形成感光元件128。在一些实施例 中，感光元件128可为光二极管。感光元件128从表面s1延伸至表面s2， 因此可扩大感光元件128的面积与光子收集区。在一些实施例中，感光元件 128可包括掺杂区106、掺杂区110与掺杂区126。
56.接下来，可在半导体层104中形成掺杂区130。掺杂区130可用以作为 钉扎层(pinning layer)。掺杂区130可位于掺杂区126与表面s2之间。掺杂 区130可邻近于表面s2。掺杂区130可连接于掺杂区126。掺杂区130可为 第一导电型(如，p型)。掺杂区130的形成方法可包括离子注入法。在一些 实施例中，感光元件128还可包括掺杂区130。
57.再者，可在栅极结构114的侧壁上形成间隙壁132。此外，可在栅极结 构120的侧壁上形成间隙壁134。间隙壁132与间隙壁134可为单层结构或 多层结构。间隙壁132与间隙壁134的材料例如是氧化硅、氮化硅或其组合。 间隙壁132与间隙壁134的形成方法例如是先在栅极结构114与栅极结构 120上共形地形成间隙壁材料层(未示出)，再对间隙壁材料层进行干式蚀刻 工艺。
58.随后，可在栅极结构114与栅极结构120之间的半导体层104中形成掺 杂区136。掺
杂区136可位于阱区112中。掺杂区136可为第二导电型(如， n型)。掺杂区136的形成方法可包括离子注入法。
59.此外，可在栅极结构120的一侧的半导体层104中形成掺杂区138。掺 杂区138可位于阱区112中。掺杂区138可为第二导电型(如，n型)。掺杂 区138的形成方法可包括离子注入法。
60.请参照图1e，可在半导体层104上形成介电层140。在一些实施例中， 介电层140可为多层结构。介电层140的材料例如是氧化硅、氮化硅、氮氧 化硅或其组合。此外，可在介电层140中形成内连线结构142。部分内连线 结构142可电连接至掺杂区136，且部分内连线结构142可电连接至掺杂区 138。内连线结构142可包括导线、导电插塞(如，接触窗(contact)或通孔(via)) 或其组合。介电层140与内连线结构142可通过后段工艺(back end of lineprocess，beol process)来形成。
61.请参照图1f，可将介电层140接合到基底144上。在一些实施例中，基 底144可为承载晶片(carrier wafer)。承载晶片可为半导体晶片，如硅晶片， 但本发明并不以此为限。
62.请参照图1g，移除基底100。基底100的移除方法例如是化学机械抛光 (chemical mechanical polishing，cmp)法。接着，可在半导体层104中形成隔 离结构146。隔离结构146例如是深沟槽隔离(deep trench isolation，dti)结 构。隔离结构146的材料例如是氧化硅。隔离结构146可通过深沟槽隔离工 艺所形成。在本实施例中，隔离结构146与隔离结构108可不彼此连接，但 本发明并不以此为限。在一些实施例中，阱区112可连接于隔离结构146与 隔离结构108。在另一些实施例中，隔离结构146与隔离结构108可彼此连 接。
63.接着，可在半导体层104中形成掺杂区148。掺杂区148可用以作为钉 扎层。掺杂区148可位于掺杂区106与表面s1之间。掺杂区130可邻近于 表面s1。掺杂区148可连接于掺杂区106。掺杂区148可为第一导电型(如， p型)。掺杂区148的形成方法可包括离子注入法。在一些实施例中，掺杂区 148可通过离子注入工艺与激光回火(laser anneal)工艺来形成。在一些实施例 中，感光元件128还可包括掺杂区148。
64.请参照图1h，可在表面s1上形成彩色滤光层150。彩色滤光层150例 如是红色滤光层、绿色滤光层或蓝色滤光层。在一些实施例中，彩色滤光层 150的材料例如是光致抗蚀剂材料。接着，可在彩色滤光层150上形成微透 镜层152。在一些实施例中，微透镜层152的材料例如是二氧化硅(sio2)。此 外，彩色滤光层150与微透镜层152的形成方法为所属技术领域普通技术人 员所周知，于此省略其说明。
65.以下，通过图1h来说明本实施例的影像传感器10。此外，虽然影像传 感器10的形成方法是以上述方法为例进行说明，但本发明并不以此为限。
66.请参照图1h，背照式影像传感器10包括半导体层104、栅极结构114 与感光元件128。半导体层104具有相对的表面s1与表面s2。栅极结构114 设置在表面s2上。栅极结构114可包括介电层116与栅极118。介电层116 设置在表面s2上。栅极118设置在介电层116上。
67.感光元件128位于半导体层104中。在一些实施例中，感光元件128可 为光二极管。感光元件128从表面s1延伸至表面s2。在一些实施例中，感 光元件128可包括掺杂区106、掺杂区126与掺杂区110。掺杂区106位于 半导体层104中，且邻近于表面s1。掺杂区126位于半导体层104中，且邻 近于表面s2。掺杂区110位于半导体层104中，且连接于掺杂区106与掺
杂 区126之间。半导体层104可为第一导电型(如，p型)。掺杂区106、掺杂区 126与掺杂区110可为第二导电型(如，n型)。
68.此外，感光元件128还可包括掺杂区130与掺杂区148中的至少一者。 掺杂区130位于半导体层104中，且位于掺杂区126与表面s2之间。掺杂 区130可为第一导电型(如，p型)。掺杂区148位于半导体层104中，且位 于掺杂区106与表面s1之间。掺杂区148可为第一导电型(如，p型)。
69.在一些实施例中，部分感光元件128可位于栅极结构114的一侧。举例 来说，掺杂区106、掺杂区126、掺杂区110、掺杂区130与掺杂区148可位 于栅极结构114的一侧。在一些实施例中，部分感光元件128可位于整个栅 极结构114的正下方。举例来说，掺杂区106与掺杂区148可位于整个栅极 结构114的正下方。在一些实施例中，部分感光元件128可从栅极结构114 的一侧延伸至栅极结构114的另一侧。举例来说，掺杂区106与掺杂区148 可从栅极结构114的一侧延伸至栅极结构114的另一侧。
70.此外，感光元件128可具有表面s3与表面s4。表面s3可重叠于表面 s1。表面s4可重叠于表面s2。在感光元件128包括掺杂区148的情况下， 感光元件128的表面s3可为掺杂区148的表面。在感光元件128不包括掺 杂区148的情况下，感光元件128的表面s3可为掺杂区106的表面。在感 光元件128包括掺杂区130的情况下，感光元件128的表面s4可为掺杂区 130的表面与掺杂区126的部分表面。在感光元件128不包括掺杂区130的 情况下，感光元件128的表面s3可为掺杂区126的表面。
71.另外，背照式影像传感器10还包括隔离结构108、阱区112、栅极结构 120、间隙壁132、间隙壁134、掺杂区136、掺杂区138、介电层140、内连 线结构142、基底144、隔离结构146、彩色滤光层150与微透镜层152中的 至少一者。隔离结构108位于半导体层104中，且邻近于表面s2。阱区112 位于半导体层104中。阱区112位于部分栅极结构114下方，且位于栅极结 构120下方。
72.栅极结构120位于表面s2上。栅极结构114位于栅极结构120与表面s4之间。栅极结构120与栅极结构114可彼此分离。栅极结构120可包括介 电层122与栅极124。介电层122设置在表面s2上。栅极124设置在介电 层122上。在一些实施例中，部分感光元件128可位于整个栅极结构114与 整个栅极结构120的正下方。举例来说，掺杂区106与掺杂区148可位于整 个栅极结构114与整个栅极结构120的正下方。
73.此外，间隙壁132位于栅极结构114的侧壁上。间隙壁134位于栅极结 构120的侧壁上。掺杂区136位于栅极结构114与栅极结构120之间的半导 体层104中。掺杂区138位于栅极结构120的一侧的半导体层104中。介电 层140设置在表面s2上，且覆盖栅极结构114与栅极结构120。内连线结构 142位于介电层140中。基底144可接合于介电层140。隔离结构146位于 半导体层104中，且邻近于表面s1。彩色滤光层150设置在表面s1上。微 透镜层152设置在彩色滤光层150上。
74.此外，影像传感器10中的各构件的材料、形成方法与功效已于上述实 施例中进行详尽地说明，于此不再说明。
75.基于上述实施例可知，在背照式影像传感器10及其制造方法中，由于 感光元件128从半导体层104的表面s1延伸至半导体层104的表面s2，因 此可扩大感光元件128的面积与光子收集区。由此，可提升背照式影像传感 器10的全阱容量与动态范围，进而提升影
像品质。
76.图2为根据本发明另一实施例的背照式影像传感器的剖视图。
77.请参照图1与图2，图2的背照式影像传感器20与图1的背照式影像 传感器10的差异如下。在背照式影像传感器20中，感光元件128可包括掺 杂区106与掺杂区126，但不包括掺杂区110。此外，在背照式影像传感器 20中，掺杂区126连接于掺杂区106。亦即，在用以形成背照式影像传感器 20的感光元件128的工艺中，可省略用以形成掺杂区110的步骤，且可通过 增加掺杂区106与掺杂区126中的至少一者的深度来使得掺杂区126连接于 掺杂区106。此外，在图1a的背照式影像传感器10与图2的背照式影像传 感器20中，相同或相似的构件以相同的符号表示，并省略其说明。
78.基于上述实施例可知，在背照式影像传感器20及其制造方法中，由于 感光元件128从半导体层104的表面s1延伸至半导体层104的表面s2，因 此可扩大感光元件128的面积与光子收集区。由此，可提升背照式影像传感 器20的全阱容量与动态范围，进而提升影像品质。
79.综上所述，由于上述实施例的背照式影像传感器及其制造方法可扩大感 光元件的面积与光子收集区，因此可提升背照式影像传感器的全阱容量与动 态范围，进而提升影像品质。
80.虽然结合以上实施例公开了本发明，然而其并非用以限定本发明，任何 所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，可作些许 的更动与润饰，故本发明的保护范围应以附上的权利要求所界定的为准。