对加强型隔离技术的电流高压隔离能力增强的制作方法

1.本公开涉及微电子装置及其制造方法的领域。更特别并且不限于此，本公开涉及一种用于改进包括例如电流数字隔离器的微电子装置的高压击穿可靠性的方法和结构。


背景技术：

2.电流隔离是以下原理：隔离电气系统的功能区段以防止电流流动，同时能量或信息仍可通过其他手段，诸如电容、感应、电磁波、光学、声学或机械手段在区段之间进行交换。通常使用电流隔离，其中两个或更多个电路进行通信，但其接地或参考节点可能处于不同的电位。它是通过防止不需要的电流在共享参考导体的两个单元之间流动来破坏接地回路的有效方法。电流隔离也用于安全方面，作为防止意外电流通过人的身体到达地面的手段。
3.隔离器是被设计成将两个系统或电路之间的直流和不需要的瞬时电流最小化，同时允许两者之间的数据和电力传输的装置。在大多数应用中，隔离器除了允许系统正常运行外，还充当对高压的屏障。在电容元件被用作隔离器的情况下，电介质击穿是关键问题，特别是在高压应用中。
4.随着集成电路设计和半导体制造的不断进步，包括电流隔离器的微电子装置的改进也在同步进行。


技术实现要素：

5.下面提出了简化的发明内容，以便提供对本专利公开的一个或多个方面的基本理解。发明内容不是对本公开的广泛概述，并且不旨在识别本公开的关键或重要要素，更不旨在划定其范围。相反，发明内容的主要目的是以简化的形式提出本公开的一些概念，作为以后出现的更详细描述的序言。
6.公开了一种微电子装置的实施例，用于改进高压隔离电容器(在下文中称为电容器)的高压击穿可靠性，该电容器涉及围绕电容器的顶部电容器板的电场消减结构。在一个方面，微电子装置包括半导体衬底。在衬底上方形成底部电容器板。在底部电容器板上面形成电介质层，包括顶部电介质层。在顶部电介质层上形成高电介质层。高电介质层至少包括第一子层，其具有高于顶部电介质层的介电常数的第一介电常数。在高电介质层上形成顶部电容器板。顶部电容器板位于底部电容器板上方。电介质层在顶部电容器板和底部电容器板之间提供了电容器电介质。顶部电容器板具有与高电介质层接触的下角。
7.电场消减结构通过在电场消减结构的隔离断口中去除第一子层而形成。隔离断口与下角分离至少14微米。隔离断口和下角之间的高电介质层提供了电场消减结构的搁板。
附图说明
8.本公开的实施例在附图中以示例的方式并且不是以限制的方式展示，其中相似的附图标记表示类似的元件。应该注意的是，本公开中对“一”或“一个”实施例的不同引用不
一定是指同一实施例，并且此类引用可以指至少一个。此外，当特别的特征、结构或特性关于实施例被描述时，提出在本领域技术人员的知识范围内，与其他实施例相关地实现此种特征、结构或特性，无论是否明确描述。
9.附图并入说明书并形成其一部分，以展示本公开的一个或多个示例性实施例。本公开的各种优点和特征将从结合所附权利要求并参考附图的以下详细描述中得到理解，在附图中：
10.图1a是示例微电子装置的截面图。
11.图1b示出了微电子装置在电场消减结构的区域中的一部分的详细视图。
12.图1c示出了微电子装置在另一个电场消减结构的区域中的一部分的详细视图。
13.图1d示出了微电子装置在另一个示例电场消减结构的区域中的一部分的详细视图。
14.图2是示出了10微米、14微米和20微米搁板宽度的tddb的weibull图表。
15.图3是实施为多芯片模块的微电子装置100的示例的俯视图。
具体实施方式
16.参考附图描述本公开。附图没有按比例绘制，并且提供它们只是为了展示本公开。下面将参考示例应用来描述本公开的若干方面用于展示。应该理解的是，为了提供对本公开的理解，阐述了许多具体细节、关系和方法。本公开不受所展示的行为或事件顺序的限制，因为一些行为可能以不同的顺序和/或与其他行为或事件同时发生。此外，并非所有展示的行为或事件都需要根据本公开实施方法。
17.此外，尽管本文中展示的实施例中的一些以二维视图示出，其中各种区域具有深度和宽度，但应该清楚地理解，这些区域是实际上是三维结构的装置的仅一部分的展示。因此，这些区域在实际装置上制造时将有三个尺寸，包括长度、宽度和深度。此外，尽管本发明通过针对有源装置的实施例进行展示，但不旨在让这些展示成为对本发明的范围或可应用性的限制。不旨在将本发明的有源装置限于所展示的物理结构。包括这些结构是为了证明本发明对目前优选实施例的效用和应用。
18.下面描述的示例微电子装置可包括半导体材料如硅(si)、碳化硅(sic)、硅锗(sige)、砷化镓(gaas)或有机半导体材料，或由它们形成。半导体材料可以体现为半导体晶圆。微电子装置包括一个或多个高压电容器，也被称为电流隔离装置。微电子装置还可以包括一个或多个半导体部件，诸如金属氧化物半导体场效应晶体管(mosfet)、绝缘栅双极晶体管(igbt)栅极驱动器、输入/输出和控制电路系统，以及微处理器、微控制器和/或微机电部件或系统(mems)。微电子装置可以表现为单芯片装置，或可以包含在多芯片模块(mcm)中。半导体芯片可进一步包括非半导体的无机和/或有机材料，例如，绝缘体(诸如无机电介质材料或聚合物)，或导体(诸如金属)。
19.出于本公开的目的，术语“高压”是指大于100伏的操作电位，并且“低压”是指小于100伏的操作电位。例如，高压电容器可在300伏至1200伏下操作，而低压部件诸如晶体管可在1.5伏至30伏下操作。
20.出于本公开的目的，材料的“介电常数”是指在频率低于1赫兹(hz)时，材料的(绝对)介电常数与真空介电常数的比率。真空介电常数的值约为8.85
×
10-12
法拉/米(f/m)。
21.图1a是示例微电子装置100的截面图。微电子装置100可以实施为集成电路、分立部件或mems装置。微电子装置100形成在衬底101上，该衬底可以是包含图1a中没有示出的其他微电子装置的半导体晶圆的一部分。衬底101包括半导体材料102。作为示例，半导体材料102可以包括晶体硅，或可以包括另一种半导体材料102，诸如硅锗、碳化硅、氮化镓或砷化镓。
22.该示例的微电子装置100的形成包括在半导体材料102上形成场氧化物112。场氧化物112可以通过浅沟隔离(sti)工艺形成，并且具有sti结构，其中场氧化物112在半导体材料102中的沟槽中，如图1a所描绘。可替代地，场氧化物112可以由硅的局部氧化(locos)工艺形成，并具有locos结构，其中场氧化物112将具有渐缩的边缘，并部分地延伸到半导体材料102中，并在半导体材料102上面部分地延伸。
23.在图1a中描绘为mosfet的一个或多个低电压部件106形成在半导体材料102中和其上。低电压部件106的其他表现形式在该示例的范围内。低压部件106可以互连以形成电路，或者可以被配置为分立部件。
24.在形成低压部件106之后，微电子装置100的互连区域109在半导体材料102上方形成。互连区域109的预金属电介质(pmd)层114在衬底101、场氧化物112和低压部件106上方形成。pmd层114包括二氧化硅、磷硅酸盐玻璃(psg)、氟硅酸盐玻璃(fsg)、硼磷硅酸盐玻璃(bpsg)、有机硅酸盐玻璃(osg)、低k电介质材料、氮化硅、氮氧化硅、碳化硅、碳氮化硅或其他电介质材料的一个或多个电介质层122。pmd层114可以通过一种或多种电介质沉积工艺形成，诸如低压化学气相沉积(lpcvd)工艺、等离子体增强化学气相沉积(pecvd)工艺、使用臭氧和正硅酸四乙酯(teos)的高深宽比工艺(harp)，或大气压化学气相沉积(apcvd)工艺。
25.互连区域109的触点116通过pmd层114形成，以与低压部件106和半导体材料102进行电连接。触点116是导电的，并且可以包括钛粘附层和氮化钛衬垫上的钨。触点116可以通过蚀刻穿过pmd层114的触点孔，并通过物理气相沉积(pvd)工艺形成钛粘附层来形成。氮化钛衬垫可以通过原子层沉积(ald)工艺在钛粘附层上形成。钨可以通过金属有机化学气相沉积(mocvd)工艺在氮化钛衬垫上形成，该工艺使用六氟化钨被硅烷和氢气还原。触点116以外的pmd层114的顶表面上的钨、氮化钛和钛可以通过钨蚀刻工艺、钨化学机械抛光(cmp)工艺或两者来去除。
26.在pmd层114上形成第一级互连部118，与触点116进行电连接。底部电容器板130与第一级互连部118同时形成。第一级互连部118和底部电容器板130是导电的。在该示例的一个版本中，第一级互连部118和底部电容器板130可具有蚀刻的铝结构，并可包括在pmd层114上的氮化钛或钛钨的粘附层(未示出)，在粘附层上的具有几个原子百分比的硅、钛或铜的铝层(未示出)，以及在铝层上的氮化钛的抗反射层(未示出)。蚀刻的铝互连部可以通过沉积粘附层、铝层和抗反射层，并形成蚀刻掩模(未示出)，之后通过rie工艺蚀刻抗反射层、铝层和粘附层(其中由蚀刻掩模暴露)，并随后去除蚀刻掩模来形成。在该示例的另一个版本中，第一级互连部118和底部电容器板130可具有大马士革结构，并可包括在pmd层114上的金属内电介质(imd)层的互连沟槽中的钽和氮化钽的屏障衬垫(未示出)，其中在屏障衬垫上的互连沟槽中有铜填充金属。大马士革式互连部可以通过在pmd层114上沉积imd层，并通过imd层蚀刻互连沟槽以暴露触点116来形成。屏障衬垫可通过将钽溅射到imd层和暴露的pmd层114和触点116上，并通过ald工艺在溅射的钽上形成氮化钽来形成。铜填充金属可
以通过在屏障衬垫上溅射铜的种子层(未示出)，并在种子层上电镀铜以填充互连沟槽来形成。随后通过铜cmp工艺从imd层的顶表面去除铜和屏障衬垫金属。用于形成第一级互连部118和底部电容器板130的其他工艺在该示例的范围内。
27.互连区域109的多个电介质层122形成在pmd层114、第一级互连部118和底部电容器板130上方。电介质层122可以包括同一级中的互连部120的实例之间的imd层，以及顺序级中的互连部120的实例之间的级间电介质(ild)层。电介质层122可以包括氮化硅、氧氮化硅、碳氮化硅等的衬垫和盖层。衬垫和盖层可以夹在基于二氧化硅的电介质材料的层中，诸如具有一定氢含量的二氧化硅、psg、fsg、bpsg、osg或其他低k电介质材料。电介质层122可以使用参考pmd层114公开的工艺来形成。
28.互连区域109的附加级互连部120形成在电介质层122中。附加级互连部120可以通过参考第一级互连部118公开的工艺来形成。在该示例的进一步版本中，附加级互连部120可以具有电镀结构，并且可以包括未示出的粘附层，其中粘附层上有铜互连部。电镀互连部可以通过在对应的ild层上溅射包含钛的粘附层，之后在粘附层上溅射未示出的铜的种子层来形成。在种子层上形成电镀掩模，暴露用于互连部120的区域。铜互连部通过在种子层上电镀铜来形成，其中该种子层通过电镀掩模而暴露。电镀掩模被去除，并且在互连部之间通过湿法蚀刻去除种子层和粘附层。用于形成附加级互连部120的其他工艺在该示例的范围内。
29.通孔126穿过电介质层122的ild层形成，以进行按顺序级电连接到互连部120的实例。通孔126是导电的。在该示例的一个版本中，通孔126可以包括未示出的钛或氮化钛接触对应的互连部120的通孔衬垫，其中通孔衬垫上有未示出的钨芯。通孔126可以通过蚀刻过孔穿过电介质层122，以暴露底层互连部120来形成。通孔衬垫可以通过溅射钛，之后使用原子层沉积(ald)工艺形成氮化钛来形成。钨芯可以通过金属有机化学气相沉积(mocvd)工艺形成，该工艺使用最初由硅烷还原并且在通孔衬垫上形成钨层后由氢还原的六氟化钨(wf6)。钨、氮化钛和钛随后通过蚀刻工艺、钨cmp工艺或两者的组合从电介质层122的顶表面去除，从而留下延伸到互连部120的顶表面的通孔126。在该示例的另一个版本中，通孔126可具有铜单大马士革结构，该结构具有钽或氮化钽的通孔衬垫和通孔衬垫上有铜芯。通孔126可以通过铜大马士革工艺形成，其中通孔通过电介质层122形成，以暴露底层互连部120。通孔衬垫可以通过ald工艺形成，并且铜种子层可以通过物理气相沉积(pvd)工艺在通孔衬垫上形成。铜芯通过电镀在铜种子层上形成。铜和通孔衬垫随后通过铜cmp工艺从互连部120的顶表面去除。在该版本的变体中，通孔126可以通过铜双大马士革工艺与上覆的互连部120一起形成。在该示例的进一步的版本中，通孔126可以包括未示出的钛或氮化钛接触对应的互连部120的通孔衬垫，其中通孔衬垫上有未示出的铝芯。通孔126可以通过蚀刻过孔和形成通孔衬垫来形成，如上所讨论。铝芯可以通过pvd工艺在通孔衬垫上形成。铝和通孔衬垫随后通过蚀刻工艺从互连部120的顶表面去除。用于通孔126的其他结构和组成都在该示例的范围内。
30.电介质层122包括位于底部电容器板130上方的电容器电介质136。电介质层122包括顶部电介质层122a，其延伸到电容器电介质136的顶表面137。顶部电介质层122a包括基于二氧硅的电介质材料，并具有小于4.1的介电常数。
31.高电介质层140形成在电介质层122上，与顶部电介质层122a接触。高电介质层140
至少包括第一子层142，其具有高于顶部电介质层122a的介电常数的第一介电常数。例如，第一介电常数可以是6.5至9.0。第一子层142可以包括氮化硅。第一子层142可具有200纳米至1200纳米的厚度。例如，第一子层142可以通过使用双(叔丁基氨基)硅烷(btbas)，或二氯硅烷和氨的组合的pecvd工艺形成。
32.在该示例中，高电介质层140可以包括在形成第一子层142之前在电介质层122上方形成的第二子层144。第二子层144具有第二介电常数，其低于第一介电常数并高于顶部电介质层122a的介电常数。例如，第二介电常数可以是4.5至6.5。第二子层144可以包括氧氮化硅。第二子层144可具有100纳米至700纳米的厚度。例如，第二子层144可以通过pecvd工艺使用btbas和teos的组合，或使用二氯硅烷和氧化亚氮的组合来形成。
33.通孔126的实例随后穿过高电介质层140和顶部电介质层122a形成，以与互连部120的底层实例进行电连接。顶级互连部124在高电介质层140上形成，与延伸通过高电介质层140的触点116进行电连接。顶部电容器板132形成在底部电容器板130的正上方，与顶级互连部124同时形成。顶部电容器板132具有下角133，在顶部电容器板132的周边与高电介质层140接触。顶级互连部124和顶部电容器板132可以通过蚀刻铝工艺、铜大马士革工艺或电镀铜工艺形成，如参考第一级互连部118和附加级互连部120所讨论的。用于形成顶级互连部124和顶部电容器板132的其他方法在该示例的范围内。
34.顶部电容器板132、在顶部电容器板132和电容器电介质136之间的高电介质层140、电容器电介质136和底部电容器板130提供微电子装置100的电容器结构104。电容器结构104可以在高压下操作，例如，300伏至1500伏或424伏至2121伏的峰值。电容器电介质136的厚度138至少为2微米，并可由顶部电容器板132相对于底部电容器板130的期望操作电压确定。例如，在电容器结构104的版本中，其中顶部电容器板132被设计为在1000伏下操作，其电容器电介质136的厚度可为16微米至20微米。底部电容器板130可电容耦合到半导体材料102，并可电连接到微电子装置100中的未示出的低压电路。在微电子装置100的操作期间，施加到顶部电容器板132的高压信号可以通过与底部电容器板130和半导体材料102之间的电容串联的电容器结构104充分降低电压，使得底部电容器板130可以向低压电路提供降低的电压信号。
35.触点116、第一级互连部118、通孔126、互连部120和顶级互连部124的实例可被配置为围绕电容器结构104，提供法拉第笼108，其将顶部电容器板132从低压部件106屏蔽。尽管图1a中示出了四级互连部118、120和124，但互连级的数量取决于应用情况而变化。通常，使用3级和6级之间的互连部。
36.围绕顶部电容器板132的电场消减结构150通过在电场消减结构150的隔离断口152中去除第一子层142而形成。隔离断口152具有隔离宽度154，其至少为1微米，并且可以是14微米至25微米，以在用于形成隔离断口152的平版印刷工艺中有利地提供工艺余量。隔离断口152和下角133之间的高电介质层140提供了电场消减结构150的搁板155。高电介质层140在搁板155中是完整的；也就是说，搁板155在第一子层142和第二子层144中是没有断口的。当顶部电容器板132相对于底部电容器板130偏置时，围绕下角133的电场因高电介质层140具有高于顶部电介质层122a的介电常数而减小，使顶部电容器板132与没有高电介质层140的类似装置相比，能够被偏置到更高的电位。搁板155具有至少14微米的搁板宽度146。搁板宽度146对电容器结构104的击穿电位有显著影响。电容器结构104的击穿电位作
为搁板宽度146的函数存在出乎意料的非线性相关性，其中搁板宽度146的值为14微米或以上示出了显著增强电容器结构104的击穿电位。14微米的搁板宽度146示出的平均时间依赖的电介质击穿(tddb)值是10微米的搁板宽度146的50倍以上。将搁板宽度146增加到20微米，导致平均tddb故障时间增加到14微米的搁板宽度146的该故障时间的20倍以上。tddb数据在图2中示出并在6kvrms和150c下收集。具有14微米或以上的搁板宽度146可以有利地使电容器结构104能够在接近电容器电介质136的击穿电位的电位下操作，而不是受限于围绕下角133的击穿。
37.隔离断口152可有利地减小从顶部电容器板132到通过高电介质层140中的导带阱或价带阱的顶级互连部124的相邻实例的漏电电流。当顶部电容器板132相对于底部电容器板130被偏置到正电位时，可以产生导带阱，这是由于第一子层142的有效带隙低于顶部电介质层122a的有效带隙。当顶部电容器板132相对于底部电容器板130被偏置到负电位时，可以产生价带阱，这同样是由于第一子层142的有效带隙低于顶部电介质层122a的有效带隙。
38.在顶级互连部124、顶部电容器板132和高电介质层140上方形成无机电介质材料的第一保护性外涂覆(po)层156，诸如一个或多个氧化硅或氮化硅层。第一po层156可以部分重叠到顶部电容器板132上，如图1a所描绘，以有利地减小围绕顶部电容器板132周边的电介质击穿。第一po层156可以在键合区域158中暴露顶部电容器板132。
39.可以在第一po层156上方形成聚合物材料的第二po层160，诸如聚酰亚胺、苯并环丁烯(bcb)或聚苯并噁唑(pbo)。第二po层160也在键合区域158中暴露顶部电容器板132。在微电子装置100的组装期间，与顶部电容器板132进行电连接162。电连接162可以实施为线键合，如图1a所描绘。电连接162的其他实施方式在该示例的范围内。
40.图1b示出了微电子装置100在电场消减结构150的区域中的部分的详细视图。在该示例中，第二子层144的至少一部分连续延伸穿过隔离断口152，如图1b所描绘。对击穿电位的测量示出，与其中第二子层144从隔离断口152去除的类似电场消减结构150相比，在隔离断口152中具有第二子层144有利地提高了击穿电位。
41.该示例的电场消减结构150可以通过在高电介质层140和顶级互连部124上方形成未示出的蚀刻掩模来形成，该掩模在用于隔离断口152的区域中暴露第一子层142。第一子层142在被蚀刻掩膜暴露的地方被蚀刻工艺完全去除，从而形成隔离断口152。执行蚀刻工艺以便至少留下第二子层144的连续延伸穿过隔离断口152的部分。蚀刻工艺可以包括反应性离子蚀刻(rie)工艺或使用氟和氧自由基的下游蚀刻工艺，该工艺对第一子层142中的氮化硅相对于第二子层144中的氮氧化硅具有选择性。蚀刻工艺可以是定时的蚀刻工艺，其进行足够长的时间来完全去除第一子层142并终止，以留下第二子层144的部分。可替代地，蚀刻工艺可以是端点蚀刻工艺，其中监测碳氧自由基的光学发射带特性以确定何时开始去除氮氧化硅，从而使蚀刻工艺能够终止，同时留下第二子层144的部分。蚀刻掩模在隔离断口152形成后被去除。
42.在该示例的另一个版本中，隔离断口152可以在形成顶级互连部124和顶部电容器板132之前形成。在形成顶级互连部124和顶部电容器板132之前形成隔离断口152可以简化形成蚀刻掩模，这是由于在形成顶级互连部124和顶部电容器板132之前，微电子装置100的拓扑结构相当平坦。
43.图1c示出了微电子装置100在另一个电场消减结构150的区域中的一部分的详细视图。在该示例中，第二子层144被完全从隔离断口152去除，如图1c所描绘。该示例的电场消减结构150可以通过在高电介质层140上方形成未示出的蚀刻掩模来形成，该掩模在用于隔离断口152的区域中暴露第一子层142。第一子层142在被蚀刻掩膜暴露的地方被第一蚀刻工艺完全去除，并且第二子层144在被第一子层142暴露的地方被第二蚀刻工艺完全去除，从而形成隔离断口152。第一蚀刻工艺可以类似于参考图1b公开的蚀刻工艺。第二蚀刻工艺可以还原氧自由基，以提高第二子层144中氮氧化硅的蚀刻率。第二蚀刻工艺可以是定时蚀刻工艺，或可以是端点蚀刻工艺。第二蚀刻工艺可以去除顶部电介质层122a的一部分，如图1c所描绘。在第一子层142从隔离断口152被蚀刻后，蚀刻掩模被去除。
44.在该示例的一个版本中，隔离断口152可以在形成顶级互连部124和顶部电容器板132之后形成。在该示例的另一个版本中，隔离断口152可以在形成顶级互连部124和顶部电容器板132之前形成。
45.图1d示出了微电子装置100的一部分在另一个示例电场消减结构150的区域中的详细视图。在该示例中，辅助高电介质层164在搁板155上延伸，并在顶部电容器板132上部分延伸，从而覆盖下角133。辅助高电介质层164的介电常数高于顶部电介质层122a的介电常数。辅助高电介质层164的介电常数可以高于第一po层156的介电常数。辅助高电介质层164可以通过减小围绕顶部电容器板132周边的电场而有利地提高电容器结构104的击穿电位。如图1d所描绘，隔离断口152可以没有辅助高电介质层164。
46.该示例的电场消减结构150可以通过在顶级互连部124和顶部电容器板132上方形成辅助高电介质层164来形成。在辅助高电介质层164上方形成未示出的蚀刻掩模，使辅助高电介质层164暴露在用于隔离断口152的区域中。辅助高电介质层164和第一子层142在被蚀刻掩膜暴露的地方被一个或多个蚀刻工艺完全去除，从而形成隔离断口152。第二子层144可以在第一子层142暴露的地方被蚀刻工艺完全去除，如图1d所描绘。可替代地，第二子层144的至少一部分可以留在隔离断口152中。蚀刻掩模随后被去除。在电场消减结构150形成后，第一po层156在辅助高电介质层164上形成。第一po层156和辅助高电介质层164从键合区域158被去除。
47.图3是实施为多芯片模块的微电子装置100的示例的俯视图。该示例的微电子装置100包括第一管芯焊盘166和第二管芯焊盘168。第一管芯焊盘166和第二管芯焊盘168彼此电隔离。该示例的微电子装置100还包括外部引线170。第一管芯焊盘166、第二管芯焊盘168和外部引线170可以是引线框架的零件，具有封装材料172，如图3所描绘。可替代地，第一管芯焊盘166、第二管芯焊盘168和外部引线180可以是芯片载体的零件。
48.包含电容器结构104a和104b的低压管芯174附接到第一管芯焊盘166。微电子装置100的高压管芯176附接到第二管芯焊盘168。低压管芯174通过第一线键合178(如图3所描绘)或通过带状键合、焊接凸块等电耦合到外部引线170的实例。高压管芯176类似地通过第二线键合180等电耦合到外部引线170的其他实例。高压管芯176通过一个或多个高压线键合182a和182b电耦合到电容器结构104a和104b。尽管图3所描绘的多芯片模块包含两个电容器结构104a和104b，但取决于使用条件，它可以包含单个电容器结构，或两个以上的电容器结构。
49.在微电子装置100的操作期间，高压管芯176可以在高压下操作，例如300伏至1200
伏，而低压管芯174在低电压下操作，即小于30伏。电容器结构104a和104b可以使信号能够通过高压线键合182a和182b从高压管芯176发送到低压管芯174。电场消减结构150a和150b可以有利地使电容结构104a和104b能够在高压管芯176的操作电位下操作，并因此使信号能够传递到低压管芯174，而不需要在高压管芯176上设置高压耦合电容器来降低高压线键合182a和182b上的电位。
50.尽管上面已描述了本公开的各种实施例，但应该理解，它们只是以举例的方式并且不是以限制的方式提出。在不背离本公开的精神或范围的情况下，可以根据本文中的公开内容对所公开的实施例进行大量的改变。因此，本发明的广度和范围不应该受到上述实施例中任一个的限制。相反，应根据所附权利要求及其等同形式来定义本公开的范围。