基于断电时间的性能限制的制作方法

1.本公开的实施例大体上涉及存储器子系统，且更具体地说，涉及基于断电时间的性能限制。


背景技术：

2.存储器子系统可为存储系统、存储器模块或存储装置和存储器模块的混合。存储器子系统可包含存储数据的一或多个存储器装置。存储器装置可为例如非易失性存储器装置和易失性存储器装置。一般来说，主机系统可利用存储器子系统以在存储器装置处存储数据且从存储器装置检索数据。


技术实现要素：
附图说明
3.根据下文给出的详细描述和本公开的各种实施方案的附图，将更充分地理解本公开。然而，图式不应视为将本公开限制于具体实施例，而是仅用于解释和理解。
4.图1示出根据本公开的一些实施例的包含存储器子系统的实例计算系统。
5.图2a示出根据一些实施例的存储器装置中的时间电压移位的实例。
6.图2b示出根据一些实施例的经过的断电时间与当存储器装置随后通电时发生的选择偏置功率需求之间的实例关系。
7.图3示出根据一些实施例的关于经过的断电时间和通电之后的第一写入操作的性能限制的实例时序图。
8.图4示出根据一些实施例的基于经过的断电时间调整性能参数的实例性能限制组件。
9.图5a为根据一些实施例的基于经过的断电时间限制性能的实例方法的流程图。
10.图5b为根据一些实施例的使用基于经过的断电时间确定的性能参数值来限制性能的实例方法520的流程图。
11.图6示出根据一些实施例的包含实例性能水平和对应性能参数的表。
12.图7示出根据一些实施例的包含实例性能水平和对应经过的断电时间阈值和性能参数的表。
13.图8为本公开的实施方案可以在其中操作的实例计算机系统的框图。
具体实施方式
14.本公开的方面涉及限制对存储器装置中存储器单元进行的操作的性能，以增加在存储器装置通电后发生的对存储器单元的第一写入所使用的可用功率。存储器子系统可为存储装置、存储器模块，或存储装置和存储器模块的组合。下文结合图1描述存储装置和存储器模块的实例。通常，主机系统可使用包含例如存储数据的存储器装置之类的一或多个
组件的存储器子系统。主机系统可提供数据以存储于存储器子系统处，且可请求从存储器子系统检索数据。
15.存储器子系统可以包含高密度非易失性存储器装置，其中当没有电力被供应到存储器装置时需要数据的保持。非易失性存储器装置的一个实例为包含非易失性存储器单元阵列的三维交叉点(“3d交叉点”)存储器装置。3d交叉点存储器装置可结合可堆叠交叉网格化数据存取阵列基于体电阻的改变来执行位存储。另一实例为“与非”(nand)存储器装置。下文结合图1描述非易失性存储器装置的其它实例。非易失性存储器装置为一或多个裸片的封装。每个裸片可由一或多个平面组成。对于一些类型的非易失性存储器装置(例如，nand装置)，每个平面由物理块集组成。每一块由页集合组成。每个页由一组存储器单元(“单元”)组成。单元是存储信息的电子电路。取决于单元类型，单元可存储一或多个二进制信息位，且具有与所存储的位数相关的各种逻辑状态。逻辑状态可由例如“0”和“1”之类的二进制值或此类值的组合表示。
16.存储器装置可以由布置在二维或三维网格中的位构成。存储器信元蚀刻到列(下文也称为位线)和行(下文也称为字线)的阵列中的硅晶片上。字线可以指存储器装置的存储器单元的一或多个行，所述一或多个行与一或多个位线一起使用以生成存储器单元中的每一个的地址。位线和字线的相交点构成存储器信元的地址。下文中，块是指用于存储数据的存储器装置的单元，并且可以包含存储器单元的群组、字线群组、字线或个别存储器单元。可以将一或多个块分组在一起以形成存储器装置的平面，以便允许在每个平面上进行并发操作。存储器装置可被称为“驱动器”，其具有分层在多个“叠组”中的多个裸片。
17.可使用具有读取电压电平的信号(例如，施加到存储器阵列的字线)来执行读取操作。读取阈值电压电平或值(在本文中为“读取电压电平”)可以是施加到存储器装置的存储器单元以读取存储在存储器单元处的数据的特定电压。例如，如果特定存储器单元的阈值电压被识别为低于施加到特定存储器单元的读取电压电平，则存储在特定存储器单元处的数据可为特定值(例如，
‘1’
)，并且如果特定存储器单元的阈值电压被识别为高于读取电压电平，则存储在特定存储器单元处的数据可为另一个值(例如，
‘0’
)。因此，可将读取电压电平施加到存储器单元以确定存储在存储器单元处的值。
18.在常规的存储器子系统中，当存储器单元的阈值电压编程分布发生改变时，相对于改变后的阈值电压，读取电压电平的施加可能是不精确的。例如，存储器单元可被编程为具有低于读取电压电平的阈值电压。经编程阈值电压可以随着时间推移而改变，并且可转变为高于读取电压电平。例如，存储器单元的阈值电压可从最初低于读取电压电平转变为高于读取电压电平。因此，在将读取电压电平施加到存储器单元时，与阈值电压尚未转变时最初存储的值相比，存储在存储器单元处的数据可能被误读或误解为错误的值。
19.作为另一实例，对于在存储器单元在断电时间段之后通电后在存储器单元上发生的第一写入操作，当存储器单元的存储器单元断电时发生的电压移位可使得选择偏置(例如，用于选择reset单元)增加。对于第一写入操作之后的后续写入操作，选择偏置返回到正常水平。然而，如果存储器子系统与第一写入操作并行执行其它操作，并且其它操作(例如，如其它存储器单元的高速读取或写入之类的高性能操作)会消耗相当大量的功率，则可用功率可能不足。也就是说，可用功率量可能不足以满足第一写入操作和以高速并行执行的其它操作的较高选择偏置的组合功率需求。如果可用功率不足，则可能发生不可校正的错
误。现有的存储器子系统通过在存储器子系统通电时执行额外的写入操作来解决这个问题。然而，这种额外的写入操作，也称为通电擦除，具有性能损失并且通常在默认情况下被禁用。
20.本公开的方面通过使用性能限制技术来解决上述和其它缺陷，所述技术降低了存储器子系统的用于存储器装置通电后的第一写入操作的性能。可以基于存储器装置通电之前断电的时间量来执行性能限制。如果存储器装置断电的时间满足阈值标准，则可以执行性能限制。性能降低的量可以基于存储器装置断电的时间量。在一个实施方案中，响应于存储器装置的通电，存储器子系统基于通电发生的时间与存储器装置的先前断电发生的时间之间的差来确定经过的断电时间。存储器子系统确定经过的断电时间是否满足经过时间阈值标准。响应于确定经过的断电时间满足经过时间阈值标准，存储器子系统接收对存储器装置的存储器单元执行第一写入操作的请求，将与存储器单元相关联的性能参数更改为对应于降低的性能水平的第一参数值，并且以降低的性能水平对存储器单元执行写入操作。第一写入操作可为在存储器子系统的通电后对存储器单元执行的第一写入操作。
21.存储器子系统还可以根据经过的断电时间的量调整性能参数，例如，当经过的断电时间在第一范围内时，通过将性能参数设置为对应于第一降低的性能水平的值，以及当经过的断电时间在高于第一范围的第二范围内时，将性能参数设置为对应于低于第一降低的性能水平的第二降低的性能水平的值。例如，性能参数可为可并行执行的存储器操作的最大数目、存储器操作队列深度或连续存储器操作之间时序延迟。存储器子系统可以通过将这些参数中的一或多个从对应于正常或基线性能水平的第二值更改为对应于降低的性能水平的第一值来降低性能。在写入操作完成之后，存储器子系统可以通过将性能参数更改为第二参数值来将性能恢复到正常或基线水平。由于性能参数与特定存储器单元相关联，因此在第一写入操作期间性能的降低不会降低其它存储器单元的性能。可以对每个存储器单元执行上述操作，直到存储器装置的所有存储器单元在通电后都被写入至少一次为止。
22.本公开的优点包含但不限于避免在存储器子系统通电时可能发生的读取错误。如上所述，由于时间电压移位的影响，例如单元选择偏置漂移到更高电压，在已断电的存储器装置通电后发生的第一写入操作可以使用比后续写入操作更多的功率。由第一写入操作使用的功率量可以与经过的断电时间量成比例。如果存储器子系统以高性能模式操作，并且存储器装置断电足够的时间量，则可能没有足够的功率用来执行第一写入操作和其它操作，例如通电后并行发生的读取操作。由于此功率不足，可能会发生读取错误，包含不可校正的读取错误。本公开的实施例可以通过在经过的断电时间至少达到阈值量后对存储器单元进行第一写入操作时限制存储器装置的存储器单元上的存储器操作的性能来避免功率不足和相关联的读取错误。如果经过的断电时间足够高，例如，至少阈值量，则电压漂移量和第一写入操作所需的对应功率量可足以引起功率不足。由于降低性能会降低功耗，因此可以通过在第一写入操作期间进行性能限制来避免功率不足。
23.图1示出根据本公开的一些实施例的包含存储器子系统110的实例计算系统100。存储器子系统110可包含媒体，例如一或多个易失性存储器装置(例如，存储器装置140)、一或多个非易失性存储器装置(例如，存储器装置130)或此类的组合。
24.存储器子系统110可为存储装置、存储器模块，或存储装置和存储器模块的混合。
存储装置的实例包含固态驱动器(ssd)、快闪驱动器、通用串行总线(usb)快闪驱动器、嵌入式多媒体控制器(emmc)驱动器、通用快闪存储(ufs)驱动器以及硬盘驱动器(hdd)。存储器模块的实例包含双列直插存储器模块(dimm)、小型dimm(so-dimm)和非易失性双列直插存储器模块(nvdimm)。
25.计算环境100可包含耦合到一或多个存储器子系统110的主机系统120。在一些实施例中，主机系统120耦合到不同类型的存储器子系统110。图1示出耦合到一个存储器子系统110的主机系统120的一个实例。主机系统120使用存储器子系统110，例如将数据写入到存储器子系统110和从存储器子系统110读取数据。如本文所使用，“耦合到”通常指代组件之间的连接，其可以是间接通信连接或直接通信连接(例如不具有介入组件)，无论有线还是无线，包含例如电连接、光学连接、磁性连接等连接。
26.主机系统120可以是计算装置，例如台式计算机、笔记本计算机、网络服务器、移动装置、载具(例如，飞机、无人机、火车、汽车或其它运输工具)、物联网(iot)装置、嵌入式计算机(例如，包含在载具、工业设备或联网商用装置中的嵌入式计算机)，或包含存储器和处理装置的此类计算装置。主机系统120可经由物理主机接口耦合到存储器子系统110。物理主机接口的实例包含但不限于串行高级技术附件(sata)接口、外围组件互连高速(pcie)接口、通用串行总线(usb)接口、光纤通道、串行连接的scsi(sas)等。物理主机接口可用于在主机系统120与存储器子系统110之间发射数据。当存储器子系统110通过pcie接口与主机系统120耦合时，主机系统120可进一步利用nvm高速(nvme)接口来存取存储器组件(例如，存储器装置130)。物理主机接口可提供用于在存储器子系统110与主机系统120之间传送控制、地址、数据和其它信号的接口。
27.存储器装置可包含不同类型的非易失性存储器装置和/或易失性存储器装置的任何组合。易失性存储器装置(例如，存储器装置140)可以是但不限于随机存取存储器(ram)，例如动态随机存取存储器(dram)和同步动态随机存取存储器(sdram)。
28.非易失性存储器装置(例如，存储器装置130)的一些实例包含“与非”(nand)型快闪存储器和就地写入存储器，例如三维交叉点(“3d交叉点”)存储器。非易失性存储器的交叉点阵列可结合可堆叠交叉网格化数据存取阵列而基于体电阻的改变来进行位存储。另外，与许多基于快闪的存储器对比，交叉点非易失性存储器可执行就地写入操作，其中可在不预先擦除非易失性存储器单元的情况下对非易失性存储器单元进行编程。
29.虽然描述了例如3d交叉点型存储器的非易失性存储器组件，但是存储器装置130可以基于任何其它类型的非易失性存储器，例如，与非(nand)、只读存储器(rom)、相变存储器(pcm)、自选存储器、其它基于硫族化物的存储器、铁电随机存取存储器(feram)、磁随机存取存储器(mram)、或非(nor)快闪存储器，以及电可擦除可编程只读存储器(eeprom)。
30.一种类型的存储器单元，例如，单层级单元(slc)可存储一个位每单元。其它类型的存储器单元，例如多层级单元(mlc)、三层级单元(tlc)和四层级单元(qlc)可每单元存储多个位。在一些实施例中，存储器装置130中的每一个可包含一或多个存储器单元阵列，例如slc、mlc、tlc、qlc或此类存储器单元阵列的任何组合。在一些实施例中，特定存储器组件可包含存储器单元的slc部分以及mlc部分、tlc部分或qlc部分。存储器装置130的存储器单元可以分组为页或码字，所述页或码字可以指代用于存储数据的存储器装置的逻辑单元。对于一些类型的存储器(例如，nand)，页可进行分组以形成块。一些类型的存储器(例如3d
交叉点)可将跨裸片和通道的页分组以形成管理单元(mu)。
31.存储器子系统控制器115可以与存储器装置130通信以执行操作，例如，在存储器装置130处读取数据、写入数据或擦除数据和其它此类操作。存储器子系统控制器115可以包含硬件，例如一或多个集成电路和/或离散组件、缓冲存储器或其组合。硬件可包含具有专用(即，硬译码)逻辑的数字电路以执行本文所描述的操作。存储器子系统控制器115可为微控制器、专用逻辑电路系统(例如，现场可编程门阵列(fpga)、专用集成电路(asic)等)或其它合适的处理器。
32.存储器子系统控制器115可包含处理器(处理装置)117，其经配置以执行存储在本地存储器119中的指令。在所示的实例中，存储器子系统控制器115的本地存储器119包含嵌入式存储器，其经配置以存储用于执行控制存储器子系统110的操作的各种过程、操作、逻辑流和例程的指令，包含处置存储器子系统110与主机系统120之间的通信。
33.在一些实施例中，本地存储器119可包含存储存储器指针、所提取数据等的存储器寄存器。本地存储器119还可包含用于存储微码的只读存储器(rom)。虽然图1中的实例存储器子系统110已经被说明为包含存储器子系统控制器115，但是在本公开的另一实施例中，存储器子系统110并不包含存储器子系统控制器115，并且可以替代地依靠外部控制(例如，由外部主机或由与存储器子系统分开的处理器或控制器提供)。
34.通常，存储器子系统控制器115可从主机系统120接收命令或操作，并且可以将命令或操作转换成指令或适当的命令以实现对存储器装置130的所需存取。存储器子系统控制器115可以负责其它操作，例如耗损均衡操作、垃圾收集操作、错误检测和错误校正码(ecc)操作、加密操作、高速缓存操作，以及与存储器装置130相关联的逻辑块地址和物理块地址之间的地址转译。存储器子系统控制器115可进一步包含主机接口电路系统，以经由物理主机接口与主机系统120通信。主机接口电路系统可以将从主机系统接收到的命令转换成存取存储器装置130的命令指令，以及将与存储器装置130相关联的响应转换成用于主机系统120的信息。
35.存储器子系统110还可包含未说明的额外电路或组件。在一些实施例中，存储器子系统110可以包含高速缓存或缓冲器(例如，dram)和地址电路系统(例如，行解码器和列解码器)，其可从存储器子系统控制器115接收地址且对地址进行解码以存取存储器装置130。
36.在一些实施例中，存储器装置130包含本地媒体控制器135，其结合存储器子系统控制器115进行操作以对存储器装置130的一或多个存储器单元执行操作。外部控制器(例如，存储器子系统控制器115)可在外部管理存储器装置130(例如，对存储器装置130执行媒体管理操作)。在一些实施例中，存储器装置130为受管理存储器装置，其为与本地控制器(例如，本地控制器135)组合以在同一存储器装置封装内进行媒体管理的原始存储器装置。受管理存储器装置的实例是受管理nand(mnand)装置。
37.存储器子系统110包含性能限制组件113，所述性能限制组件可用于基于存储器子系统110或存储器子系统110的特定存储器装置130、140在通电之前断电的时间量来降低存储器子系统性能。计算环境100可包含功率电路系统160，所述功率电路系统可将电功率提供到存储器子系统110的组件。功率电路系统160可将功率提供到存储器子系统110，包含存储器子系统控制器115、存储器装置130和存储器装置140。功率电路系统160可响应通电命令或信号提供功率，并且可以继续提供功率，直到接收到断电信号或命令为止。
38.在一个实施例中，响应于存储器装置130的通电，性能限制组件113基于通电发生的时间与存储器装置130的先前断电发生的时间之间的差来确定经过的断电时间。性能限制组件113确定经过的断电时间是否满足经过时间阈值标准。响应于确定经过的断电时间满足经过时间阈值标准，性能限制组件113接收对存储器装置130的存储器单元执行第一写入操作的请求，将与存储器单元相关联的性能参数更改为对应于降低的性能水平的第一参数值，并且以降低的性能水平对存储器单元执行写入操作。第一写入操作可为在存储器子系统110的通电后对存储器单元执行的第一写入操作。替代地或另外，写入标志或计数器可以与每个存储器单元相关联。当存储器单元的存储器装置130通电时，性能限制组件113可以将每个存储器单元的写入标志设置为假。当接收到写入请求时，性能限制组件113可以通过确定写入标志是否为假来确定写入请求是否用于通电后的第一写入。如果写入标志为假，则性能限制组件113可以如上所述基于经过的断电时间量执行性能限制。然后，性能限制组件113可以将写入标志设置为真，并且当存储器单元上的第一写入操作完成时将性能恢复到正常水平。对于向存储器单元写入的后续请求，性能限制组件113不执行性能限制，因为写入标志为真。如果性能限制组件113确定自存储器单元通电以来每个存储器单元至少被写入一次，则其可以停止操作。
39.以此方式，性能限制组件113可以限制在第一写入到存储器单元期间对每个存储器单元执行的操作的性能，并且在第一写入操作之后将存储器单元的性能恢复到正常或基线水平。
40.性能限制组件113还可以根据经过的断电时间量调整性能参数，例如，当经过的断电时间在第一范围内时，通过将性能参数设置为对应于第一降低的性能水平的值，以及当经过的断电时间在高于第一范围的第二范围内时，将性能参数设置为对应于低于第一降低的性能水平的第二降低的性能水平的值。性能限制组件113可以在允许执行其它写入操作之前执行上述操作，使得上述第一写入操作为通电之后对存储器单元执行的第一写入操作。
41.例如，性能参数可为可并行执行的存储器操作的最大数目、存储器操作队列深度或连续存储器操作之间时序延迟。存储器子系统110可以通过将这些参数中的一或多个从对应于正常或基线性能水平的第二值更改为对应于降低的性能水平的第一个值来降低性能。在写入操作完成之后，存储器子系统110可以通过将性能参数更改为第二参数值来将性能恢复到正常或基线水平。由于性能参数与特定存储器单元相关联，因此在第一写入操作期间性能的降低不会降低其它存储器单元的性能。可以对每个存储器单元执行上述操作，直到存储器装置130的所有存储器单元在通电后都被写入至少一次为止。下文描述关于性能限制组件113的操作的其它细节。
42.图2a示出根据一些实施例的存储器装置130中的时间电压移位的实例。曲线图200上示出的为对应于例如0之类的编程值的set电压分布202a，以及对应于例如1之类的编程值的reset电压分布204a。水平(伏)轴表示电压值，其向右增加。在一段时间内，初始set分布202a已漂移到移位的set分布202b。存储器装置130可以在至少一部分时间段内处于断电状态。set分布202a、202b之间的电压移位量被标记为“断电set漂移”。类似地，初始reset分布204a在同一时间段内已漂移到移位的reset分布204b。reset分布204a、204b之间的电压移位量标记为“断电reset漂移”。划分移位的set分布202b和移位的reset分布204b的阈值
读取电平电压(未示出)也已移位。初始reset单元选择偏置vsel 206a也已漂移到移位的reset单元选择偏置vsel 206b，如标记“reset单元选择偏置漂移”所指示。由于reset单元选择偏置vsel 206b已漂移到更高的电压，因此选择reset单元以写入数据的功率需求也已增加。
43.图2b示出根据一些实施例的经过的断电时间与当存储器装置130随后通电时发生的选择偏置功率需求之间的实例关系。如曲线图210所示，在写入操作中产生电压以选择reset单元所需的功率随着断电时间量的增加而增加。因此，在相对较短的断电时间(例如，小于阈值时间)之后，含有reset单元的存储器装置130通电后的第一写入操作的功率需求相对较低，但在较长的时间段(例如，阈值时间)后，通电后的第一写入操作的功率需求较高。由于第一写入操作对包含单元的存储器单元进行编程，因此对存储器单元的后续写入操作的功率需求在一段时间内变得相对较低，但会由于时间电压移位效应而随时间增加。
44.图3示出根据一些实施例的关于经过的断电时间和通电之后的第一次写入操作的性能限制的实例时序图300。时序图300示出了存储器装置130的操作中的实例事件。事件发生的时间由事件在水平(时间)轴上的位置表示。存储器装置的断电事件302发生在断电时间304，并且存储器装置的通电事件306发生在通电时间308。通电时间308与断电时间304之间的差为经过的断电时间310。
45.断电事件302可以响应于用户切断或以其它方式断开向存储器装置提供电功率的电源，通过存储器子系统110或主机系统120执行关闭存储器装置的操作、由于错误或故障或其它原因导致电源断电而发生。例如，断电事件302可能是由于存储器子系统110断电而发生，或由于存储器装置130断电而发生，而存储器子系统的其它组件，例如其它存储器装置130保持通电。存储器子系统110可以响应于包含存储器装置的驱动器的断电而断电。在另一实例中，可以在驱动器的其它组件保持通电的同时使存储器子系统110(和相关联的存储器装置130、140)断电。
46.响应于通电事件306，性能限制组件113确定经过的断电时间308是否满足阈值标准，例如，至少为阈值。如果不满足，则性能限制组件113不采取进一步的动作，直到在随后的时间发生另一通电事件306为止。如果经过的断电时间308满足阈值标准，则性能限制组件113可以等待，直到接收到执行第一写入318的请求为止。当接收到执行第一写入318的请求时，性能限制组件113可以识别由执行第一写入318的请求指定的存储器单元。性能限制组件113执行性能限制操作314，以降低用于在限制操作314之后对所识别的存储器单元执行的读取和/或写入操作的存储器子系统110的性能水平。
47.性能限制组件113可以执行性能限制操作314，以响应于确定经过的断电时间310满足阈值条件。替代地，性能限制组件113可以响应于执行第一写入的请求来执行性能限制操作314。因此，存储器子系统在第一写入318期间的性能降低。当第一写入318完成时，如第一写入完成事件320所示，性能限制组件113执行性能提高操作322以提高存储器子系统的性能。性能提高操作322可以将针对对存储器单元执行的操作的存储器子系统110的性能水平恢复到正常性能水平(例如，恢复到基线水平)。在性能提高操作322之后，存储器子系统110可以按正常性能水平执行一或多个读取和/或写入324。
48.在一个实例中，存储器子系统110可以在通电时间308与第一写入312之间对存储器单元执行一或多个任选读取操作316。也就是说，任选读取操作316可以在性能限制操作
314之前执行。作为等待执行第一写入318的请求的替代方案，例如响应于确定经过的断电时间308满足阈值标准，性能限制组件113可以更早地执行性能限制操作314。
49.图4示出根据一些实施例的基于经过的断电时间调整性能参数的实例性能限制组件113。性能限制组件113包含功率循环记录402和一或多组性能参数410。每组性能参数310对应于存储器单元430。因此，第一存储器单元性能参数410a与第一存储器单元430相关联，第二存储器单元性能参数410b与第二存储器单元430b相关联，并且第n存储器单元性能参数410n与第n存储器单元430c相关联。由于每组性能参数410与存储器单元430相关联，因此改变特定组性能参数的值会改变对相关联的存储器单元430执行的存储器操作的性能(例如，存储器操作吞吐量和/或时延)。性能限制组件113可以独立于第二存储器单元430b的性能参数410b来调整第一存储器单元430a的性能参数410。
50.每组性能参数包含主机i/o队列深度412、并行作业的最大数目414和延迟时序参数416中的一或多个。主机i/o队列深度412指定了有多少i/o操作(例如，读取和写入)可以在队列中等待由存储器子系统110执行的上限。存储器子系统110可以通过检索队列头部的操作来有效地识别要执行的下一操作。降低主机i/o队列深度412可以例如通过降低执行读取和写入操作的速率降低存储器子系统110的性能，因为降低了可处理来自主机系统120的读取和写入请求的速率。例如，i/o操作可为主机系统120请求的读取操作和写入操作。例如，如果队列深度412为32，则操作队列中最多可以等待32个i/o操作。如果队列深度412减少到16，则操作队列中最多可以等待16个i/o操作。因此，16的队列深度412对应于低于32的队列深度的存储器子系统性能。
51.并行作业的最大数目(“最大作业”)414指定了存储器子系统110可以并行执行的i/o操作数目的上限。减少最大作业参数414可以降低存储器子系统110的性能。例如，如果最大作业414为8，则存储器子系统110可以并行执行多达8个i/o操作。如果最大作业414减少到4，则存储器子系统110可以并行执行多达4个i/o操作。因此，最大作业值4对应于低于最大作业值8的存储器子系统性能。
52.延迟时序参数416包含以下各项中的一或多个：写入到读取(w2r)延迟418、写入到写入(w2w)延迟420、读取到读取(r2r)延迟422和读取到写入(r2w)延迟424。每个延迟时序参数416指定了性能限制组件113在对存储器单元430进行的相应操作之间等待的时间量。例如，w2r延迟418指定了性能限制组件113对同一存储器单元430进行的写入操作与下一读取操作之间等待的时间量。因此，增加延迟时间参数416的值可以降低存储器子系统110的性能。例如，20毫秒的w2r延迟使存储器子系统110在对同一存储器单元进行的写入操作完成与下一读取操作启动之间等待20毫秒。30毫秒的w2r延迟使存储器子系统110等待30毫秒而不是20毫秒，从而降低在可对同一存储器单元执行写入操作之后的读取操作的速率。
53.每个存储器单元430可包含“通电后写入”标志432或与之相关联。标志432指示自存储器单元430通电以来相关联的存储器单元430是否已被写入。在一些实施例中，可以使用标志430来确定所请求的写入操作是否为特定存储器单元430通电后的第一写入操作。当包含存储器单元(或存储器子系统110)的存储器装置通电时，每个存储器单元430的标志432可以设置为假值。然后，在完成对存储器单元的写入时，存储器单元430上的每个写入操作可以将存储器单元430的标志432设置为真。性能限制组件113可以通过检查存储器单元430的标志432是否为假来确定是否降低特定存储器单元430的性能。如果在所请求的写入
操作中指定的存储器单元430的标志430为假，则性能限制组件113可以降低请求的写入操作的性能。
54.图5a为根据一些实施例的基于经过的断电时间限制性能的实例方法500的流程图。方法500可由处理逻辑执行，所述处理逻辑可包含硬件(例如，处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如，在处理装置上运行或执行的指令)或其组合。在一些实施例中，方法500由图1的性能限制组件113执行。在处理存储器单元的写入操作之前，可以对每个存储器单元执行方法500。虽然以特定顺序或次序来展示，但是除非另有指定，否则可修改过程的次序。因此，应理解，所示出的实施例仅为实例，且所示出的过程可以不同次序进行，且一些过程可并行地进行。另外，在各个实施例中可以省略一或多个过程。因此，在每个实施例中并不需要所有过程。其它过程流程也是可能的。
55.在操作502，响应于存储器装置的通电，处理装置基于通电发生的时间与存储器装置的先前断电发生的时间之间的差来确定经过的断电时间。
56.在操作504，处理装置确定经过的断电时间是否满足经过时间阈值标准。经过时间阈值标准可包含最小经过时间值，并且当经过的断电时间满足或超过最小时间值时可以满足经过时间阈值标准。例如，最小时间值可为24小时。阈值标准还可包含最大时间值，在这种情况下，当经过的断电时间在最小时间值与最大时间值之间(例如，大于或等于最小时间值，并且小于最大时间值)时，可以满足阈值标准。最小时间值可为例如24小时，最大时间值可为例如120小时。这些值仅为实例，并且可以使用其它最小时间值和最大时间值。如果在操作504，处理装置确定经过的断电时间不满足经过时间阈值，则处理装置可以执行操作514。在操作514，处理装置进入正常模式并且在不降低性能参数值的情况下处理写入请求。在正常模式下，性能参数具有正常值，例如未减少的值，并且存储器子系统的功耗可以处于正常功耗水平。如果在操作504，处理装置确定经过的断电时间满足经过时间阈值标准，则处理装置可以执行操作506。在操作506，处理装置接收对存储器装置的存储器单元执行写入操作的请求。由于方法506是在处理写入操作之前执行的，因此请求的写入操作为在存储器装置通电后要执行的第一写入操作。
57.在操作508，处理装置将与存储器装置的存储器单元相关联的性能参数更改为对应于降低的性能水平的第一参数值。例如，处理装置可以将性能参数410中的对应于存储器单元430的一或多个性能参数设置为对应于降低的性能水平的值，如上文例如关于图4所述。
58.在操作510，处理装置根据对应于降低的性能水平的第一参数值对存储器装置的存储器单元执行写入操作。由于性能参数410中的对应于存储器单元430的一或多个性能参数已被设置为对应于降低的性能水平的值，因此在操作510执行写入操作使得在降低的性能水平下执行写入操作。
59.在操作512，响应于写入操作的完成，处理装置将存储器单元的性能参数更改为对应于正常性能水平的第二参数值。也就是说，处理装置可以将性能参数410恢复到在块508执行的性能调整之前其具有的值。先验值可为例如正常值或基线值。
60.图5b为根据一些实施例的使用基于经过的断电时间确定的性能参数值来限制性能的实例方法520的流程图。方法520可由处理逻辑进行，所述处理逻辑可包含硬件(例如，处理装置、电路、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如，在处
理装置上运行或执行的指令)或其组合。在一些实施例中，方法520由图1的性能限制组件113执行。在处理存储器单元的写入操作之前，可以对每个存储器单元执行方法520。虽然以特定顺序或次序来展示，但是除非另有指定，否则可修改过程的次序。因此，应理解，所示出的实施例仅为实例，且所示出的过程可以不同次序进行，且一些过程可并行地进行。另外，在各个实施例中可以省略一或多个过程。因此，在每个实施例中并不需要所有过程。其它过程流程也是可能的。
61.在操作522，处理装置接收对存储器装置的存储器单元执行写入操作的请求。在操作524，处理装置确定自存储器装置通电以来存储器单元是否已被写入(例如，被编程)。如果已被写入，则写入操作重置在存储器装置断电时发生的电压漂移的影响。因此，如果在操作524，处理装置确定自存储器装置通电以来存储器装置已被写入，则处理装置可以执行操作536。在操作536，处理装置进入正常模式，并且在不更改性能参数的情况下处理写入请求。否则，自通电以来存储器单元已被写入，并且处理装置继续到操作526。
62.在操作526，处理装置基于存储器装置的通电与通电之前的存储器装置的断电之间的时间差来确定存储器装置的经过的断电时间。在操作528，处理装置识别对应于经过的断电时间的一或多个性能参数值，如本文例如关于图7所述。例如，处理装置识别性能水平702中哪个具有断电时间下限和上限阈值716，所述断电时间下限和上限阈值指定含有从操作526开始的经过的断电时间的范围。对应于经过的断电时间的性能参数值由识别的性能水平702指定。例如，如果经过的断电时间为30小时，则图7的表700指示经过的断电时间在与第一降低的性能水平706a相关联的上限和下限阈值716之间。表700中为第一降低的性能水平706a指定的性能参数708的值为主机i/o队列深度28，最大并行作业8，以及t7 ms、t8 ms、t9 ms和t10 ms的时序(w2r延迟、w2w延迟、r2r延迟、r2w延迟)。
63.在操作530，处理装置将与存储器单元430相关联的一或多个性能参数410设置为相应所识别的性能参数值。例如，处理装置可以将与存储器单元430相关联的主机i/o队列深度设置为28，将与存储器单元430相关联的最大并行作业设置为8，将与存储器单元430相关联的时序延迟设置为第一降低的性能水平706a的时序延迟，即t7毫秒(ms)，t8 ms，t9 ms，和t10 ms(分别用于w2r延迟、w2w延迟、r2r延迟和r2w延迟)。
64.在操作532，处理装置根据所识别的性能参数值对存储器单元执行写入操作。在操作534，响应于写入操作的完成，处理装置将与存储器单元相关联的一或多个性能参数设置为对应于正常性能水平的相应值。例如，表700指定了对应于正常性能水平704的性能参数708。根据表700的正常性能水平704，在操作534，处理装置可以将与存储器单元430相关联的主机i/o队列深度设置为64，将与存储器单元430相关联的最大并行作业设置为16，并且将与存储器单元430相关联的时序延迟设置为t3 ms、t4 ms、t5 ms和t6 ms(分别用于w2r延迟、w2w延迟、r2r延迟和r2w延迟)。
65.图6示出根据一些实施例的包含实例性能水平602和对应性能参数608的表600。表600将每个性能水平602映射到性能参数608的对应值。性能参数608包含主机i/o队列深度610、并行作业的最大数目612和时序延迟614。性能限制组件113可以通过将存储器单元430的性能参数410设置为对应于降低的性能水平606的参数608的值来降低存储器子系统110的性能。此外，性能限制组件113可以通过将存储器单元430的性能参数410设置为对应于正常性能水平604的参数608的值，将存储器子系统110的性能提高到正常水平。
66.表600指定了正常性能水平604和降低的性能水平606的性能参数608的示例值。对于正常性能水平604，实例性能参数包含主机i/o队列深度值28、最大并行作业值8和时序(w2r延迟)值t1毫秒。对于降低的性能水平606，实例性能参数包含主机i/o队列深度值8、最大并行作业值4和时序(w2r延迟)值t2毫秒。
67.图7示出根据一些实施例的包含实例性能水平702和对应经过的断电时间阈值716和性能参数708的表700。表700还指定了表示每秒i/o操作的预期次数的性能度量708和表示每个性能水平702的预期功耗的功耗720。性能水平包含正常性能水平704、第一降低的性能水平706a和第二降低的性能水平706b。性能限制组件113可以基于经过的断电时间选择性能参数708。较长的经过的断电时间对应较低的性能水平，所述较低的性能水平具有较低的性能度量值718和较低的功耗720。因此，每个降低的性能水平706对应于不同经过的断电时间范围，较低的性能水平706对应于较高经过的断电时间范围。
68.正常性能水平704具有实例性能参数708，其分别包含主机i/o队列深度64、最大并行作业16以及t3 ms、t4 ms、t5 ms和t6 ms的时序(w2r延迟、w2w延迟、r2r延迟和r2w延迟)。正常性能水平704还具有每秒5000次i/o操作(iops)的性能度量718和p1毫瓦(mw)的功耗720。
69.第一降低的性能水平706a对应于正常性能水平704的性能降低，第二降低的性能水平706b对应于第一降低的性能水平706a的性能降低。当经过的断电时间在分别由24小时和120小时的下限和上限阈值716指定的第一范围内时，第一降低的水平706a满足第一阈值标准。当经过的断电时间在分别由120小时和无限小时数的下限和上限阈值716指定的第二范围内时，第二降低的水平706a满足第二阈值标准。
70.当经过的断电时间在第一范围内时，性能限制组件113可以将存储器子系统性能降低到第一降低的水平706a。对于较长经过的断电时间，当经过的断电时间在第二范围内时，性能限制组件113可以将性能降低到第二降低的水平706b。
71.性能限制组件113可以通过将存储器单元430的性能参数410设置为对应于第一降低的性能水平706a的参数值708，将存储器子系统110的性能降低到第一降低的性能水平706a。第一降低的性能水平706a的实例性能参数值708分别为主机i/o队列深度28、最大并行作业8以及t7 ms、t8 ms、t9 ms和t10 ms的时序(w2r延迟、w2w延迟、r2r延迟和r2w延迟)。第一降低的性能水平706a还表征为2500iops的性能度量718和p2毫瓦(mw)的功耗720。
72.性能限制组件113可以通过将存储器单元430的性能参数410设置为对应于第二降低的性能水平706b的参数值708，将存储器子系统110的性能降低到第二降低的性能水平706b。第二降低的性能水平706b的实例性能参数值708分别为主机i/o队列深度8、最大并行作业2以及t11 ms、t12 ms、t13 ms和t14 ms的时序(w2r延迟、w2w延迟、r2r延迟和r2w延迟)。第二降低的性能水平706b还表征为每秒1000次i/o操作(iops)的性能度量718和p3毫瓦(mw)的功耗720。
73.图8示出计算机系统800的实例机器，在所述计算机系统内可执行用于使得机器执行本文中所论述的方法中的任何一或多个的一组指令。在一些实施例中，计算机系统800可对应于主机系统(例如，图1的主机系统120)，其包含、耦合到或利用存储器子系统(例如，图1的存储器子系统110)或可用于执行控制器的操作(例如，执行操作系统，以执行对应于图1的性能限制组件113的操作)。在替代性实施例中，机器可连接(例如联网)到lan、内联网、外
联网和/或因特网中的其它机器。机器可作为对等(或分布式)网络环境中的对等机器或作为云计算基础设施或环境中的服务器或客户端机器而以客户端-服务器网络环境中的服务器或客户端机器的容量进行操作。
74.机器可以是个人计算机(pc)、平板pc、机顶盒(stb)、个人数字助理(pda)、蜂窝电话、网络设备、服务器、网络路由器、交换机或桥接器或非数字电路系统，或能够(依序或以其它方式)执行指定待由机器采取的动作的一组指令的任何机器。另外，尽管说明单个机器，但还应认为术语“机器”包含机器的任何集合，所述集合单独地或共同地执行一(或多)个指令集以进行本文中所论述的方法中的任何一或多种。
75.实例计算机系统800包含处理装置802、主存储器804(例如，只读存储器(rom)、快闪存储器、动态随机存取存储器(dram)，例如同步dram(sdram)或rambus dram(rdram)等)、静态存储器806(例如，快闪存储器、静态随机存取存储器(sram)等)以及数据存储系统818，它们经由总线830彼此通信。
76.处理装置802表示一或多个通用处理装置，例如微处理器、中央处理单元等。更具体地说，处理装置可为复杂指令集计算(cisc)微处理器、精简指令集计算(risc)微处理器、超长指令字(vliw)微处理器或实施其它指令集的处理器，或实施指令集的组合的处理器。处理装置802也可为一或多个专用处理装置，例如专用集成电路(asic)、现场可编程门阵列(fpga)、数字信号处理器(dsp)、网络处理器或类似物。处理装置802被配置成执行用于执行本文中所论述的操作和步骤的指令826。计算机系统800可以进一步包含通过网络820通信的网络接口装置808。
77.数据存储系统818可包含机器可读存储媒体824(也称为计算机可读媒体)，其上存储有一或多个指令集826或体现本文所描述的方法或功能中的任一或多种的软件。指令826还可在其由计算机系统800执行期间完全或至少部分地驻存在主存储器804内和/或处理装置802内，主存储器804和处理装置802也构成机器可读存储媒体。机器可读存储媒体824、数据存储系统818和/或主存储器804可对应于图1的存储器子系统110。
78.在一个实施例中，指令826包含用以实施对应于读取电压调整组件(例如，图1的性能限制组件113)的功能的指令。虽然在实例实施例中将机器可读存储媒体824示出为单个媒体，但术语“机器可读存储媒体”应被认为包含存储一或多组指令的单个媒体或多个媒体。术语“机器可读存储媒体”还应被认为包含能够存储或编码供机器执行的指令集合且致使机器执行本公开的方法中的任何一种或多种的任何媒体。术语“机器可读存储媒体”可包含但不限于固态存储器、光学媒体和磁性媒体。
79.已在针对计算机存储器内的数据位的操作的算法和符号表示方面呈现了先前详细描述的一些部分。这些算法描述和表示是数据处理领域的技术人员用以将其工作的主旨最有效地传达给所属领域的其他技术人员的方式。在本文中，且一般将算法构想为产生所要结果的操作的自洽序列。操作是要求对物理量进行物理操纵的操作。通常(但未必)，这些量采用能够存储、组合、比较以及以其它方式操纵的电或磁信号的形式。已经证实，主要出于常用的原因，将这些信号称为位、值、元素、符号、字符、项、编号等等有时是便利的。
80.然而，应牢记，所有这些和类似术语将与适当物理量相关联，且仅仅为应用于这些量的便利标记。本公开可指计算机系统或类似电子计算装置的动作和过程，其将表示为计算机系统的寄存器和存储器内的物理(电子)量的数据操控并变换为类似地表示为计算机
系统存储器或寄存器或其它此类信息存储系统内的物理量的其它数据。
81.本公开还涉及用于执行本文中的操作的设备。这一设备可以出于所需目的而专门构造，或其可包含通过存储在计算机中的计算机程序选择性地激活或重新配置的通用计算机。此类计算机程序可以存储在计算机可读存储媒体中，例如但不限于任何类型的盘，包含软盘、光盘、cd-rom和磁性光盘、只读存储器(rom)、随机存取存储器(ram)、eprom、eeprom、磁卡或光卡，或适合于存储电子指令的任何类型的媒体，它们各自耦合到计算机系统总线。
82.本文中呈现的算法和显示器在本质上并不与任何特定计算机或其它设备相关。各种通用系统可以与根据本文中的教示的程序一起使用，或可以证明构造用以执行所述方法更加专用的设备是方便的。将如下文描述中所阐述的那样来呈现各种这些系统的结构。另外，未参考任何特定编程语言来描述本公开。应了解，可使用各种编程语言来实施如本文中所描述的本公开的教示内容。
83.本公开可以提供为计算机程序产品或软件，其可以包含在其上存储有可以用于编程计算机系统(或其它电子装置)以执行根据本公开的过程的指令的机器可读媒体。机器可读媒体包含用于以机器(例如，计算机)可读的形式存储信息的任何机构制。在一些实施例中，机器可读(例如计算机可读)媒体包含机器(例如计算机)可读存储媒体，例如只读存储器(“rom”)、随机存取存储器(“ram”)、磁盘存储媒体、光学存储媒体、快闪存储器组件等。
84.在前述说明书中，本公开的实施例已经参照其特定实例实施例进行描述。将显而易见的是，可在不脱离如所附权利要求书中阐述的本公开的实施例的更广精神和范围的情况下对本公开进行各种修改。因此，应在说明性意义上而非限制性意义上看待说明书及图式。