一种氮化镓基二极管器件、制备方法及氮化镓HEMT与流程

一种氮化镓基二极管器件、制备方法及氮化镓hemt
技术领域
1.本技术属于半导体技术领域，尤其涉及一种氮化镓基二极管器件、制备方法及氮化镓hemt。


背景技术：

2.作为第三代半导体材料的代表，氮化镓(gan)具有许多优良的特性，例如，具有高临界击穿电场、高电子迁移率、高二维电子气浓度和良好的高温工作能力等有点。
3.然而，与硅基金属氧化物半导体场效应晶体管(si-mosfet)相比，氮化镓基高电子迁移率晶体管(high electron mobility transistor，hemt)器件不存在体二极管，在高电感的应用场景下所产生的反向电流会使得器件栅极电压升高，导致器件损坏。


技术实现要素：

4.为了解决上述技术问题，本技术实施例提供了一种氮化镓基二极管器件、制备方法及氮化镓hemt，旨在解决现有技术中氮化镓基hemt器件由于缺少体二极管导致在高感性应用场景不稳定的问题。
5.本技术实施例第一方面提供了一种氮化镓基二极管器件，所述氮化镓基二极管器件包括：
6.半导体衬底；
7.沟道层，设于所述半导体衬底上，其中，所述沟道层呈凸形结构；
8.势垒层，设于所述沟道层的凸起部上；
9.第一阴极电极层和第二阴极电极层，所述第一阴极电极层设于所述沟道层的左侧基部上，所述第二阴极电极层设于所述沟道层的右侧基部上；
10.第一底部介质层和第二底部介质层，所述第一底部介质层设于所述沟道层的左侧基部上，且与所述第一阴极电极层和所述沟道层的凸起部接触，所述第二底部介质层设于所述沟道层的右侧基部上，且与所述第二阴极电极层和所述沟道层的凸起部接触；
11.第一顶部介质层和第二顶部介质层，所述第一顶部介质层设于所述第一底部介质层上且与所述沟道层的凸起部和所述势垒层接触，所述第二顶部介质层设于所述第二底部介质层上且与所述沟道层的凸起部和所述势垒层接触；其中，所述第一顶部介质层的介电常数大于所述第一底部介质层的介电常数，所述第二顶部介质层的介电常数大于所述第二底部介质层的介电常数；
12.阳极电极层，覆盖于所述第一顶部介质层和所述第二顶部介质层，且与所述势垒层接触。
13.在一个实施例中，所述第一顶部介质层和所述第二顶部介质层呈l形结构；
14.所述第一顶部介质层的垂直部设于所述第一底部介质层上，所述第一顶部介质层的水平部设于所述势垒层上；
15.所述第二顶部介质层的垂直部设于所述第二底部介质层上，所述第二顶部介质层
的水平部设于所述势垒层上。
16.在一个实施例中，所述阳极电极层呈t形结构；
17.所述阳极电极层的凸起部设于所述第一顶部介质层的水平部与所述第二顶部介质层的水平部之间，且所述阳极电极层的凸起部与所述势垒层接触。
18.在一个实施例中，所述第一顶部介质层的水平部与所述第二顶部介质层的水平部的厚度相同。
19.在一个实施例中，所述第一顶部介质层的水平部与所述第二顶部介质层的水平部的厚度小于所述势垒层的厚度。
20.在一个实施例中，所述第一顶部介质层的厚度等于所述第一底部介质层的厚度，所述第二顶部介质层的厚度等于所述第二底部介质层的厚度。
21.在一个实施例中，所述第一顶部介质层和所述第二顶部介质层为氧化镧。
22.本技术实施例第二方面还提供了一种氮化镓基二极管器件的制备方法，包括：
23.在半导体衬底上依次形成沟道层和势垒层；
24.对所述沟道层和所述势垒层进行刻蚀，以使所述沟道层呈凸形结构，所述势垒层设于所述沟道层的凸起部上；
25.在所述沟道层的左侧基部上形成第一阴极电极层，在所述沟道层的右侧基部上形成第二阴极电极层；
26.在所述沟道层的左侧基部上形成第一底部介质层，在所述沟道层的右侧基部上形成第二底部介质层；其中，所述第一底部介质层与所述第一阴极电极层和所述沟道层的凸起部接触，所述第二底部介质层与所述第二阴极电极层和所述沟道层的凸起部接触；
27.在所述第一底部介质层、所述第二底部介质层和所述势垒层上形成顶部介质层；
28.对所述顶部介质层进行开槽刻蚀，以将所述顶部介质层划分为第一顶部介质层和第二顶部介质层；
29.沉积阳极电极材料覆盖于所述第一顶部介质层和所述第二顶部介质层形成阳极电极层；其中，所述阳极电极层与所述势垒层接触。
30.本技术实施例第三方面还提供了一种氮化镓hemt，所述氮化镓hemt内集成如上述任一项实施例所述的氮化镓基二极管器件；或者所述氮化镓hemt内集成如上述实施例所述的制备方法制备的氮化镓基二极管器件。
31.在一个实施例中，所述氮化镓基二极管器件设于所述氮化镓hemt的栅极、漏极或者源极下方，且所述阳极电极层与所述氮化镓hemt的源极连接，所述阴极电极层与所述氮化镓hemt的漏极连接。
32.本技术实施例与现有技术相比存在的有益效果是：沟道层呈凸形结构，势垒层设于沟道层的凸起部上，通过将介电常数低的第一底部介质层和第二底部介质层设于沟道层的基部上且与阴极电极层和沟道层的凸起部接触，将介电常数高的第一顶部介质层和第二顶部介质层分别设于第一底部介质层和第二底部介质层上，阳极电极层覆盖于顶部介质层且与势垒层接触，从而通过顶部介质层提升二极管的器件的电荷量，由底部介质层改善器件拐角处的电场，提升寄生二极管的击穿电压，解决氮化镓基hemt器件由于缺少体二极管导致在高感性应用场景不稳定的问题。
附图说明
33.图1是本技术一个实施例提供的氮化镓基二极管器件的垂直切面结构示意图；
34.图2是本技术一个实施例提供的氮化镓基二极管器件的制备方法的流程示意图；
35.图3是本技术一个实施例提供的在半导体衬底100上依次形成沟道层200和势垒层300的结构示意图；
36.图4是本技术一个实施例提供的对沟道层200和势垒层300进行刻蚀的结构示意图；
37.图5是本技术一个实施例提供的形成第一阴极电极层410、第二阴极电极层420的结构示意图；
38.图6是本技术一个实施例提供的形成第一底部介质层510、第二底部介质层520后的结构示意图；
39.图7是本技术一个实施例提供的对顶部介质层600进行开槽刻蚀形成阳极电极层700后的示意图。
具体实施方式
40.为了使本技术所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本技术，并不用于限定本技术。
41.需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件，它可以是直接连接到另一个元件或间接连接至该另一个元件上。
42.需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。
43.此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本技术的描述中，“多个”的含义是一个或一个以上，除非另有明确具体的限定。
44.在本技术说明书中描述的参考“一个实施例”、“一些实施例”或“实施例”意味着在本技术的一个或多个实施例中包括结合该实施例描述的特定特征、结构或特点。由此，在本说明书中的不同之处出现的语句“在一个实施例中”、“在一些实施例中”、“在其他一些实施例中”、“在另外一些实施例中”、“在一个具体实施例中”、“在一个具体应用中”等不是必然都参考相同的实施例，而是意味着“一个或多个但不是所有的实施例”，除非是以其他方式另外特别强调。此外，在一个或多个实施例中，可以以任何合适的方式组合特定的特征、结构或特性。
45.作为第三代半导体材料的代表，氮化镓(gan)具有许多优良的特性，高临界击穿电场、高电子迁移率、高二维电子气浓度和良好的高温工作能力等。基于氮化镓的第三代半导体器件，如高电子迁移率晶体管(hemt)、异质结构场效应晶体管(hfet)等已经得到了应用，
尤其在射频、微波等需要大功率和高频率的领域具有明显优势。
46.与mosfet相比，gan hemt没有体二极管，在高电感的应用下，反向电流使得器件栅极电压升高，导致器件损坏。
47.为了解决上述技术问题，本技术实施例提供了一种氮化镓基二极管器件，该氮化镓基二极管器件可以集成于hemt内，例如，指叉状hemt器件内，其漏极、源极或者栅极下方均预留有大量的空间，采用同样的氮化镓工艺，可以在器件漏极、源极或者栅极下方的空间集成本实施例中的氮化镓基二极管器件，防止在高电感下对器件栅极的误开，器件损坏。
48.在一个实施例中，结合图1所示，本实施例中的氮化镓基二极管器件包括：半导体衬底100、沟道层(包括基部210和凸起部220)、势垒层300、第一阴极电极层410、第二阴极电极层420、第一底部介质层510、第二底部介质层520、第一顶部介质层610、第二顶部介质层620、阳极电极层700。
49.具体的，沟道层设于半导体衬底100上，该沟道层呈凸形结构，由基部210和凸起部220组成，基部和凸起部220垂直设置，势垒层300设于沟道层的凸起部220上。
50.第一阴极电极层410设于沟道层的左侧基部上，第二阴极电极层420设于沟道层的右侧基部上。
51.第一底部介质层510设于沟道层的左侧基部上，且与第一阴极电极层410和沟道层的凸起部220接触，第二底部介质层520设于沟道层的右侧基部上，且与第二阴极电极层420和沟道层的凸起部220接触。
52.第一顶部介质层610设于第一底部介质层510上且与沟道层的凸起部220和势垒层300接触，第二顶部介质层620设于第二底部介质层520上且与沟道层的凸起部220和势垒层300接触；其中，第一顶部介质层610的介电常数大于第一底部介质层510的介电常数，第二顶部介质层620的介电常数大于第二底部介质层520的介电常数；阳极电极层700覆盖于第一顶部介质层610和第二顶部介质层620，且与势垒层300接触。
53.在本实施例中，通过在阳极电极层700的下方设置高介电常数的顶部介质层(第一顶部介质层610和第二顶部介质层620)，由于其具有较高的功函数，从而对沟道层的二维电子气通道进行一定的耗尽，此时在零偏电压或者反偏电压状态下，阳极电极部分的栅结构耗尽了二维电子气，然后在正偏电压状态下重新恢复二维电子气，在不影响器件的导通电阻的情况下提高的器件的耐压。另一方面，由于介电常数与电容呈正比例关系，通过在阳极电极层700和阴极电极层(第一阴极电极层410和第二阴极电极层420)之间设置较高介电常数的顶部介质层，可以使得器件内形成的寄生电容存储更高的电荷量，此时，高介电常数形成的电容内部存在更高的均匀电场，当低介质常数的底部介质层(第一底部介质层510和第二底部介质层520)和高介电常数的顶部介质接触时，根据高斯通量定理，低介质常数的底部介质层内存在更高的电场，从而改善了基部210和凸起部220之间的拐角处的电场不再过于密集，从而提供更高耐压。
54.在一个实施例中，可以通过在hemt器件的沟道层和势垒层的基础上制备上述准垂直型的氮化镓基二极管器件。
55.在一个实施例中，沟道层可以为n型氮化镓。
56.在一个实施例中，势垒层可以由algan材料制备。
57.在一个实施例中，结合图1所示，第一顶部介质层610和第二顶部介质层620呈l形
结构。
58.在本实施例中，第一顶部介质层610的垂直部设于第一底部介质层510上，第一顶部介质层610的水平部设于势垒层300上；第二顶部介质层620的垂直部设于第二底部介质层520上，第二顶部介质层620的水平部设于势垒层300上。
59.在本实施例中，第一顶部介质层610的水平部和第二顶部介质层620的水平部设于势垒层300与阳极电极层700之间，阳极电极层700还通过第一顶部介质层610的水平部和第二顶部介质层620的水平部之间的通孔与势垒层300接触。
60.在一个实施例中，结合图1所示，阳极电极层700呈t形结构。
61.阳极电极层700的凸起部设于第一顶部介质层610的水平部与第二顶部介质层620的水平部之间，且阳极电极层700的凸起部与势垒层300接触。
62.在一个实施例中，第一顶部介质层610的水平部与第二顶部介质层620的水平部的厚度相同。
63.在一个实施例中，第一顶部介质层610的水平部和第二顶部介质层620的水平部的厚度小于势垒层300的厚度。
64.在一个实施例中，第一顶部介质层610的厚度等于第一底部介质层510的厚度，第二顶部介质层620的厚度等于第二底部介质层520的厚度。
65.在一个实施例中，第一顶部介质层610和第二顶部介质层620为氧化镧。
66.在一个实施例中，第一阴极电极层410与第二阴极电极层420共接。
67.在一个实施例中，氮化镓基二极管器件的水平截面为圆形，阴极电极层为圆环状，第一阴极电极层410与第二阴极电极层420共同组成圆环状的阴极电极层，此时阴极电极层设于沟道层的基部210上，沟道层的凸起部220位于圆环状的阴极电极层内，凸起部220与阴极电极层之间的距离大于阴极电极层的宽度。
68.在一个实施例中，氮化镓基二极管器件的水平截面为圆形，第一顶部介质层610和第二顶部介质层620共同组成圆环状的顶部介质层，沟道层的凸起部220位于圆环状的顶部介质层的环内，且沟道层的凸起部220与顶部介质层接触。
69.在一个实施例中，氮化镓基二极管器件的水平截面为圆形，第一底部介质层510和第二底部介质层520共同组成圆环状的底部介质层，沟道层的凸起部220位于圆环状的底部介质层的环内，且沟道层的凸起部220与底部介质层接触。
70.在一个实施例中，势垒层300的厚度小于第一底部介质层510和第二底部介质层520的厚度的二分之一。
71.在一个实施例中，势垒层300的厚度为第一底部介质层510和第二底部介质层520的厚度的三分之一。
72.在一个实施例中，阴极电极层的厚度小于第一底部介质层510和第二底部介质层520的厚度的二分之一。
73.在一个实施例中，阴极电极层的厚度为第一底部介质层510和第二底部介质层520的厚度的三分之一。
74.在一个实施例中，半导体衬底100可以为硅基衬底或者碳化硅衬底。
75.本技术实施例还提供了一种氮化镓基二极管器件的制备方法，参见图2所示，本实施例中的制备方法包括步骤s10至步骤s70。
76.在步骤s10中，在半导体衬底100上依次形成沟道层200和势垒层300。
77.在本实施例中，结合图3所述，沟道层200设于半导体衬底100上，势垒层300形成于沟道层200上，沟道层200的厚度大于势垒层300的厚度，且沟道层200的厚度至少为势垒层300的厚度的三倍。
78.在一个实施例中，可以通过在hemt器件的沟道层和势垒层的基础上制备上述实施例中的准垂直型的氮化镓基二极管器件。
79.在一个实施例中，沟道层200可以为n型氮化镓。
80.在一个实施例中，势垒层300可以由algan材料制备。
81.在步骤s20中，结合图4所示，对沟道层200和势垒层300进行刻蚀，以使沟道层200呈凸形结构，势垒层300设于沟道层200的凸起部220上。
82.结合图4所示，经过刻蚀处理后，沟道层200设于半导体衬底100上，该沟道层200呈凸形结构，由基部210和凸起部220组成，基部和凸起部220垂直设置，势垒层300设于沟道层的凸起部220上。
83.在步骤s30中，结合图5所示，在沟道层200的左侧基部上形成第一阴极电极层410，在沟道层200的右侧基部上形成第二阴极电极层420。
84.在本实施例中，第一阴极电极层410设于沟道层200的左侧基部上，且第一阴极电极层410位于沟道层200的左侧基部的边缘，第一阴极电极层410与凸起部220之间的距离至少大于第一阴极电极层410的宽度，第二阴极电极层420设于沟道层200的右侧基部上，且第二阴极电极层420位于沟道层200的右侧基部的边缘，第二阴极电极层420与凸起部220之间的距离至少大于第二阴极电极层420的宽度。
85.在步骤s40中，结合图6所示，在沟道层200的左侧基部上形成第一底部介质层510，在沟道层200的右侧基部上形成第二底部介质层520。
86.在本实施例中，第一底部介质层510设于沟道层的左侧基部上，且与第一阴极电极层410和沟道层200的凸起部220接触，第二底部介质层520设于沟道层200的右侧基部上，且与第二阴极电极层420和沟道层200的凸起部220接触；
87.在步骤s50中，结合图6所示，在第一底部介质层510、第二底部介质层520和势垒层300上形成顶部介质层600。
88.在本实施例中，通过沉积高介电常数的介电材料第一底部介质层510、第二底部介质层520和势垒层300上形成顶部介质层600，顶部介质层600呈凹形结构，势垒层300位于势垒层300的凹槽内。
89.顶部介质层600的介电常数大于第一底部介质层510和第二底部介质层520的介电常数。
90.在一个实施例中，顶部介质层600为氧化镧。
91.在一个实施例中，第一底部介质层510和第二底部介质层520的介电常数小于3。
92.在一个实施例中，第一底部介质层510和第二底部介质层520可以为聚酰亚胺、聚苯并恶嗪、聚硅氧烷、聚酰胺等低介电常数聚合物。
93.在步骤s60中，结合图7所示，对顶部介质层600进行开槽刻蚀，以将顶部介质层600划分为第一顶部介质层610和第二顶部介质层620。
94.在本实施例中，顶部介质层包括第一顶部介质层610和第二顶部介质层620，第一
顶部介质层610设于第一底部介质层510上且与沟道层的凸起部220和势垒层300接触，第二顶部介质层620设于第二底部介质层520上且与沟道层的凸起部220和势垒层300接触。
95.在本实施例中，第一顶部介质层610和第二顶部介质层620呈l形结构，第一顶部介质层610的垂直部设于第一底部介质层510上，第一顶部介质层610的水平部设于势垒层300上；第二顶部介质层620的垂直部设于第二底部介质层520上，第二顶部介质层620的水平部设于势垒层300上。
96.在一个实施例中，第一顶部介质层610的水平部与第二顶部介质层620的水平部的厚度相同。
97.在一个实施例中，第一顶部介质层610的水平部和第二顶部介质层620的水平部的厚度小于势垒层300的厚度。
98.在步骤s70中，结合图7所示，沉积阳极电极材料覆盖于第一顶部介质层610和第二顶部介质层620形成阳极电极层700。
99.在本实施例中，阳极电极层700覆盖于第一顶部介质层610和第二顶部介质层620，且与势垒层300接触。阳极电极层700呈t形结构，阳极电极层700的凸起部设于第一顶部介质层610的水平部与第二顶部介质层620的水平部之间，且阳极电极层700的凸起部与势垒层300接触。
100.在本实施例中，通过在阳极电极层700的下方设置高介电常数的顶部介质层(第一顶部介质层610和第二顶部介质层620)，由于其具有较高的功函数，从而对沟道层的二维电子气通道进行一定的耗尽，此时在零偏电压或者反偏电压状态下，阳极电极部分的栅结构耗尽了二维电子气，然后在正偏电压状态下重新恢复二维电子气，在不影响器件的导通电阻的情况下提高的器件的耐压。另一方面，由于介电常数与电容呈正比例关系，通过在阳极电极层700和阴极电极层(第一阴极电极层410和第二阴极电极层420)之间设置较高介电常数的顶部介质层，可以使得器件内形成的寄生电容存储更高的电荷量，此时，高介电常数形成的电容内部存在更高的均匀电场，当低介质常数的底部介质层(第一底部介质层510和第二底部介质层520)和高介电常数的顶部介质接触时，根据高斯通量定理，低介质常数的底部介质层内存在更高的电场，从而改善了基部210和凸起部220之间的拐角处的电场不再过于密集，从而提供更高耐压。
101.本技术实施例还提供了一种氮化镓hemt，所述氮化镓hemt内集成如上述任一项实施例所述的氮化镓基二极管器件。
102.本技术实施例还提供了一种氮化镓hemt，所述氮化镓hemt内集成如上述实施例所述的制备方法制备的氮化镓基二极管器件。
103.在具体应用中，上述实施例中的氮化镓基二极管器件与氮化镓hemt共用沟道层、势垒层以及半导体衬底。
104.在一个实施例中，氮化镓基二极管器件设于氮化镓hemt的栅极、漏极或者源极下方，且阳极电极层与氮化镓hemt的源极连接，阴极电极层与氮化镓hemt的漏极连接。
105.本技术实施例与现有技术相比存在的有益效果是：沟道层呈凸形结构，势垒层设于沟道层的凸起部上，通过将介电常数低的第一底部介质层和第二底部介质层设于沟道层的基部上且与阴极电极层和沟道层的凸起部接触，将介电常数高的第一顶部介质层和第二顶部介质层分别设于第一底部介质层和第二底部介质层上，阳极电极层覆盖于顶部介质层
且与势垒层接触，从而通过顶部介质层提升二极管的器件的电荷量，由底部介质层改善器件拐角处的电场，提升寄生二极管的击穿电压，解决氮化镓基hemt器件由于缺少体二极管导致在高感性应用场景不稳定的问题。
106.所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，仅以上述各掺杂区区的划分进行举例说明，实际应用中，可以根据需要而将上述功能区分配由不同的掺杂区完成，即将所述装置的内部结构划分成不同的掺杂区，以完成以上描述的全部或者部分功能。
107.实施例中的各掺杂区可以集成在一个功能区中，也可以是各个掺杂区单独物理存在，也可以两个或两个以上掺杂区集成在一个功能区中，上述集成的功能区既可以采用同种掺杂离子实现，也可以采用多种掺杂离子共同实现。另外，各掺杂区的具体名称也只是为了便于相互区分，并不用于限制本技术的保护范围。上述器件的制备方法中的中掺杂区的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
108.以上所述实施例仅用以说明本技术的技术方案，而非对其限制；尽管参照前述实施例对本技术进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本技术各实施例技术方案的精神和范围，均应包含在本技术的保护范围之内。