像素驱动电路、像素驱动方法及显示面板与流程

1.本公开属于显示技术领域，具体涉及一种像素驱动电路、像素驱动方法及显示面板。


背景技术：

2.一般地，oled（有机发光二极管）的亮度主要取决于其驱动电流的大小，电流越大亮度越大，所以oled器件对驱动晶体管的稳定性具有很高的要求。
3.在实际应用中，由于驱动晶体管的阈值电压存在非均匀性问题，且会随着工作时间的增加而发生漂移，以及电源线压降的问题，因此，会导致显示面板产生亮度不均（mura）的情况。此外，目前大多采用直流电源进行驱动，会使发光器件经常处在正偏压环境中，加速发光器件老化。


技术实现要素：

4.本公开的目的在于提供一种像素驱动电路、像素驱动方法及显示面板，能够提高显示效果及延长发光器件的使用寿命。
5.本公开第一方面提供了一种像素驱动电路，其包括：驱动晶体管，所述驱动晶体管的控制端与g点连接，第一端与d点连接，第二端接地；存储电容，所述存储电容的第一端与所述g点连接，第二端接地；采样补偿单元，包括与所述g点连接的第一响应端、与a点连接的第一连接端和与b点连接的第二连接端，所述第一响应端用于响应所述g点处的电平信号以控制所述第一连接端和所述第二连接端之间的通断状态；第一开关单元，包括与第一控制线连接的第二响应端、与第一电源线连接的第三连接端及与所述b点连接的第四连接端，所述第二响应端用于响应所述第一控制线提供的电平信号以控制所述第三连接端和所述第四连接端之间的通断状态；第二开关单元，包括与第二控制线连接的第三响应端、与数据线连接的数据写入端、与所述a点连接的第五连接端、与所述b点连接的第六连接端及与所述g点连接的第七连接端，所述第三响应端用于响应所述第二控制线提供的电平信号以控制所述数据写入端与所述第五连接端、所述第六连接端与所述第七连接端之间的通断状态；发光器件，所述发光器件的阴极与所述d点连接，所述发光器件的阳极与第二电源线连接，所述第二电源线用于在显示发光阶段提供高电平信号，在其他时段提供低电平信号。
6.在本公开的一种示例性实施例中，所述采样补偿单元包括采样补偿晶体管，所述采样补偿晶体管的控制端为所述第一响应端，所述采样补偿晶体管的第一端为所述第一连接端，所述采样补偿晶体管的第二端为所述第二连接端；
所述第一开关单元包括第一开关晶体管，所述第一开关晶体管的控制端为所述第二响应端，所述第一开关晶体管的第一端为所述第三连接端，所述第一开关晶体管的第二端为所述第四连接端；所述第二开关单元包括第二开关晶体管和第三开关晶体管，所述第二开关晶体管和所述第三开关晶体管的控制端均与所述第三响应端连接，所述第二开关晶体管的第一端为所述数据写入端，所述第二开关晶体管的第二端为所述第五连接端，所述第三开关晶体管的第一端为所述第六连接端，所述第三开关晶体管的第二端为所述第七连接端；其中，所述驱动晶体管、所述采样补偿晶体管及所述第一至第三开关晶体管的类型相同。
7.在本公开的一种示例性实施例中，所述第一电源线用于在各阶段提供相同的电平信号。
8.在本公开的一种示例性实施例中，所述驱动晶体管、所述采样补偿晶体管及所述第一至第三开关晶体管均为n型晶体管。
9.在本公开的一种示例性实施例中，所述采样补偿晶体管的参数与所述驱动晶体管的参数一致。
10.在本公开的一种示例性实施例中，所述采样补偿晶体管的位置相比于所述第一开关晶体管、第二开关晶体管及第三开关晶体管的位置更靠近所述驱动晶体管设置。
11.本公开第二方面提供了一种显示面板，所述显示面板包括上述任一项所述的像素驱动电路，所述像素驱动电路设置多个，并沿行方向和列方向阵列排布；所述显示面板还包括多条第一控制线、多条第二控制线、多条数据线和多条电源线；其中，每个所述像素驱动电路对应与一条第一控制线、一条第二控制线、一条数据线、两条电源线连接，所述两条电源线包括第一电源线和第二电源线。
12.在本公开的一种示例性实施例中，所述电源线在行方向上延伸，所述电源线和所述像素驱动电路均具有n行；其中，在第1行像素驱动电路中：发光器件的阳极与第1行电源线连接，第一开关单元的第三连接端与第n行电源线连接；在第n行像素驱动电路中：发光器件的阳极与第n行电源线连接，第一开关单元的第三连接端与第n-1行电源线连接；其中，n、n为正整数，且1＜n≤n。
13.本公开第三方面提供了一种像素驱动方法，用于驱动上述所述的像素驱动电路，所述像素驱动方法包括：初始化阶段、采样补偿阶段及显示发光阶段，其中，在所述初始化阶段：通过第二电源线向发光器件的阳极提供低电平信号，同时，通过第一控制线向第二响应端提供第一电平信号、第二控制线向第三响应端提供第二电平信号、第一电源线向第三连接端提供第三电平信号、数据线向数据写入端提供第四电平信号，以使所述第三连接端和所述第四连接端导通、所述数据写入端与所述第五连接端导通、所述第六连接端与所述第七连接端导通；在所述采样补偿阶段：通过第二电源线向发光器件的阳极提供低电平信号，同时，通过第一控制线向第二响应端提供第五电平信号、第二控制线向第三响应端提供第六电平信号、第一电源线向第三连接端提供第七电平信号、数据线向数据写入端提供第八电平信
号，以使所述第三连接端和所述第四连接端断开、所述数据写入端与所述第五连接端导通、所述第六连接端与所述第七连接端导通；在所述显示发光阶段：通过第二电源线向发光器件的阳极提供高电平信号，同时，通过第一控制线向第二响应端提供第九电平信号、第二控制线向第三响应端提供第十电平信号、第一电源线向第三连接端提供第十一电平信号、数据线向数据写入端提供第十二电平信号，以使所述第三连接端和所述第四连接端断开、所述数据写入端与所述第五连接端断开、所述第六连接端与所述第七连接端断开。
14.在本公开的一种示例性实施例中，所述第一控制线提供的第一电平信号为高电平信号，第五电平信号及第九电平信号均为低电平信号；所述第二控制线提供的第二电平信号、第六电平信号均为高电平信号，第十电平信号为低电平信号；所述第一电源线提供的第三电平信号、第七电平信号及第十一电平信号均为高电平信号；所述数据线提供的第四电平信号、第八电平信号均为高电平信号，第十二电平信号为低电平信号。
15.本公开方案的有益效果：本公开方案的像素驱动电路、像素驱动方法及显示面板，可用于实现像素补偿。该像素驱动电路可包括发光器件、驱动晶体管、存储电容、采样补偿单元、第一控制单元和第二控制单元，以与第一控制线、第二控制线、数据线、电源线及接地线提供的信号配合，来实现像素驱动电路的初始化阶段、采样补偿阶段及显示发光阶段，其中，通过前述采用补偿阶段对驱动晶体管的阈值电压以及电源电压进行补偿，使得在显示发光阶段，流过驱动晶体管的电流与驱动晶体管的阈值电压、电源电压均无关，仅与数据线提供的数据信号相关，也就是说，本方案的像素驱动电路对驱动晶体管的阈值电压vth漂移以及电源电压压降具有补偿作用，降低了阈值电压vth和电源电压对驱动电流的影响，增强显示均匀性。
16.此外，本公开采用交流电源控制发光器件只在发光阶段正偏，其他阶段反偏，可降低发光器件老化速率及改善功耗。
17.本公开的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本公开的实践而习得。
18.应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
19.此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
20.图1示出本公开实施例一所述的像素驱动电路的示意图。
21.图2示出了本公开实施例二所述的显示面板的示意图。
22.图3示出了本公开实施例三所述的像素驱动方法的时序示意图。
23.附图标记说明：1、像素驱动电路；11、采样补偿单元；12、第一开关单元；13、第二开关单元；2、第一控制线；3、第二控制线；4、电源线；5、数据线；6、接地线；t1、驱动晶体管；t2、采样补偿晶体管；t3、第一开关晶体管；t4、第二开关晶体管；t5、第三开关晶体管；c、存储电容；l、发光器件；sel1[n]、第一控制信号；sel2[n]、第二控制信号；vdata、数据信号；vdd[n-1]、第一电源信号；vdd[n]、第二电源信号； gnd、地。
具体实施方式
[0024]
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本公开将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。
[0025]
在本公开中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本公开的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
[0026]
此外，所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本公开的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而没有特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其它情况下，不详细示出或描述公知方法、装置、实现或者操作以避免模糊本公开的各方面。
[0027]
实施例一参考图1所示，本公开实施例提供了一种像素驱动电路1，可包括驱动晶体管t1、存储电容c、采样补偿单元11、第一开关单元12、第二开关单元13及发光器件l。
[0028]
下面对像素驱动电路1中各元件之间的连接关系进行详细阐述。
[0029]
驱动晶体管t1的控制端与g点连接，驱动晶体管t1的第一端与d点连接，驱动晶体管t1的第二端接地gnd，其中，驱动晶体管t1的控制端可用于响应g点处的电平信号，以控制驱动晶体管t1的第一端与第二端处于导通状态或断开状态，即：控制d点与地gnd之间导通或断开，在d点与地gnd之间导通时可供电流流过。
[0030]
本实施例中提到的晶体管的控制端可理解为晶体管的栅极，第一端和第二端中的一者可理解为晶体管的源极，另一者可理解为晶体管的漏极，视晶体管的具体类型和在电路中的接入情况而定，在此不作过多限定。此外，晶体管的源极和漏极同层设置且相互断开，以降低成本。
[0031]
需要说明的是，本实施例中的地gnd可与接地线6（参考图2所示）连接，此地gnd或接地线6可理解为提供的信号为低电平信号，例如：零电位。
[0032]
存储电容c的第一端与g点连接，存储电容c的第二端接地gnd，也可理解为，存储电容c的第一端与驱动晶体管t1的控制端连接，存储电容c的第二端与驱动晶体管t1的第二端连接。
[0033]
举例而言，存储电容c的第一端可理解为第一电极，第二端可理解为第二电极，此第一电极可与驱动晶体管t1的栅极同层设置，第二电极可与驱动晶体管t1的第二端同层设置，这样可减少制作过程中的掩膜工序次数，节约成本。
[0034]
发光器件l的阴极与d点连接，可理解为：发光器件l的阴极与驱动晶体管t1的第一端连接，且发光器件l的阳极与第二电源线连接，第二电源线提供的电源为交流电源，此第二电源线用于在显示发光阶段提供高电平信号，在其他时段（例如：初始化阶段和采样补偿阶段）提供低电平信号，也就是说，可通过采用交流电源控制发光器件l只在发光阶段正偏，其他阶段反偏，以降低发光器件l老化速率及改善功耗。
[0035]
发光器件l可为电流驱动型发光器件，由流经驱动晶体管t1的电流控制其进行发光，例如：发光器件l可为有机发光二极管（oled），也就是说，此像素驱动电路1可应用于oled显示产品中，具体可应用于amoled（有源矩阵有机发光二极管）产品中，amoled由于其自发光、低功耗、宽视角、高色域、高对比度、快速响应等优点。
[0036]
采样补偿单元11可包括第一响应端、第一连接端和第二连接端。其中，采样补偿单元11的第一响应端与g点连接，换言之，采样补偿单元11的第一响应端与驱动晶体管t1的控制端以及存储电容c的第一端连接；采样补偿单元11的第一连接端可与a点连接，采样补偿单元11的第二连接端可与b点连接。
[0037]
在本实施例中，采样补偿单元11的第一响应端可用于响应g点处的电平信号以控制其第一连接端和第二连接端之间的通断状态，也可以说是控制a点和b点之间的通断状态。
[0038]
举例而言，此采样补偿单元11可包括采样补偿晶体管t2，采样补偿晶体管t2的控制端可为前述提到的第一响应端，采样补偿晶体管t2的第一端可为前述提到的第一连接端，采样补偿晶体管t2的第二端可为前述提到的第二连接端。
[0039]
其中，采样晶体管的控制端与驱动晶体管t1的控制端可同层设置，采样晶体管的第一端与驱动晶体管t1的第一端可同层设置，采样晶体管的第二端与驱动晶体管t1的第二端可同层设置，以减小掩膜工序的次数，降低成本。
[0040]
第一开关单元12可包括第二响应端、第三连接端及第四连接端。其中，第一开关单元12的第二响应端与第一控制线2（参考图2所示）连接，第一开关单元12的第三连接端与第一电源线连接，第一开关单元12的第四连接端与b点连接，换言之，第四连接端与采样补偿单元11的第二连接端连接。
[0041]
其中，第一开关单元12的第二响应端可用于响应第一控制线2提供的电平信号以控制第三连接端和第四连接端之间的通断状态，即：控制第一电源线与b点（或者采样补偿单元11的第二连接端）之间的通断状态。
[0042]
举例而言，第一开关单元12可包括第一开关晶体管t3，此第一开关晶体管t3的控制端可为前述提到的第二响应端，第一开关晶体管t3的第一端可为前述提到的第三连接端，第一开关晶体管t3的第二端可为前述提到的第四连接端。
[0043]
其中，第一开关晶体管t3的控制端与驱动晶体管t1的控制端可同层设置，第一开关晶体管t3的第一端与驱动晶体管t1的第一端可同层设置，第一开关晶体管t3的第二端与驱动晶体管t1的第二端可同层设置，以减小掩膜工序的次数，降低成本。
[0044]
第二开关单元13可包括第三响应端、数据写入端、第五连接端、第六连接端及第七
连接端。第二开关单元13的第三响应端可与第二控制线3（参考图2所示）连接，第二开关单元13的数据写入端与数据线5（参考图2所示）连接，第二开关单元13的第五连接端与a点连接，换言之，第二开关单元13的第五连接端与采样补偿单元11的第一连接端连接，第二开关单元13的第六连接端与b点连接，换言之，第二开关单元13的第六连接端与采样补偿单元11的第二连接端连接，第二开关单元13的第七连接端与g点连接，换言之，第二开关单元13的第七连接端与采样补偿单元11的第一响应端、驱动晶体管t1的控制端及存储电容c的第一端连接。
[0045]
其中，第二开关单元13的第三响应端用于响应第二控制线3提供的电平信号以控制数据写入端与第五连接端（a点或采样补偿单元11的第一连接端）之间的通断状态以及控制第六连接端与第七连接端之间（采样补偿单元11的第一响应端与第一连接端之间）的通断状态。
[0046]
举例而言，第二开关单元13可包括第二开关晶体管t4和第三开关晶体管t5，第二开关晶体管t4和第三开关晶体管t5的控制端均与第三响应端连接，也可理解为第二开关晶体管t4和第三开关晶体管t5的控制端均与第二控制线3连接，第二开关晶体管t4的第一端为前述提到的数据写入端，第二开关晶体管t4的第二端为前述提到的第五连接端，第三开关晶体管t5的第一端为前述提到的第六连接端，第三开关晶体管t5的第二端为前述提到的第七连接端。
[0047]
其中，第二开关晶体管t4、第三开关晶体管t5的控制端与驱动晶体管t1的控制端可同层设置，第二开关晶体管t4、第三开关晶体管t5的第一端与驱动晶体管t1的第一端可同层设置，第二开关晶体管t4、第三开关晶体管t5的第二端与驱动晶体管t1的第二端可同层设置，以减小掩膜工序的次数，降低成本。
[0048]
示例地，本公开说提到的驱动晶体管t1、采样补偿晶体管t2及第一开关晶体管t3至第三开关晶体管t5的类型相同，例如：均为p型晶体管或均为n型晶体管，这样在减少掺杂工序，节约成本的同时，还可降低掺杂难度，并且还可使得各晶体管设计更加紧凑，从而便于实现高ppi（像素密度）设计。
[0049]
其中，在驱动晶体管t1、采样补偿晶体管t2及第一开关晶体管t3至第三开关晶体管t5的类型相同时，第一电源线可用于在各阶段（例如：初始化阶段、采样补偿阶段及显示发光阶段）提供相同的电平信号，方便进行时序控制。
[0050]
本实施例主要以驱动晶体管t1、采样补偿晶体管t2及第一开关晶体管t3至第三开关晶体管t5均为n型晶体管为例进行的说明。
[0051]
其中，在驱动晶体管t1、采样补偿晶体管t2及第一开关晶体管t3至第三开关晶体管t5均为n型晶体管时，第一电源线在各阶段提供的电平信号可均为高电平信号。
[0052]
在本实施例中，第一电源线提供的电源可为直流电源，但不限于此，也可为交流电源视具体情况而定，只要保证在各阶段提供相同的电平信号即可。
[0053]
示例地，本实施例前述提到的采样补偿晶体管t2的参数可与驱动晶体管t1的参数一致，此处提到的参数可包括晶体管的阈值电压、迁移率以及栅电容，也就是说，采样补偿晶体管t2与驱动晶体管t1的阈值电压、迁移率以及栅电容一致，这样在采样补偿阶段可以将采样晶体管的阈值电压写入存储电容c，实现对驱动晶体管t1的阈值电压进行补偿，从而使得显示发光阶段的驱动电流与驱动晶体管t1的阈值电压无关，降低驱动晶体管t1的阈值
电压对显示效果的影响。
[0054]
在对像素驱动电路1进行pixel layout设计（像素布局设计）时，可设计采样补偿晶体管t2的位置相比于第一开关晶体管t3、第二开关晶体管t4及第三开关晶体管t5的位置更靠近驱动晶体管t1设置，这样以更好地保证采样补偿晶体管t2的参数与驱动晶体管t1的参数一致。
[0055]
举例而言，本实施例提到的各晶体管，即：驱动晶体管t1、采样补偿晶体管t2、第一开关晶体管t3至第三开关晶体管t5均可为ltps或oxide tft，以具有良好的稳定性和较好的载流子迁移率。
[0056]
此外，各晶体管可为底栅型，即：晶体管的控制端位于有源层的下方（靠近玻璃基板的一侧），以能够适当减薄产品，但不限于此，各晶体管也可为顶栅型，视具体情况而定。
[0057]
其中，各晶体管可为增强型或耗尽型晶体管，本公开实施例对此不做具体限定。
[0058]
基于前述内容，本公开的像素驱动电路1可包括发光器件l、驱动晶体管t1、存储电容c、采样补偿单元11、第一控制单元和第二控制单元，以与第一控制线2、第二控制线3、数据线5、电源线4（参考图2所示）及接地线6提供的信号配合，来实现像素驱动电路1的初始化阶段、采样补偿阶段及显示发光阶段，其中，通过前述采用补偿阶段对驱动晶体管t1的阈值电压以及电源电压进行补偿，使得在显示发光阶段，流过驱动晶体管t1的电流与驱动晶体管t1的阈值电压、电源电压均无关，仅与数据线5提供的数据信号vdata相关，也就是说，本方案的像素驱动电路1可对驱动晶体管t1的阈值电压vth漂移以及电源电压压降具有补偿作用，降低了阈值电压vth和电源电压对驱动电流的影响，增强显示均匀性。
[0059]
实施例二本公开实施例提供了一种显示面板，如图2所示，此显示面板可包括多个沿行方向和列方向阵列排布的像素驱动电路1，此像素驱动电路1的架构具体可参考实施例一中描述的内容，在此不作重复赘述。
[0060]
应当理解的事，此像素驱动电路1设置在显示面板的显示区，像素驱动电路1中发光器件l的发光层所在的区域可理解为显示区的开口区，像素驱动电路1中各晶体管和电容所在的区域可理解为显示区的非开口区。
[0061]
其中，本公开实施例的显示面板除了包括前述提到的像素驱动电路1，还可包括多条第一控制线2、多条第二控制线3、多条数据线5和多条电源线4，此第一控制线2用于提供第一控制信号sel1[n]，第二控制线3用于提供第二控制信号sel2[n]，数据线5用于提供数据信号vdata，电源线4用于提供电源信号，结合图1和图2可知。
[0062]
需要说明的是，此第一控制线2、第二控制线3、数据线5和电源线4可设置在显示区的非开口区。
[0063]
其中，第一控制线2、第二控制线3、数据线5和电源线4与像素驱动电路1的连接关系可参考实施一中描述的内容，在此不作过多描述，仅针对未说明的点进行详细说明，具体如下：示例地，如图2所示，本实施例的第一控制线2和第二控制线3可在行方向上延伸并间隔排布，此第一控制线2和第二控制线3的数量可与像素驱动电路1的行数相同第一控制线2、第二控制线3及每行像素驱动电路1一一对应匹配连接，例如：第一控制线2、第二控制线3、像素驱动电路1均具有n行，其中，第p行第一控制线2、第p行第二控制线3、第p行像素驱
动电路1一一对应连接，其中，p、n为正整数，且1≤p≤n。
[0064]
示例地，如图2所示，本实施例的数据线5可在列方向上延伸，此数据线5的数量可与像素驱动电路1的列数相同，数据线5与每列像素驱动电路1一一对应匹配连接，例如：数据线5与像素驱动电路1均具有m列，其中，第m列数据线5、第m列像素驱动电路1一一对应连接，其中，m、m为正整数，且1≤m≤m。
[0065]
示例地，结合图1和图2可知，电源线4可在行方向上延伸，电源线4和像素驱动电路1均具有n行；其中，在第1行像素驱动电路1中：发光器件l的阳极与第1行电源线4连接，第一开关单元12的第三连接端与第n行电源线4连接；在第n行像素驱动电路1中：发光器件l的阳极与第n行电源线4连接，第一开关单元12的第三连接端与第n-1行电源线4连接；其中，n、n为正整数，且1＜n≤n。
[0066]
举例而言，在扫描第n像素驱动电路1时：第n行电源线4（即：相当于前述提到的第一电源线）可在显示发光阶段向发光器件l的阳极提供高电平信号，以使发光器件l处于正偏状态，有电流通过，在其他阶段向发光器件l的阳极提供低电平信号，以使发光器件l处于反偏状态，无电流通过；而第n-1行电源线4（可理解为前述提到的第二电源线）可在各个阶段向第一开关单元12的第三连接端提供高电平信号。
[0067]
也就是说，当前行的像素驱动电路1在扫描过程中会用到前一行对应的电源线4提供的电源信号，这样相比于每个像素驱动电路1对应两条电源线4的方案，可减少电源线4的数量，从而可减小行间距，利于实现高ppi显示。
[0068]
此外，显示面板中显示区的非开口区还可设置接地线6，每行像素驱动电路1的接地端可与同一行接地线6连接。
[0069]
基于前述内容，本公开实施例的每个像素驱动电路1对应的信号网络可理解为包括一条数据线5、一条电源线4、一条接地线6以及两条控制线（例如：前述提到的第一控制线2和第二控制线3），同时此像素驱动电路1会利用上一行的电源线4作为非发光时段的电源，这样在可对驱动晶体管t1的阈值电压vth漂移以及电源电压压降具有补偿作用，降低了阈值电压vth和电源电压对驱动电流的影响，增强显示均匀性的同时，还可利于高ppi显示。
[0070]
此外，该电源线4提供的电源为交流电源，以控制发光器件l只在发光阶段正偏，其他阶段反偏，可降低发光器件l老化速率及改善功耗。
[0071]
实施例三本公开实施例提供了一种像素驱动方法，用于驱动如实施例一和实施例二中所提到的像素驱动电路1，参考图1和图2所示。本实施例的像素驱动方法可包括：初始化阶段、采样补偿阶段及显示发光阶段，具体如下：结合图1至图2，在初始化阶段：通过第二电源线向发光器件l的阳极提供低电平信号，同时，通过第一控制线2向第二响应端提供第一电平信号、第二控制线3向第三响应端提供第二电平信号、第一电源线向第三连接端提供第三电平信号、数据线5向数据写入端提供第四电平信号，以使第三连接端和第四连接端导通、数据写入端与第五连接端导通、第六连接端与第七连接端导通；在采样补偿阶段：通过第二电源线向发光器件l的阳极提供低电平信号，同时，通过第一控制线2向第二响应端提供第五电平信号、第二控制线3向第三响应端提供第六电平信号、第一电源线向第三连接端提供第七电平信号、数据线5向数据写入端提供第八电平信
号，以使第三连接端和第四连接端断开、数据写入端与第五连接端导通、第六连接端与第七连接端导通；在显示发光阶段：通过第二电源线向发光器件l的阳极提供高电平信号，同时，通过第一控制线2向第二响应端提供第九电平信号、第二控制线3向第三响应端提供第十电平信号、第一电源线向第三连接端提供第十一电平信号、数据线5向数据写入端提供第十二电平信号，以使第三连接端和第四连接端断开、数据写入端与第五连接端断开、第六连接端与第七连接端断开。
[0072]
下面结合图3所示的像素驱动电路1的工作时序图，对图1和图2中的像素驱动电路1对应的像素驱动方法进行详细说明。
[0073]
图3所示的像素驱动电路1的工作时序图绘示了第一控制线2向第二响应端提供的第一控制信号sel1[n]、第二控制线3向第三响应端提供的第二控制信号sel2[n]、数据线5向数据写入端提供的数据信号vdata、第一电源线向第三连接端提供的第一电源信号vdd[n-1]、第二电源线向发光器件l的阳极提供的第二电源信号vdd[n]，在初始化阶段t1、采样补偿阶段t2、显示发光阶段t3的电平状态。
[0074]
在初始化阶段t1：第一电源信号vdd[n-1]为高电平v
dd
，第二电源信号vdd[n]为低电平vd，此电压小于0 ，第一控制信号sel1[n]、第二控制信号sel2[n]均为高电平，第一开关晶体管t3、第二开关晶体管t4、第三开关晶体管t5均导通开启，采样补偿晶体管t2及驱动晶体管t1的栅极（控制端）通过第一开关晶体管t3和第三开关晶体管t5被充电至高电平，即：g点的电压vg=v
dd
，此阶段发光器件l处于反偏状态，完全没有电流通过。
[0075]
在采样补偿阶段t2：此阶段电源信号保持不变，即：第一电源信号vdd[n-1]为高电平v
dd
，第二电源信号vdd[n]为低电平vd，此电压小于0，第二控制信号sel2[n]保持高电平，第二开关晶体管t4和第三开关晶体管t5导通开启，第一控制信号sel1[n]切换为低电平，第一开关晶体管t3断开关闭，补偿采样晶体管的栅极（控制端）和漏极（第二连接端）通过第三开关晶体管t5连通形成二极管连接，g点从v
dd
的电位开始放电，直到vg=vc=v
data
v
th-t2
，此阶段由于第二电源信号vdd[n]为低电平负压状态，发光器件l处于反偏状态，完全没有电流通过；其中，此处提到的vc指的是存储电容c的电压，v
data
指的是数据线5提供的电压，v
th-t2
为补偿采样晶体管的阈值电压。
[0076]
在显示发光阶段t3：第一电源信号vdd[n-1]保持为高电平v
dd
，第二电源信号vdd[n]切换到高电平v
dd
状态，第一控制信号sel1[n]保持为低电平，第一开关晶体管t3关闭，第二控制信号sel2[n]切换到低电平状态，第二开关晶体管t4和第三开关晶体管t5关闭，此阶段发光器件l切换正偏状态，此阶段驱动电流流过发光器件l使其发光，驱动电流可表达为：i
oled
=1/2
×
μ
×
w/l
×cgi
×
（v
gs-v
th
）2=1/2
×
μ
×
w/l
×cgi
×
（v
g-v
s-v
th
）2=1/2
×
μ
×
w/l
×cgi
×
（v
th-t2
v
data-v
th-t1
）2=1/2
×
μ
×
w/l
×cgi
×
（v
data
）2；其中，v
th-t1
为驱动晶体管t1的阈值电压，由表达式可得出：i
oled
只与数据电压v
data
及驱动晶体管t1、采样补偿晶体管t2的阈值电压相关。在pixel layout设计中，保持驱动晶体管t1、采样补偿晶体管t2的参数一致且处在临近的位置，可控制驱动晶体管t1、采样补偿晶体管t2的阈值电压相等，即：ioled
=1/2
×
μ
×
w/l
×cgi
×
（v
th-t2
v
data-v
th-t1
）2≈1/2
×
μ
×
w/l
×cgi
×
（v
data
）2；由上述表达式可得出：i
oled
只与数据信号vdata提供的数据电压v
data
相关。其中，μ为电子迁移率，c
gi
为晶体管的单位面积电容，w/l代表晶体管沟道宽度与长度之比，这些参数相对比较稳定；基于此，从oled（发光器件l）的电流计算公式可以了解oled的电流只与数据电压v
data
有关，这个参数是可控的，μ
×
w/l
×cgi
为与工艺和驱动设计有关的常数。
[0077]
本公开实施例，利用图1和图2中所示的像素驱动电路1搭配图3所示时序控制，可对驱动晶体管t1的阈值电压以及电源电压进行补偿，使得在显示发光阶段，流过驱动晶体管t1的电流与驱动晶体管t1的阈值电压、电源电压均无关，仅与数据线5提供的数据信号vdata相关，也就是说，本方案的像素驱动电路1可对驱动晶体管t1的阈值电压vth漂移以及电源电压压降具有补偿作用，降低了阈值电压vth和电源电压对驱动电流的影响，增强显示均匀性。
[0078]
基于图3内容可知，前述提到的第一控制线2提供的第一电平信号为高电平信号，第五电平信号及第九电平信号均为低电平信号；第二控制线3提供的第二电平信号、第六电平信号均为高电平信号，第十电平信号为低电平信号；第一电源线提供的第三电平信号、第七电平信号及第十一电平信号均为高电平信号；数据线5提供的第四电平信号、第八电平信号均为高电平信号，第十二电平信号为低电平信号。
[0079]
在本说明书的描述中，参考术语
ꢀ“
一些实施例”、“示例地”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本公开的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
[0080]
尽管上面已经示出和描述了本公开的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本公开的限制，本领域的普通技术人员在本公开的范围内可以对上述实施例进行变化、修改、替换和变型，故但凡依本公开的权利要求和说明书所做的变化或修饰，皆应属于本公开专利涵盖的范围之内。