一种供电装置、方法、设备、系统及介质与流程

1.本技术涉及计算机技术领域，特别是涉及一种供电装置、方法、设备、系统及介质。


背景技术：

2.当前国内服务器的架构一般应用基板管理控制器(baseboard management controller，bmc)进行系统的监控管理，其中bmc的开通和关断一般通过astxxx系列的芯片设置。随着服务器的不断升级，astxxx系列的芯片从ast2400(多用于intel purley平台)、ast2500(多用于intel whitley平台)、已经发展到当前最新的ast2600型号的芯片，在本技术中，可以将该芯片ast2600芯片，称为该芯片的本质为vr芯片。当使用ast2600芯片控制bmc的开通和关断时，沿用ast2500芯片的上电和下电的方式，其中，ast2500芯片的上电和下电的方式一般分为两种：power on sequence以及power off sequence；其中，power on sequence所表征的astxxx系列的芯片上电的时序顺序一般为：大电压、小电压、时钟、复位等等；power off sequence所表征的astxxx系列的芯片下电的时序一般不进行设置。但以时序为power off sequence下电时，由于不存在具体的下电时序，会导致大电压、小电压乱序断电，导致bmc的状态不稳定。
3.鉴于上述存在的问题，寻求如何增强bmc状态的稳定性是本领域技术人员竭力解决的问题。


技术实现要素：

4.本技术的目的是提供一种供电装置、方法、设备、系统及介质，用于增强bmc状态的稳定性。
5.为解决上述技术问题，本技术提供一种供电装置，包括：多个psu、或门、多个单级供电电路、bmc；
6.或门的多个输入端与各psu的第一输出端和各psu的第二输出端均连接，用于接收表征psu的输入端、第一输出端、第二输出端均处于正常工作状态的第一信号和表征psu的输入端处于正常工作状态且psu的第一输出端、第二输出端处于异常工作状态的第二信号；各单级供电电路的输入端与或门的输出端连接，用于根据或门的输出端得到的表征控制bmc的工作状态的控制信号控制bmc的工作状态；各单级供电电路的输出端作为下一级单级供电电路的输入端。
7.优选地，单级供电电路包括：至少三个电压不相等的vr芯片、与门、低使能三态门、上拉电源；
8.低使能三态门的第一输入端作为单级供电电路的输入端，低使能三态门的第二输入端与第一个vr芯片的一端连接，低使能三态门的输出端与与门的第一输入端连接，上拉电源与由低使能三态门的输出端和与门的第一输入端构成的公共端连接，第二个vr芯片的一端与与门的第二输入端连接，与门的输出端与第三个vr芯片的一端连接，其中第三个vr芯片的另一端作为单级供电电路输出端。
9.优选地，还包括：多个高使能三态门；
10.高使能三态门的第一输入端与psu的第一输出端连接；高使能三态门的第二输入端与psu的第二输出端连接；各高使能三态门的输出端与或门的多个输入端连接；且psu的数量与高使能三态门的数量相等。
11.为解决上述技术问题，本技术提供一种供电方法，包括：
12.采集psu的第一输出端的第一信号和psu的第二输出端的第二信号，并将第一信号和第二信号传输至或门的多个输入端，其中，第一信号为表征psu的输入端、第一输出端、第二输出端均处于正常工作状态的信号，第二信号为表征psu的输入端处于正常工作状态且psu的第一输出端、第二输出端处于异常工作状态的第二信号；
13.通过或门的输出端获取控制信号，其中，控制信号为表征控制bmc的工作状态的信号；
14.将控制信号传输至多个单级供电电路，以控制bmc的工作状态。
15.优选地，在采集psu的第一输出端的第一信号和psu的第二输出端的第二信号之后，在通过或门的输出端获取控制信号之前，还包括：
16.以高使能三态门的逻辑为条件，根据第一信号和第二信号生成表征psu的工作状态的第三信号。
17.优选地，在将控制信号传输至多个单级供电电路之后，还包括：
18.以低使能三态门的逻辑为条件，根据控制信号和单级供电电路中的第一个vr芯片的一端输出的表征第一个vr芯片的第一状态信号生成第一电平信号；
19.以与门的逻辑为条件，根据第一电平信号和单级供电电路中的第二个vr芯片的一端输出的表征第二个vr芯片的第二状态信号生成第二电平信号；
20.根据第二电平信号控制单级供电电路中的第三个vr芯片的工作状态，并生成表征第三个vr芯片的第三状态信号，其中vr芯片的工作状态分别为上电状态或下电状态。
21.优选地，在生成表征第三个vr芯片的第三状态信号之后，还包括：
22.当全部单级供电电路中的全部vr芯片均处于上电状态或下电状态，输出提示信息。
23.为解决上述技术问题，本技术提供一种供电设备，包括：
24.采集模块，用于采集psu的第一输出端的第一信号和psu的第二输出端的第二信号，并将第一信号和第二信号传输至或门的多个输入端，其中，第一信号为表征psu的输入端、第一输出端、第二输出端均处于正常工作状态的信号，第二信号为表征psu的输入端处于正常工作状态且psu的第一输出端、第二输出端处于异常工作状态的第二信号；
25.获取模块，用于通过或门的输出端获取控制信号，其中，控制信号为表征控制bmc的工作状态的信号；
26.传输模块，用于将控制信号传输至多个单级供电电路，以控制bmc的工作状态。
27.此外，该设备还包括以下模块：
28.在采集psu的第一输出端的第一信号和psu的第二输出端的第二信号之后，在通过或门的输出端获取控制信号之前，还包括：
29.第一生成模块，用于以高使能三态门的逻辑为条件，根据第一信号和第二信号生成表征psu的工作状态的第三信号。
30.优选地，在将控制信号传输至多个单级供电电路之后，还包括：
31.第二生成模块，用于以低使能三态门的逻辑为条件，根据控制信号和单级供电电路中的第一个vr芯片的一端输出的表征第一个vr芯片的第一状态信号生成第一电平信号；
32.第三生成模块，用于以与门的逻辑为条件，根据第一电平信号和单级供电电路中的第二个vr芯片的一端输出的表征第二个vr芯片的第二状态信号生成第二电平信号；
33.第四生成模块，用于根据第二电平信号控制单级供电电路中的第三个vr芯片的工作状态，并生成表征第三个vr芯片的第三状态信号，其中vr芯片的工作状态分别为上电状态或下电状态。
34.优选地，在生成表征第三个vr芯片的第三状态信号之后，还包括：
35.输出模块，用于当全部单级供电电路中的全部vr芯片均处于上电状态或下电状态，输出提示信息。
36.为解决上述技术问题，本技术提供一种供电系统，包括：
37.存储器，用于存储计算机程序；
38.处理器，用于执行计算机程序时实现供电方法的步骤。
39.为解决上述技术问题，本技术提供一种计算机可读存储介质，计算机可读存储介质上存储有计算机程序，计算机程序被处理器执行时实现供电方法的步骤。
40.本技术所提供的一种供电装置包括：多个psu、或门、多个单级供电电路、bmc。或门的多个输入端与各psu的第一输出端和各psu的第二输出端均连接，用于接收表征psu的输入端、第一输出端、第二输出端均处于正常工作状态的第一信号和表征psu的输入端处于正常工作状态且psu的第一输出端、第二输出端处于异常工作状态的第二信号；各单级供电电路的输入端与或门的输出端连接，用于根据或门的输出端得到的表征控制bmc的工作状态的控制信号控制bmc的工作状态；各单级供电电路的输出端作为下一级单级供电电路的输入端。通过多个psu的第一信号和第二信号确定控制信号，将控制信号输入至各单级供电电路以实现逐级上电或逐级下电，进一步增强bmc状态的稳定性。
41.本技术还提供了一种供电方法，应用于供电设备、系统和介质，效果同上。
附图说明
42.为了更清楚地说明本技术实施例，下面将对实施例中所需要使用的附图做简单的介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
43.图1为本实施例所提供的vr芯片的下电示意图；
44.图2为本实施例所提供的一种供电装置的结构图；
45.图3为本实施例所提供的另一种供电装置的结构图；
46.图4为本实施例所提供的单级供电电路的电路图；
47.图5为本实施例所提供的p1v8的单级供电电路的电路图；
48.图6为本实施例所提供的p3v3的单级供电电路的电路图；
49.图7为本实施例所提供的p2v5的单级供电电路的电路图；
50.图8为本实施例所提供的p1v2的单级供电电路的电路图；
51.图9为本实施例所提供的p1v0的单级供电电路的电路图；
52.图10为本实施例所提供的控制bmc的电路图；
53.图11为本实施例所提供的一种供电方法的流程图；
54.图12为本实施例所提供的一种供电设备的结构图；
55.图13为本实施例所提供的一种供电系统的结构图。
56.其中，20为psu，21为或门，22为单级供电电路，23为bmc，30为高使能三态门，40为vr芯片，41为与门，42为低使能三态门。
具体实施方式
57.下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本技术保护范围。
58.本技术的核心是提供一种供电装置、方法、设备、系统及介质，能够增强bmc状态的稳定性。
59.为了使本技术领域的人员更好地理解本技术方案，下面结合附图和具体实施方式对本技术作进一步的详细说明。
60.首先需要说明的是，astxxx系列的芯片从ast2400(多用于intel purley平台)、ast2500(多用于intel whitley平台)、已经发展到当前最新的ast2600型号的芯片，在本技术中，可以将该芯片ast2600芯片，称为该芯片的本质为vr芯片。当使用ast2600芯片控制bmc的开通和关断时，沿用ast2500芯片的上电和下电的方式，其中，ast2500芯片的上电和下电的方式一般分为两种：power on sequence以及power off sequence；其中，power on sequence所表征的astxxx系列的芯片上电的时序顺序一般为：大电压、小电压、时钟、复位等等；power off sequence所表征的astxxx系列的芯片下电的时序一般不进行设置。但以时序为power off sequence下电时，由于不存在具体的下电时序，会导致大电压、小电压乱序断电，导致bmc的状态不稳定。
61.对于ast2600芯片(vr芯片)来说，其下电时序顺序应为：srst#、pv10d、pv12d、pv33d_rgm、pv18d、pv33d等等。该时序的具体顺序可以参见图1，图1为本实施例所提供的vr芯片的下电示意图。
62.图2为本实施例所提供的一种供电装置的结构图。如图2所示，该供电装置，包括：多个psu、或门、多个单级供电电路、bmc。或门的多个输入端与各psu的第一输出端和各psu的第二输出端均连接，用于接收表征psu的输入端、第一输出端、第二输出端均处于正常工作状态的第一信号和表征psu的输入端处于正常工作状态且psu的第一输出端、第二输出端处于异常工作状态的第二信号；各单级供电电路的输入端与或门的输出端连接，用于根据或门的输出端得到的表征控制bmc的工作状态的控制信号控制bmc的工作状态；各单级供电电路的输出端作为下一级单级供电电路的输入端。
63.在本实施例中，电源供应器(power supply unit，psu)的个数至少为2个。由于在服务器架构中，psu的个数一般存在多个。同时，在供电装置中，或门的输入端的个数与psu的个数相同。如图2所示，当psu的个数为2个时，或门的输入端的个数同样为2个。其中，基板管理控制器(baseboard management controller，bmc)的个数为1个。
64.图3为本实施例所提供的另一种供电装置的结构图，如图3所示，该供电装置还包括：多个高使能三态门。高使能三态门的第一输入端与psu的第一输出端连接；高使能三态门的第二输入端与psu的第二输出端连接；各高使能三态门的输出端与或门的多个输入端连接；且psu的数量与高使能三态门的数量相等。
65.此时，高使能三态门的第一输入端接收第一信号，高使能三态门的第二输入端接收第二信号，根据高使能三态门的输出逻辑，在高使能三态门的输出端得到表征psu的工作状态的第三信号。在全部psu的第三信号均输入至或门的全部输入端时，根据或门的输出逻辑，在或门的输出端得到表征控制bmc的工作状态的控制信号以控制bmc的工作状态。在本实施例中，将第一信号记为psu_ac_ok；将第二信号记为psu_pwr_ok；将第三信号记为psu_status；将控制信号记为bmc_power_on_off_ctrl。此外，为了或门的全部输入端能够接收到更准确的各psu的第三信号，还在高使能三态门的输出端和或门的全部输入端之间还连接一个下拉电阻。需要说明的是，或门的型号可以设置为sn74lvc1g32；高使能三态门的型号可以设置为sn74lvc1g126，该高使能三态门的逻辑应为：当其第一输入端为高电平信号，第二输入端为高电平信号，输出端也为高电平信号；当其第一输入端为高电平信号，第二输入端为低电平信号，输出端为低电平信号；当其第一输入端为低电平信号，第二输入端为不定态，输出端为高阻态，该高阻态可以理解为不导通，电平的高低由vr芯片外部的上下拉来确定具体的状态。
66.图4为本实施例所提供的单级供电电路的电路图，如图4所示，单级供电电路包括：至少三个电压不相等的vr芯片、与门、低使能三态门、上拉电源。低使能三态门的第一输入端作为单级供电电路的输入端，低使能三态门的第二输入端与第一个vr芯片的一端连接，低使能三态门的输出端与与门的第一输入端连接，上拉电源与由低使能三态门的输出端和与门的第一输入端构成的公共端连接，第二个vr芯片的一端与与门的第二输入端连接，与门的输出端与第三个vr芯片的一端连接，其中第三个vr芯片的另一端作为单级供电电路输出端。
67.当psu的输入端、第一输出端、第二输出端均处于正常工作状态时，上电过程为，psu_ac_ok、psu_pwr_ok均会正常的变高、变低；psu_status由低变高，bmc_power_on_off_ctrl最终变为高，用于执行power on sequence的时序；下电过程为，psu_ac_ok先变低，psu_status由高变低，bmc_power_on_off_ctrl最终变为低，用于执行power off sequence的时序；当psu的输入端处于正常工作状态且psu的第一输出端、第二输出端处于异常工作状态后，当psu的第一输出端、第二输出端处于异常工作状态时，使得psu_pwr_ok变低；此时下电过程为，psu_ac_ok一直为高，psu_pwr_ok变为低，psu_status由高变低，bmc_power_on_off_ctrl最终变为低，用于执行power off sequence的时序。
68.由于单级供电电路中存在低使能三态门，为了与门的全部输入端能够接收到更准确的第一电平信号，还在低使能三态门和与门的全部输入端之间还连接一个上拉电源。需要说明的是，与门的型号可以设置为sn74lvc1g08；低使能三态门的型号可以设置为sn74lvc1g125，该低使能三态门的逻辑应为：当其第一输入端为低电平信号，第二输入端为高电平信号，输出端也为高电平信号；当其第一输入端为低电平信号，第二输入端为低电平信号，输出端为低电平信号；当其第一输入端为高电平信号，第二输入端为不定态，输出端为高阻态，该高阻态可以理解为不导通，电平的高低由vr芯片外部的上下拉来确定具体的
状态。
69.在全部psu的控制信号和单级供电电路中的第一个vr芯片的一端输出的表征第一个vr芯片的第一状态信号均输入至低使能三态门后，根据得到的第一电平信号和单级供电电路中的第二个vr芯片的一端输出的表征第二个vr芯片的第二状态信号，根据第二状态信号在与门的输出端得到表征第三个vr芯片的第三状态信号。在本实施例的基础上，图5为本实施例所提供的p1v8的单级供电电路的电路图，此时将第一状态信号记为pwrgd_p3v3_aux_rgm；将第一电平信号记为p1v8_aux_buf_en；将第二状态信号记为pwrgd_p5v_aux；将第二电平信号记为p1v8_aux_en；将第三状态信号记为pwrgd_p1v8_aux。图6为本实施例所提供的p3v3的单级供电电路的电路图，此时将第一状态信号记为pwrgd_p2v5_aux_rgm；将第一电平信号记为p3v3_aux_rgm_buf_en；将第二状态信号记为pwrgd_p1v8_aux；将第二电平信号记为p3v3_aux_rgm_en；将第三状态信号记为pwrgd_p3v3_aux_rgm。图7为本实施例所提供的p2v5的单级供电电路的电路图，此时将第一状态信号记为pwrgd_p1v2_aux；将第一电平信号记为p2v5_aux_buf_en；将第二状态信号记为pwrgd_p3v3_aux_rgm；将第二电平信号记为p2v5_aux_en；将第三状态信号记为pwrgd_p2v5_aux。图8为本实施例所提供的p1v2的单级供电电路的电路图，此时将第一状态信号记为pwrgd_p1v0_aux；将第一电平信号记为p1v2_aux_buf_en；将第二状态信号记为pwrgd_p2v5_aux；将第二电平信号记为p1v2_aux_en；将第三状态信号记为pwrgd_p1v2_aux。图9为本实施例所提供的p1v0的单级供电电路的电路图，此时将第一状态信号记为pwrgd_p1v8_pe_rc_aux；将第一电平信号记为p1v0_aux_buf_en；将第二状态信号记为pwrgd_p1v2_aux；将第二电平信号记为p1v0_aux_en；将第三状态信号记为pwrgd_p1v0_aux。图10为本实施例所提供的控制bmc的电路图，如图10所示，根据与门控制逻辑将控制信号和第三状态信号pwrgd_p1v0_aux输入至全部与门的输入端，在与门的输出端得到控制bmc的信号p1v8_pe_rc_aux_en。
70.本技术通过多个psu的第一信号和第二信号确定控制信号，将控制信号输入至各单级供电电路以实现逐级上电或逐级下电，进一步增强bmc状态的稳定性。
71.图11为本实施例所提供的一种供电方法的流程图。本技术还提供一种供电方法，如图11所示，应用于上述供电装置，该方法包括：
72.s110：采集psu的第一输出端的第一信号和psu的第二输出端的第二信号，并将第一信号和第二信号传输至或门的多个输入端。
73.其中，第一信号为表征psu的输入端、第一输出端、第二输出端均处于正常工作状态的信号，第二信号为表征psu的输入端处于正常工作状态且psu的第一输出端、第二输出端处于异常工作状态的第二信号；
74.s111：通过或门的输出端获取控制信号。
75.其中，控制信号为表征控制bmc的工作状态的信号；
76.s112：将控制信号传输至多个单级供电电路，以控制bmc的工作状态。
77.当psu的输入端、第一输出端、第二输出端均处于正常工作状态时，上电过程为，psu_ac_ok、psu_pwr_ok均会正常的变高、变低；psu_status由低变高，bmc_power_on_off_ctrl最终变为高，用于执行power on sequence的时序；下电过程为，psu_ac_ok先变低，psu_status由高变低，bmc_power_on_off_ctrl最终变为低，用于执行power off sequence的时序；当psu的输入端处于正常工作状态且psu的第一输出端、第二输出端处于异常工作
状态后，当psu的第一输出端、第二输出端处于异常工作状态时，使得psu_pwr_ok变低；此时下电过程为，psu_ac_ok一直为高，psu_pwr_ok变为低，psu_status由高变低，bmc_power_on_off_ctrl最终变为低，用于执行power off sequence的时序。
78.在上述实施例的基础上，作为一种更优的实施例，在采集psu的第一输出端的第一信号和psu的第二输出端的第二信号之后，在通过或门的输出端获取控制信号之前，还包括：
79.以高使能三态门的逻辑为条件，根据第一信号和第二信号生成表征psu的工作状态的第三信号。
80.高使能三态门的第一输入端接收第一信号，高使能三态门的第二输入端接收第二信号，根据高使能三态门的输出逻辑，在高使能三态门的输出端得到表征psu的工作状态的第三信号。在全部psu的第三信号均输入至或门的全部输入端时，根据或门的输出逻辑，在或门的输出端得到表征控制bmc的工作状态的控制信号以控制bmc的工作状态。高使能三态门的逻辑应为：当其第一输入端为高电平信号，第二输入端为高电平信号，输出端也为高电平信号；当其第一输入端为高电平信号，第二输入端为低电平信号，输出端为低电平信号；当其第一输入端为低电平信号，第二输入端为不定态，输出端为高阻态，该高阻态可以理解为不导通，电平的高低由vr芯片外部的上下拉来确定具体的状态。
81.在上述实施例的基础上，作为一种更优的实施例，在将控制信号传输至多个单级供电电路之后，还包括：
82.以低使能三态门的逻辑为条件，根据控制信号和单级供电电路中的第一个vr芯片的一端输出的表征第一个vr芯片的第一状态信号生成第一电平信号；
83.以与门的逻辑为条件，根据第一电平信号和单级供电电路中的第二个vr芯片的一端输出的表征第二个vr芯片的第二状态信号生成第二电平信号；
84.根据第二电平信号控制单级供电电路中的第三个vr芯片的工作状态，并生成表征第三个vr芯片的第三状态信号，其中vr芯片的工作状态分别为上电状态或下电状态。
85.由于单级供电电路中存在低使能三态门，为了与门的全部输入端能够接收到更准确的第一电平信号，还在低使能三态门和与门的全部输入端之间还连接一个上拉电源。低使能三态门的逻辑应为：当其第一输入端为低电平信号，第二输入端为高电平信号，输出端也为高电平信号；当其第一输入端为低电平信号，第二输入端为低电平信号，输出端为低电平信号；当其第一输入端为高电平信号，第二输入端为不定态，输出端为高阻态，该高阻态可以理解为不导通，电平的高低由vr芯片外部的上下拉来确定具体的状态。
86.在全部psu的控制信号和单级供电电路中的第一个vr芯片的一端输出的表征第一个vr芯片的第一状态信号均输入至低使能三态门后，根据得到的第一电平信号和单级供电电路中的第二个vr芯片的一端输出的表征第二个vr芯片的第二状态信号，根据第二状态信号在与门的输出端得到表征第三个vr芯片的第三状态信号。
87.在上述实施例的基础上，作为一种更优的实施例，在生成表征第三个vr芯片的第三状态信号之后，还包括：
88.当全部单级供电电路中的全部vr芯片均处于上电状态或下电状态，输出提示信息。需要说明的是，该提示信息一般使用数据串形式表示，该数据串可以是1位、2位、4位、8位等等。当数据串是1位时，提示信息可以表示为形如“0”或“1”的数据串；当数据串是2位
时，提示信息可以表示为形如“01”或“10”的数据串；当数据串是4位时，提示信息可以表示为形如“0101”或“0110”的数据串；当数据串是8位时，提示信息可以表示为形如“11001101”或“00101110”的数据串。
89.在上述实施例中，对于供电方法进行了详细描述，本技术还提供一种供电设备对应的实施例。需要说明的是，本技术从两个角度对装置部分的实施例进行描述，一种是基于功能模块的角度，另一种是基于硬件的角度。
90.图12为本实施例所提供的一种供电设备的结构图。如图12所示，本技术还提供了一种供电设备，包括：
91.采集模块120，用于采集psu的第一输出端的第一信号和psu的第二输出端的第二信号，并将第一信号和第二信号传输至或门的多个输入端，其中，第一信号为表征psu的输入端、第一输出端、第二输出端均处于正常工作状态的信号，第二信号为表征psu的输入端处于正常工作状态且psu的第一输出端、第二输出端处于异常工作状态的第二信号；
92.获取模块121，用于通过或门的输出端获取控制信号，其中，控制信号为表征控制bmc的工作状态的信号；
93.传输模块122，用于将控制信号传输至多个单级供电电路，以控制bmc的工作状态。
94.此外，该设备还包括以下模块：
95.在采集psu的第一输出端的第一信号和psu的第二输出端的第二信号之后，在通过或门的输出端获取控制信号之前，还包括：
96.第一生成模块，用于以高使能三态门的逻辑为条件，根据第一信号和第二信号生成表征psu的工作状态的第三信号。
97.优选地，在将控制信号传输至多个单级供电电路之后，还包括：
98.第二生成模块，用于以低使能三态门的逻辑为条件，根据控制信号和单级供电电路中的第一个vr芯片的一端输出的表征第一个vr芯片的第一状态信号生成第一电平信号；
99.第三生成模块，用于以与门的逻辑为条件，根据第一电平信号和单级供电电路中的第二个vr芯片的一端输出的表征第二个vr芯片的第二状态信号生成第二电平信号；
100.第四生成模块，用于根据第二电平信号控制单级供电电路中的第三个vr芯片的工作状态，并生成表征第三个vr芯片的第三状态信号，其中vr芯片的工作状态分别为上电状态或下电状态。
101.优选地，在生成表征第三个vr芯片的第三状态信号之后，还包括：
102.输出模块，用于当全部单级供电电路中的全部vr芯片均处于上电状态或下电状态，输出提示信息。
103.在本实施例中，通过多个psu的第一信号和第二信号确定控制信号，将控制信号输入至各单级供电电路以实现逐级上电或逐级下电，进一步增强bmc状态的稳定性。
104.由于装置部分的实施例与方法部分的实施例相互对应，因此装置部分的实施例请参见方法部分的实施例的描述，这里暂不赘述。
105.图13为本实施例所提供的一种供电系统的结构图，如图13所示，一种供电系统包括：
106.存储器130，用于存储计算机程序；
107.处理器131，用于执行计算机程序时实现如上述实施例中所提到的供电方法的步
骤。
108.本实施例提供的供电系统可以包括但不限于智能手机、平板电脑、笔记本电脑或台式电脑等。
109.其中，处理器131可以包括一个或多个处理核心，比如4核心处理器、8核心处理器等。处理器131可以采用数字信号处理(digital signal processing，dsp)、现场可编程门阵列(field－programmable gate array，fpga)、可编程逻辑阵列(programmable logic array，pla)中的至少一种硬件形式来实现。处理器131也可以包括主处理器和协处理器，主处理器是用于对在唤醒状态下的数据进行处理的处理器，也称中央处理器(central processing unit，cpu)；协处理器是用于对在待机状态下的数据进行处理的低功耗处理器。在一些实施例中，处理器131可以集成有图像处理器(graphics processing unit，gpu)，gpu用于负责显示屏所需要显示的内容的渲染和绘制。一些实施例中，处理器131还可以包括人工智能(artificial intelligence，ai)处理器，该ai处理器用于处理有关机器学习的计算操作。
110.存储器130可以包括一个或多个计算机可读存储介质，该计算机可读存储介质可以是非暂态的。存储器130还可包括高速随机存取存储器，以及非易失性存储器，比如一个或多个磁盘存储设备、闪存存储设备。本实施例中，存储器130至少用于存储以下计算机程序，其中，该计算机程序被处理器131加载并执行之后，能够实现前述任意一个实施例公开的供电方法的相关步骤。另外，存储器130所存储的资源还可以包括操作系统和数据等，存储方式可以是短暂存储或者永久存储。其中，操作系统可以包括windows、unix、linux等。数据可以包括但不限于供电方法等。在一些实施例中，供电系统还可包括有显示屏、输入输出接口、通信接口、电源以及通信总线。本领域技术人员可以理解，图13中示出的结构并不构成对供电系统的限定，可以包括比图示更多或更少的组件。本技术实施例提供的供电系统，包括存储器130和处理器131，处理器131在执行存储器130存储的程序时，能够实现供电方法。
111.最后，本技术还提供一种计算机可读存储介质对应的实施例。计算机可读存储介质上存储有计算机程序，计算机程序被处理器执行时实现如上述方法实施例中记载的步骤。
112.可以理解的是，如果上述实施例中的方法以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本技术的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，执行本技术各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：u盘、移动硬盘、只读存储器(read-only memory)，rom、随机存取存储器(random access memory，ram)、磁碟或者光盘等各种可以存储程序代码的介质。
113.以上对本技术所提供的一种供电装置、方法、设备、系统及介质进行了详细介绍。说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。应当指出，对于本技术领域的普通技术人员来说，在不脱离本技术原理的前提下，还可以对本申
请进行若干改进和修饰，这些改进和修饰也落入本技术权利要求的保护范围内。
114.还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。