基于耗尽型MOS管的全MOSFET低压带隙基准电路的制作方法

基于耗尽型mos管的全mosfet低压带隙基准电路
技术领域
1.本实用新型属于电子电路技术领域，具体涉及一种基于耗尽型mos管的全mosfet低压带隙基准电路。


背景技术：

2.带隙电压基准几乎是每个高性能ic中不可或缺的电路模块，被广泛应用于各种集成电路，如高精度传感器检测电路、数模与模数转换电路、高精度便携式设备、片上系统(soc) 等。随着现代科技的发展，集成电路在规模，功耗和精度的方面要求越来越高，越来越趋于高性能高精度和低压低功耗，在体积上也趋于小型化。这就对带隙基准电压模块提出了更高的要求，需要所设计的基准电压的精度更高、功耗更低、性能更加稳定。尤其是在光线传感中的光电流检测，需要高精度低功耗的带隙电压输出。
3.传统的带隙基准电路如图1所示。该电路主要是基于两个双极晶体管的基极-发射极电压而设计的带隙基准电路。通过对电路的正负温度系数的匹配可以使带隙电压的温度系数很低。但是这种电路的输出电压一般只能固定在1.25v左右，难以实现低带隙电压输出。同时，双极型电路一般功耗较大，不适用于低功耗设计场合。
4.常见的亚阈值带隙基准电路如图2所示。该电路主要是基于mos管的亚阈值效应而设计的带隙基准电路。该带隙电路使mos管工作在亚阈值区，在功耗方面，远远小于传统的带隙基准电路。但同时由于电路中mos管工作在亚阈值区，电流太小，在噪声、速度等方面存在一定问题。


技术实现要素：

5.本实用新型针对以上带隙基准电路存在的问题，提出了一种基于耗尽型mos管的全 mosfet低压带隙基准电路。本实用新型利用一个阈值电压较小的耗尽型nmos管，使电路工作饱和区。此时工作电流大于mos管工作在亚阈值区的电流，又由于v
gs
较小，工作电流不大，兼顾了功耗与噪声。同时电路使用了全mosfet结构，且实现了低带隙电压输出。
6.本实用新型可以采用以下技术方案来实现：
7.一种基于耗尽型mos管的全mosfet低压带隙基准电路，使用一个耗尽型nmos管产生ptat 电流，无需栅极偏置，电路结构简单，且采用全mosfet结构，工艺兼容性好；所述基于耗尽型mos的全mosfet低压带隙基准电路包括pata电流单元1，补偿匹配单元2，第一电流镜单元3，第二电流镜单元4和ctat电压单元5。所述ptat电流单元1，用于产生一个与温度正比的ptat电流；所述补偿匹配单元2，用于产生一个匹配电流，对ptat电流进行噪声消除；所述第一电流镜单元3，用于将pata电流单元产生的ptat电流进行复制；所述第二电流镜单元4，用于将补偿匹配单元2产生的匹配电流进行复制；所述ctat电压单元5，用于产生一个具有负温度系数的电压。
8.上述pata电流单元1包括第一耗尽型nmos管mn1；其中：所述第一耗尽型nmos管mn1，其栅极、源极和衬底均接gnd，其漏极输出正温度系数电流iptat。
9.上述补偿匹配单元2包括第二耗尽型nmos管mn2；其中：所述第二耗尽型nmos管mn2，其栅极、源极和衬底均接gnd，其漏极输出匹配电流imatch。
10.上述第一电流镜单元3包括第一pmos管mp1、第二pmos管mp2、第三pmos管mp3、第四pmos管mp4和第一电阻r1，共同构成自偏置的低压共源共栅电流镜结构；其中：
11.所述第一pmos管mp1和第二pmos管mp2，其源极共同连接并作为第一输入端连接电源 vdd，其栅极相连并连接至第三pmos管mp3的漏极；第一pmos管mp1的漏极连接第三pmos 管mp3的源极和第一电阻r1的一端，第二pmos管mp2的漏极连接第四pmos管mp4的源极；
12.所述第三pmos管mp3和第四pmos管mp4，其栅极相连并连接第一电阻r1的另一端并作为第二输入端连接正温度系数电流iptat；第四pmos管mp4的漏极作为输出端输出复制电流 ibak。
13.上述第二电流镜单元4包括第五pmos管mp5、第六pmos管mp6；其中：
14.所述第五pmos管mp5和第六pmos管mp6，其源极共同连接并作为第一输入端连接复制电流ibak，其栅极相连并连接至第五pmos管mp5的漏极并作为第二输入端连接匹配电流 imatch；所述第六pmos管mp6的漏极作为输出端输出信号至ctat电压单元5。
15.上述ctat电压单元5包括第三nmos管mn3；其中：所述第三nmos管mn3，其栅极、漏极和第六pmos管的mp6的漏极相连，作为带隙基准电压的输出端；其源极接gnd。
16.与现有技术相比，本实用新型具有以下优点：
17.1.本实用新型使用一个耗尽型nmos管产生ptat电流，使用一个阈值电压较小的耗尽型 nmos管，使电路工作饱和区。此时工作电流大于mos管工作在亚阈值区的电流，又由于v
gs
较小，工作电流不大，兼顾了功耗与噪声。
18.2.本实用新型使用自偏置的低压共源共栅电流镜和匹配补偿电路，提高了输出的带隙电压的精度。
19.3.本实用新型实现了低带隙电压输出，且电路结构简单，适用于低电源电压的场合。
20.4.本实用新型采用全mosfet结构，工艺兼容性好。
附图说明
21.图1是传统基于双极晶体管的带隙基准电路图。
22.图2是常见基于mos管亚阈值效应的带隙基准电路图。
23.图3是本专利基于耗尽型mos管的带隙基准电路图。
具体实施方式
24.下面将结合说明书附图和有关知识对本实用新型做出进一步的说明，进行清楚、完整地描述。
25.参考图3，本发明实施例提供的一种基于耗尽型mos管的全mosfet低压带隙基准电路，包括pata电流单元1，补偿匹配单元2，第一电流镜单元3，第二电流镜单元4和ctat电压单元5。所述ptat电流单元1，用于产生一个与温度正比的ptat电流；所述补偿匹配单元2，用于产生一个匹配电流，对ptat电流进行噪声消除；所述第一电流镜单元3，用于将pata 电流单元产生的ptat电流进行复制；所述第二电流镜单元4，用于将补偿匹配单元2产生的匹配
电流进行复制；所述ctat电压单元5，用于产生一个具有负温度系数的电压。
26.所述的一种基于耗尽型mos管的全mosfet低压带隙基准电路，其特征在于，所述pata 电流单元1包括第一耗尽型nmos管mn1；其中：
27.所述第一耗尽型nmos管mn1，其栅极、源极和衬底均接gnd，其漏极与第三pmos管mp3 的栅极、第四pmos管mp4的栅极和第一电阻r1的一端的公共端相连。
28.第一耗尽型nmos管mn1的阈值电压v
th1
为负值，约为v
th1
＝-80mv。因为其栅极源极和衬底均接gnd，则v
gs1
》vt
h1
处于恒定导通状态。通过调整第一pmos管mp1、第三pmos管mp3和第一耗尽型nmos管mn1的宽长比以及第一电阻r1的阻值，使第一耗尽型nmos管mn1位于饱和区，饱和电流大小可表示为：
[0029][0030]
补偿匹配单元2包括第二耗尽型nmos管mn2；其中：所述第二耗尽型nmos管mn2，其栅极、源极和衬底均接gnd，其漏极与第五pmos管mp35的栅极、第六pmos管mp6的栅极相连。
[0031]
第二耗尽型nmos管mn2的阈值电压v
th2
为负值，约为v
th2
＝-80mv。因为其栅极源极和衬底均接gnd，则v
gs2
》vt
h2
处于恒定导通状态。通过调整第二pmos管mp2、第四pmos管mp4、第五pmos管mp5和第一耗尽型nmos管mn2的宽长比，使第二耗尽型nmos管mn2位于饱和区，饱和电流大小可表示为：
[0032][0033]
第一电流镜单元3由第一pmos管mp1、第二pmos管mp2、第三pmos管mp3、第四pmos 管mp4和第一电阻r1组成自偏置的低压共源共栅电流镜结构；其中：
[0034]
所述第一pmos管mp1，其栅极与第二pmos管mp2的栅极和第一电阻r1的另一端相连；其漏极与第三pmos管的源极相连；其源极与电源vdd相连；
[0035]
所述第二pmos管mp2，其栅极与第一pmos管mp1的栅极和第一电阻r1的另一端相连；其漏极与第四pmos管的源极相连；其源极与电源vdd相连；
[0036]
所述第三pmos管mp3，其栅极与第四pmos管mp4的栅极和第一电阻r1的一端相连；
[0037]
所述第四pmos管mp4，其栅极与第三pmos管mp3的栅极和第一电阻r1的一端相连；
[0038]
所述第一电阻r1，其一端与第三pmos管mp3的栅极、第四pmos管mp4的栅极和第一耗尽型nmos管mn1的漏极的公共端相连。
[0039]
所述第一pmos管mp1和所述第二pmos管mp2宽长比完全相等，因此流过第一pmos管 mp1和第二pmos管mp2的电流相等，即：
[0040]imp1
＝i
mp2
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
(3)
[0041]
第二电流镜单元4包括第五pmos管mp5、第六pmos管mp6；其中：
[0042]
所述第五pmos管mp5，其栅极与第六pmos管mp6的栅极和第二耗尽型nmos管mn2的漏极相连；其漏极与第五pmos管mp5的栅极、第六pmos管mp6的栅极和第二耗尽型nmos管 mn2的漏极相连；其源极与第四pmos管的漏极和第六pmos管的源极相连；
[0043]
所述第六pmos管mp6，其栅极与第五pmos管mp5的栅极、漏极和第二耗尽型nmos管mn2 的漏极相连；其漏极与第三nmos管mn3的栅极和漏极相连，并作为带隙基准电压的输出端。
[0044]
所述第五pmos管mp5和所述第六pmos管mp6宽长比完全相等，因此流过第五pmos管 mp5和第六pmos管mp6的电流相等，即：
[0045]imp5
＝i
mp6
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
(4)
[0046]
结合式(1)(2)(3)(4)，流过第六pmos管mp6的电流为：
[0047][0048]
第二电流镜单元4也可采用与第一电流镜单元3相同的电路结构，同样第一电流镜单元 3也可采用与第二电流镜单元4相同的电路结构。
[0049]
ctat电压单元5包括第三nmos管mn3；其中：所述第三nmos管mn3，其栅极、漏极和第六pmos管的mp6的漏极相连，作为带隙基准电压的输出端；其源极与接gnd。
[0050]
所述第三nmos管nm3流过的电流与第六pmos管mp6流过的电流相等，即：
[0051]imn3
＝i
mp6
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
(6)
[0052][0053]
所述第三nmos管nm3为二极管接法，处于饱和区，其电流为：
[0054][0055]
则,
[0056]
结合式(7)(8)(9),基准输出电压为：
[0057][0058]
式中，vth1和vth3均具有负温度系数，|vth1|为正温度系数，调整第一耗尽型nmos管 mn1、第二耗尽型nmos管mn2，第四nmos管mn4的宽长比即可得带隙基准电压输出。
[0059]
以上描述仅是本发明的一个具体实例，不构成对本发明的任何限制，显然对于本领域的技术人员来说，在了解了本发明内容和原理后，都可能在不背离本发明原理、结构的情况下，进行形式和细节上的各种修正和改变，但是这些基于本发明思想的修正和改变仍在本发明的权利要求保护范围之内。