提升器件可靠性的BEOL的工艺结构和方法与流程

提升器件可靠性的beol的工艺结构和方法
技术领域
1.本发明涉及半导体集成电路制造领域，特别是涉及一种提升器件可靠性的后段制程(beol)的工艺结构。本发明还涉及一种提升器件可靠性的beol的工艺方法。


背景技术：

2.随着集成电路的发展以及关键尺寸的缩小，很多新的方法被运用到器件制造中，用以改善器件性能。金属层间电迁移(em)可靠性相关关键因素之一是互连层与cu表面之间的黏附能力，良好的附着力可以抑制cu沿cu/介质界面的迁移，提高em可靠性。
3.近年来，sin薄膜和sicn薄膜即氮掺杂碳化硅(n doped sic，ndc)被广泛应用于铜互连线的封接材料中。尤其是sicn以其具有同氧化硅薄膜之间有较大的刻蚀选择比的特性，黏附性更加突出，得以更广泛的应用于55/40/28/14nm等多个节点。nand闪存(flash)工艺开发中顶层介电阻挡层一开始采用sin工艺生长，工艺在可靠性方面验证显示sin工艺的经时绝缘介质击穿(tddb)结果通过(pass)，但是em相对来说较差。后续换成sicn工艺验证em有明显提升，但是tddb结果很不理想。
4.如图1所示，是现有beol的工艺中铜层顶部的扩散阻挡层的结构示意图；现有提升器件可靠性的beol的工艺结构包括：
5.半导体器件的底层结构103，所述底层结构103包括底层铜层102和底层层间膜101，所述底层铜层102镶嵌在所述底层层间膜101中。
6.顶层铜扩散阻挡层104覆盖在所述底层结构103的顶部表面。
7.所述顶层铜扩散阻挡层104采用掺氮碳化硅薄膜或者采用氮化硅薄膜。
8.如图2所示，是图1的铜层顶部的扩散阻挡层应用于nand闪存器件时的器件结构示意图；所述底层结构103a形成于半导体衬底106上，在所述半导体衬底106上形成有所述半导体器件的feol的工艺结构以及mol的工艺结构105。所述半导体衬底106包括硅衬底。图2中，所述底层结构单独用标记103a标出。
9.所述半导体衬底106上的所述半导体器件集成nand闪存。
10.feol的工艺结构包括形成于所述半导体衬底106的表面区域中的掺杂区如源区、漏区和沟道区以及形成于所述半导体衬底106表面之上的栅极结构。
11.所述mol的工艺结构105包括了第零层层间膜107以及穿过所述第零层层间膜107的第零层金属层108。
12.图2中，所述底层结构103a中显示了两层所述底层铜层102和所述底层层间膜101，两层所述底层铜层102分布为第一铜层110和第二铜层112，第一层通孔111连接所述第一铜层110和所述第二铜层112。通常，采用双大马士革工艺同时形成所述第一层通孔111和所述第二铜层112。所述底层层间膜101包括第一层层间膜1091和第二层层间膜1092。


技术实现要素：

13.本发明所要解决的技术问题是提供一种提升器件可靠性的beol的工艺结构，能同
时改善器件的em性能和tddb性能。为此，本发明还提供一种提升器件可靠性的beol的工艺方法。
14.为解决上述技术问题，本发明提供的提升器件可靠性的beol的工艺结构包括：
15.半导体器件的底层结构，所述底层结构包括底层铜层和底层层间膜，所述底层铜层镶嵌在所述底层层间膜中。
16.顶层铜扩散阻挡层覆盖在所述底层结构的顶部表面。
17.所述顶层铜扩散阻挡层包括依次叠加的cusin薄膜、掺氮碳化硅薄膜和氮化硅薄膜；利用所述cusin薄膜和所述掺氮碳化硅薄膜提升所述顶层铜扩散阻挡层和所述底层铜层的黏附能力，从而提高器件的em性能；利用所述氮化硅薄膜改善器件的tddb性能。
18.进一步的改进是，所述cusin薄膜通过对所述底层结构的顶部表面依次进行硅烷处理和氨气处理形成。
19.所述硅烷处理使所述底层铜层的铜吸收硅形成cusi薄膜。
20.所述氨气处理使所述cusi薄膜形成为所述cusin薄膜。
21.进一步的改进是，所述硅烷处理的工艺条件包括：
22.硅烷流量为50sccm～500sccm，氦气流量为1000sccm～10000sccm，压力为1torr～3torr，温度为350℃～400℃。
23.进一步的改进是，所述氨气处理的工艺条件包括：
24.氨气流量为1000sccm～5000sccm。
25.进一步的改进是，所述cusi薄膜的厚度为
26.所述掺氮碳化硅薄膜的厚度为
27.所述氮化硅薄膜的厚度为
28.进一步的改进是，所述底层结构形成于半导体衬底上，在所述半导体衬底上形成有所述半导体器件的feol的工艺结构以及mol的工艺结构。
29.进一步的改进是，所述半导体衬底上的所述半导体器件集成nand闪存。
30.进一步的改进是，所述半导体衬底包括硅衬底。
31.为解决上述技术问题，本发明提供的提升器件可靠性的beol的工艺方法包括如下步骤：
32.步骤一、提供半导体器件的底层结构，所述底层结构包括底层铜层和底层层间膜，所述底层铜层镶嵌在所述底层层间膜中。
33.步骤二、在所述底层结构的顶部表面形成顶层铜扩散阻挡层，包括如下分步骤：
34.步骤21、在所述底层结构的顶部表面形成cusin薄膜。
35.步骤22、在所述cusin薄膜的表面形成掺氮碳化硅薄膜。
36.步骤23、在所述掺氮碳化硅薄膜表面形成氮化硅薄膜。
37.由所述cusin薄膜、所述掺氮碳化硅薄膜和所述氮化硅薄膜叠加形成所述顶层铜扩散阻挡层，利用所述cusin薄膜和所述掺氮碳化硅薄膜提升所述顶层铜扩散阻挡层和所述底层铜层的黏附能力，从而提高器件的em性能；利用所述氮化硅薄膜改善器件的tddb性能。
38.进一步的改进是，步骤21包括如下分步骤：
39.对所述底层结构的顶部表面进行硅烷处理形成cusi薄膜。
40.进行氨气处理使所述cusi薄膜形成为所述cusin薄膜。
41.进一步的改进是，所述硅烷处理的工艺条件包括：
42.硅烷流量为50sccm～500sccm，氦气流量为1000sccm～10000sccm，压力为1torr～3torr，温度为350℃～400℃。
43.进一步的改进是，所述氨气处理的工艺条件包括：
44.氨气流量为1000sccm～5000sccm。
45.进一步的改进是，所述cusi薄膜的厚度为
46.所述掺氮碳化硅薄膜的厚度为
47.所述氮化硅薄膜的厚度为
48.进一步的改进是，步骤22的温度为350℃。
49.进一步的改进是，步骤23的温度为400℃。
50.进一步的改进是，所述底层结构形成于半导体衬底上，在所述半导体衬底上形成有所述半导体器件的feol的工艺结构以及mol的工艺结构。
51.进一步的改进是，所述半导体衬底上的所述半导体器件集成nand闪存。
52.进一步的改进是，所述半导体衬底包括硅衬底。
53.和现有技术中铜层顶部的扩散阻挡层采用氮化硅薄膜或者采用掺氮碳化硅薄膜不同，本发明将覆盖在底层铜层表面的顶层铜扩散阻挡层的材料设置为cusin薄膜、掺氮碳化硅薄膜和氮化硅薄膜的叠加结构，利用cusin薄膜和底层铜层直接接触的特性，结合cusin薄膜和掺氮碳化硅薄膜提升顶层铜扩散阻挡层和底层铜层的黏附能力，从而提高器件的em性能；而氮化硅薄膜则能改善器件的tddb性能，所以，本发明能同时改善器件的em性能和tddb性能，最后能提高器件的可靠性。本发明特别适用于应用于nand闪存器件中，以改善nand闪存器件的可靠性。
附图说明
54.下面结合附图和具体实施方式对本发明作进一步详细的说明：
55.图1是现有beol的工艺中铜层顶部的扩散阻挡层的结构示意图；
56.图2是图1的铜层顶部的扩散阻挡层应用于nand闪存器件时的器件结构示意图；
57.图3是本发明实施例提升器件可靠性的beol的工艺结构的结构示意图；
58.图4是本发明实施例提升器件可靠性的beol的工艺结构应用于nand闪存器件时的器件结构示意图。
具体实施方式
59.如图3所示，是本发明实施例提升器件可靠性的beol的工艺结构的结构示意图；本发明实施例提升器件可靠性的beol的工艺结构包括：
60.半导体器件的底层结构203，所述底层结构203包括底层铜层202和底层层间膜201，所述底层铜层202镶嵌在所述底层层间膜201中。
61.顶层铜扩散阻挡层204覆盖在所述底层结构203的顶部表面。
62.所述顶层铜扩散阻挡层204包括依次叠加的cusin薄膜2041、掺氮碳化硅薄膜2042和氮化硅薄膜2043；利用所述cusin薄膜2041和所述掺氮碳化硅薄膜2042提升所述顶层铜
扩散阻挡层204和所述底层铜层202的黏附能力，从而提高器件的em性能；利用所述氮化硅薄膜2043改善器件的tddb性能。
63.本发明实施例中，所述cusin薄膜2041通过对所述底层结构203的顶部表面依次进行硅烷处理和氨气处理形成。
64.所述硅烷处理使所述底层铜层202的铜吸收硅形成cusi薄膜。
65.在一些较佳实施例中，所述硅烷处理的工艺条件包括：
66.硅烷流量为50sccm～500sccm，氦气流量为1000sccm～10000sccm，压力为1torr～3torr，温度为350℃～400℃。
67.所述氨气处理使所述cusi薄膜形成为所述cusin薄膜2041。
68.在一些较佳实施例中，所述氨气处理的工艺条件包括：
69.氨气流量为1000sccm～5000sccm。
70.在一些较佳实施例中，所述cusi薄膜的厚度为
71.所述掺氮碳化硅薄膜2042的厚度为
72.所述氮化硅薄膜2043的厚度为
73.如图4所示，是本发明实施例提升器件可靠性的beol的工艺结构应用于nand闪存器件时的器件结构示意图。
74.本发明实施例中，所述底层结构203a形成于半导体衬底206上，在所述半导体衬底206上形成有所述半导体器件的feol的工艺结构以及mol的工艺结构205。所述半导体衬底206包括硅衬底。图4中，所述底层结构单独用标记203a标出。
75.所述半导体衬底206上的所述半导体器件集成nand闪存。
76.feol的工艺结构包括形成于所述半导体衬底206的表面区域中的掺杂区如源区、漏区和沟道区以及形成于所述半导体衬底206表面之上的栅极结构。
77.所述mol的工艺结构205包括了第零层层间膜207以及穿过所述第零层层间膜207的第零层金属层208。
78.图4中，所述底层结构203a中显示了两层所述底层铜层202和所述底层层间膜201，两层所述底层铜层202分布为第一铜层210和第二铜层212，第一层通孔211连接所述第一铜层210和所述第二铜层212。通常，采用双大马士革工艺同时形成所述第一层通孔211和所述第二铜层212。所述底层层间膜201包括第一层层间膜2091和第二层层间膜2092。在其他实施例中，所述底层结构203a也能包括更多层的所述底层铜层202和所述底层层间膜201。所述底层结构203a的顶部表面为最顶层的所述底层铜层202和最顶层的所述底层层间膜201的顶部表面。本发明实施例能实现在各层铜层的顶部表面都形成所述顶层铜扩散阻挡层204，例如，在所述第一铜层210、由铜填充形成的所述第一层通孔211以及所述第二铜层212的顶部表面都能设置所述顶层铜扩散阻挡层204，也能在后续更多的铜层的顶部表面设置所述顶层铜扩散阻挡层204。其他各层铜层顶部表面的所述顶层铜扩散阻挡层204不再做详细描述。
79.和现有技术中铜层顶部的扩散阻挡层采用氮化硅薄膜2043或者采用掺氮碳化硅薄膜2042不同，本发明实施例将覆盖在底层铜层202表面的顶层铜扩散阻挡层204的材料设置为cusin薄膜2041、掺氮碳化硅薄膜2042和氮化硅薄膜2043的叠加结构，利用cusin薄膜
2041和底层铜层202直接接触的特性，结合cusin薄膜2041和掺氮碳化硅薄膜2042提升顶层铜扩散阻挡层204和底层铜层202的黏附能力，从而提高器件的em性能；而氮化硅薄膜2043则能改善器件的tddb性能，所以，本发明实施例能同时改善器件的em性能和tddb性能，最后能提高器件的可靠性。本发明实施例特别适用于应用于nand闪存器件中，以改善nand闪存器件的可靠性。
80.本发明实施例提升器件可靠性的beol的工艺方法包括如下步骤：
81.步骤一、提供半导体器件的底层结构203，所述底层结构203包括底层铜层202和底层层间膜201，所述底层铜层202镶嵌在所述底层层间膜201中。
82.步骤二、在所述底层结构203的顶部表面形成顶层铜扩散阻挡层204，包括如下分步骤：
83.步骤21、在所述底层结构203的顶部表面形成cusin薄膜2041。
84.本发明实施例方法中，步骤21包括如下分步骤：
85.对所述底层结构203的顶部表面进行硅烷处理形成cusi薄膜。
86.进行氨气处理使所述cusi薄膜形成为所述cusin薄膜2041。
87.在一些较佳实施例方法中，所述硅烷处理的工艺条件包括：
88.硅烷流量为50sccm～500sccm，氦气流量为1000sccm～10000sccm，压力为1torr～3torr，温度为350℃～400℃。
89.所述氨气处理的工艺条件包括：
90.氨气流量为1000sccm～5000sccm。
91.所述cusi薄膜的厚度为
92.步骤22、在所述cusin薄膜2041的表面形成掺氮碳化硅薄膜2042。
93.在一些较佳实施例方法中，所述掺氮碳化硅薄膜2042的厚度为
94.步骤22的温度为350℃。
95.步骤23、在所述掺氮碳化硅薄膜2042表面形成氮化硅薄膜2043。
96.由所述cusin薄膜2041、所述掺氮碳化硅薄膜2042和所述氮化硅薄膜2043叠加形成所述顶层铜扩散阻挡层204，利用所述cusin薄膜2041和所述掺氮碳化硅薄膜2042提升所述顶层铜扩散阻挡层204和所述底层铜层202的黏附能力，从而提高器件的em性能；利用所述氮化硅薄膜2043改善器件的tddb性能。
97.在一些较佳实施例方法中，所述氮化硅薄膜2043的厚度为
98.步骤23的温度为400℃。
99.所述底层结构203形成于半导体衬底206上，在所述半导体衬底206上形成有所述半导体器件的feol的工艺结构以及mol的工艺结构205。
100.所述半导体衬底206上的所述半导体器件集成nand闪存。
101.所述半导体衬底206包括硅衬底。
102.以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。