阵列基板及其制备方法、显示装置与流程

1.本技术涉及显示技术领域，特别是涉及一种阵列基板及其制备方法、显示装置。


背景技术：

2.氧化物薄膜晶体管（oxide thin-film transistor，简称氧化物tft）为采用氧化物半导体作为有源层或沟道的薄膜晶体管。由于氧化物半导体的电子迁移率较高、大面积均匀性较好、制备工艺温度较低等，其理论导电性较好，故氧化物tft器件适合用于对充放电控制要求苛刻的高分辨率、高刷新率的大尺寸显示装置中。
3.氧化物tft通常为四端器件，包括底栅、顶栅、源极、漏极四个端子，常规像素电路设计中，每个氧化物tft的底栅均连接顶栅或者源极，导致每个氧化物tft需要多设计一个过孔，占用空间较大，影响产品的开口率。


技术实现要素：

4.本技术的目的旨在提供一种阵列基板及其制备方法、显示装置，其可以减少过孔的数量，节省像素电路的布局空间，提高产品的开口率。
5.第一方面，本技术实施例提出了一种阵列基板，包括衬底基板及位于衬底基板上阵列分布的多个子像素，子像素包括m个氧化物薄膜晶体管，每个氧化物薄膜晶体管包括层叠设置的调制电极、栅极、源极和漏极，其中，m个氧化物薄膜晶体管的调制电极相互电连接为调制层，且调制层通过n个第一过孔与栅极电连接，其中，m、n均为整数，且n《m。
6.在一种可能的实施方式中，阵列基板还包括沿行方向延伸的第一稳压信号线，沿行方向排布的多个子像素的n个第一过孔沿行方向对齐分布，并与第一稳压信号线电连接。
7.在一种可能的实施方式中，阵列基板还包括沿列方向延伸的第二稳压信号线，沿列方向排布的多个子像素的第一过孔沿列方向对齐分布，并与第二稳压信号线电连接。
8.在一种可能的实施方式中，第一稳压信号线和第二稳压信号线为初始化电压信号线、参考电压信号线和低电平电压信号线中的任一者。
9.在一种可能的实施方式中，阵列基板还包括依次形成于衬底基板上的调制层、缓冲层、半导体层、栅绝缘层、栅极层、钝化层及源漏极层；调制电极位于调制层，第一稳压信号线和第二稳压信号线位于栅极层，第一过孔贯穿缓冲层、栅绝缘层。
10.在一种可能的实施方式中，半导体层包括第一导体化区、沟道区以及第二导体化区，沟道区位于第一导体化区与第二导体化区之间；第一导体化区通过形成于钝化层的第二过孔与源极电性连接，第二导体化区通过形成于钝化层的第三过孔与漏极电性连接，调制层在衬底基板上的正投影至少覆盖沟道区在衬底基板上的正投影。
11.第二方面，本技术实施例提出了一种如前所述的阵列基板的制备方法，包括：在衬底基板上形成阵列分布的多个子像素，子像素包括m个氧化物薄膜晶体管，每个氧化物薄膜晶体管包括层叠设置的调制电极、栅极、源极和漏极；其中，m个氧化物薄膜晶体管的调制电极相互电连接为调制层，且调制层通过n个第一过孔与栅极电连接，其中，m、n均为整数，且n
《m。
12.在一种可能的实施方式中，在衬底基板上形成阵列分布的多个子像素包括：在衬底基板上沉积调制层，刻蚀形成相互连接的多个调制电极；在调制层上形成图案化的缓冲层，缓冲层包括刻蚀形成的与调制电极和栅极对应的第一过孔，其中，沿行方向排布的多个子像素的n个第一过孔沿行方向对齐分布，沿列方向排布的多个子像素的第一过孔沿列方向对齐分布；在缓冲层上沉积形成半导体层，半导体层包括沟道区及经导体化处理形成的第一导体化区和第二导体化区，沟道区位于第一导体化区与第二导体化区之间；在沟道区上沉积形成栅绝缘层，栅绝缘层包括刻蚀形成的与缓冲层的第一过孔对应的第一过孔；在栅绝缘层上沉积形成栅极层，栅极层包括刻蚀形成的栅极，调制层通过对应的第一过孔与栅极电连接；在栅极层、第一导体化区、第二导体化区和缓冲层上沉积形成钝化层，钝化层包括刻蚀形成的与源极对应的第二过孔及与漏极对应的第三过孔；在钝化层沉积形成源漏极层，源漏极层包括刻蚀形成的间隔分布的源极和漏极，且第一导体化区通过第二过孔与源极电性连接，第二导体化区通过第三过孔与漏极电性连接。
13.在一种可能的实施方式中，栅极层还包括沿行方向延伸的第一稳压信号线和沿列方向延伸的第二稳压信号线，其中，第一稳压信号线与沿行方向排布的多个子像素的n个第一过孔电连接，第二稳压信号线与沿列方向排布的多个子像素的第一过孔电连接。
14.第三方面，本技术实施例提出了一种显示装置，包括：如前所述的阵列基板。
15.根据本技术实施例提供的阵列基板及其制备方法、显示装置，通过将多个氧化物薄膜晶体管的调制电极相互电连接为调制层，并通过少于氧化物薄膜晶体管数量的第一过孔与栅极或者源极电连接，与相关技术相比，可以减小第一过孔的数量，节省像素电路的布局空间，提高产品的开口率。
附图说明
16.下面将参考附图来描述本技术示例性实施例的特征、优点和技术效果。在附图中，相同的部件使用相同的附图标记。附图并未按照实际的比例绘制，仅用于示意相对位置关系，某些部位的层厚采用了夸大的绘图方式以便于理解，附图中的层厚并不代表实际层厚的比例关系。
17.图1示出本技术第一实施例提供的阵列基板的结构示意图；图2示出相关技术中每个子像素的放大结构示意图；图3示出图1中每个子像素的放大结构示意图图4示出图3沿方向b-b的剖面图；图5示出本技术第二实施例提供的阵列基板的结构示意图；图6示出图5中每个子像素的放大结构示意图；图7示出本技术实施例提供的显示装置的结构示意图。
18.附图标记说明：1、阵列基板；10、衬底基板；11、调制层；g0、调制电极；12、缓冲层；13、半导体层；130、沟道区；131、第一导体化区；132、第二导体化区；14、栅绝缘层；15、栅极层；g1、栅极；v1、第一稳压信号线；v2、第二稳压信号线；16、钝化层；17、源漏极层；h1、第一过孔；h2、第二过孔；h3、第三
过孔；s、源极；d、漏极；17、金属搭接层；18、平坦化层；19、电极层；20、像素限定层；21、发光结构；22、阴极层；23、封装层。
具体实施方式
19.下面将详细描述本技术的各个方面的特征和示例性实施例。在下面的详细描述中，提出了许多具体细节，以便提供对本技术的全面理解。但是，对于本领域技术人员来说很明显的是，本技术可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本技术的示例来提供对本技术的更好的理解。在附图和下面的描述中，至少部分的公知结构和技术没有被示出，以便避免对本技术造成不必要的模糊；并且，为了清晰，可能夸大了区域结构的尺寸。此外，下文中所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。
20.本技术的目的旨在提供一种阵列基板及其制备方法、显示面板，其可以减少过孔的数量，节省像素电路的布局空间，提高产品的开口率。下面结合附图对各实施例进行详细描述。
21.第一实施例图1示出本技术第一实施例提供的阵列基板的结构示意图；图2示出相关技术中每个子像素的放大结构示意图；图3示出图1中每个子像素的放大结构示意图。
22.如图1至图3所示，本技术第一实施例提供的阵列基板，包括衬底基板10及位于衬底基板10上阵列分布的多个子像素px，子像素px包括m个氧化物薄膜晶体管，每个氧化物tft包括层叠设置的调制电极g0、栅极g1、源极s和漏极dr，其中，m个氧化物tft的调制电极g0相互电连接为调制层11，且调制层11通过n个第一过孔h1与栅极g1电连接，其中，m、n均为整数，且n《m。
23.氧化物薄膜晶体管（oxide thin-film transistor，简称氧化物tft），其采用氧化物半导体作为有源层或者沟道，由于氧化物半导体的电子迁移率较高、大面积均匀性较好、制备工艺温度较低等，其理论导电性较好，故氧化物tft器件适合用于对充放电控制要求苛刻的高分辨率、高刷新率的大尺寸显示装置中。
24.可选地，衬底基板10为玻璃基板等绝缘基板。阵列基板包括形成于衬底基板10上的像素电路，像素电路是驱动子像素px发光的电路结构，一般包括驱动薄膜晶体管、开关薄膜晶体管和电容cst。电容可以暂时储存电压，驱动薄膜晶体管用于将储存的电压转换为电流，开关薄膜晶体管用于控制驱动薄膜晶体管的开启和关闭。
25.如图2所示，像素电路可以为例如“6t1c”，即6个氧化物tft和1个存储电容。以“6t1c”像素电路为例，相关技术中每个氧化物tft的调制电极g0通过过孔与对应的栅极g1电连接，导致每个子像素px需要6个过孔，图2中标记的序号
①
、
②
、
③
、
④
、
⑤
、
⑥
为6个过孔，占用空间较大，影响产品的开口率。
26.如图3所示，本技术实施例中，6个氧化物tft的调制电极g0相互电连接为调制层11，调制层11可以通过2个第一过孔h1与栅极g1或者源极s电连接，从而可以调整氧化物tft的阈值电压。与相关技术相比，每个子像素px减少了4个第一过孔h1，从而可以极大地节省过孔的占用空间，压缩像素电路的布局空间，从而有利于提高产品的开口率。
27.当然，在其他实施例中，6个氧化物tft的调制电极g0相互电连接为调制层11后，调
制层11可以通过1个、3个、4个或者5个第一过孔h1与栅极g1或者源极s电连接，只要第一过孔h1的数量少于氧化物tft的数量即可，均可以压缩像素电路的布局空间，提高产品的开口率。
28.另外，“6t1c”的像素电路中还可以包括至少一个单栅tft，其采用非晶硅（a-si）作为有源层或者沟道，且不包括调制电极g0，其余tft均为氧化物tft。
29.需要说明的是，本技术中的像素电路，不限于图2所示的“6t1c”，还可以为“2t1c”、“3t1c”、“5t2c”、“7t1c”、“7t2c”和“9t1c”中的任一种。其中，“2t1c”指像素电路包括2个薄膜晶体管和1个存储电容，其它“3t1c”、“5t2c”、“7t1c”、“7t2c”和“9t1c”等依此类推，不再赘述。
30.根据本技术实施例提供的阵列基板，通过将多个氧化物tft的调制电极g0相互电连接为调制层11，并通过少于氧化物tft数量的第一过孔h1与栅极g1或者源极s电连接，与相关技术相比，可以减小第一过孔h1的数量，节省像素电路的布局空间，提高产品的开口率。
31.图4示出图3沿方向b-b的剖面图。
32.如图4所示，阵列基板包括依次形成于衬底基板10上的调制层11、缓冲层12、半导体层13、栅绝缘层14和栅极层15。调制电极g0位于调制层11，第一过孔h1贯穿缓冲层12和栅绝缘层14。
33.调制层11通过贯穿缓冲层12和栅绝缘层14的第一过孔h1与栅极层15的栅极g1电连接。氧化物tft采用顶栅自对准工艺制备而成。其中，栅极层15包括多个栅极g1，可以采用诸如钼（mo）、铌（nb）、钨（w）、铝（al）、铬（cr）、铜（cu）和银（ag）中的任一种金属或者至少两种金属的合金形成。调制层11的材质可以与栅极层15一致，不再赘述。
34.栅绝缘层14覆盖半导体层13，可以避免在其上方制备图案化的金属层（例如栅极）时影响半导体层13，提高氧化物tft器件的稳定性和可靠性。栅绝缘层14可以采用例如氧化硅（siox）或者氮化硅（sinx）形成。栅绝缘层14还可以通过层压氧化硅和氮化硅形成。另外，栅绝缘层14还可以通过使用氧化铝或氧化钽形成。
35.在一些实施例中，半导体层13包括第一导体化区131、沟道区130以及第二导体化区132，沟道区130位于第一导体化区131与第二导体化区132之间；第一导体化区131通过形成于钝化层16的第二过孔h2与源极s电性连接，第二导体化区132通过形成于钝化层16的第三过孔h3与漏极dr电性连接；调制层11在衬底基板10上的正投影覆盖沟道区130在衬底基板10上的正投影。
36.半导体层13的材质可以为igzo、in-zn-o、in-ga-o或者 in-si-o。其中，igzo为铟（in）、镓（ga）、锌（zn）和氧（o）的化合物，in-zn-o为铟（in）、锌（zn）和氧（o）的化合物，in-ga-o为铟（in）、镓（ga）和氧（o）的化合物，in-si-o为铟（in）、硅（si）和氧（o）的化合物。氧化物半导体可以采用磁控溅射的方法制作，并通过光刻方法进行图形化处理形成。
37.由于在导通状态下氧化物tft的源极s和漏极dr与沟道区130的导电需要穿过半导体层13本身，为了降低半导体层13的阻抗以保证其导电，需要对第一导体化区131和第二导体化区132进行导体化处理，处理方法可以为例如但不限于氢扩散、退火晶化、离子注入（b、f、he、p等）、等离子体处理等。
38.另外，由于氧化物tft对短波光非常敏感，半导体层13与透明的衬底基板10较近，
很容易受到外界光源或者环境光的照射，而氧化物半导体层13的光照稳定性较差。为此，本实施例中，在衬底基板10上沉积一层调制层11，且调制层11在衬底基板10上的正投影至少覆盖沟道区130在衬底基板10上的正投影，可以避免光照对氧化物tft的影响。
39.在一些实施例中，如图4所示，阵列基板1还包括依次形成于栅极层15上的钝化层16、源漏极层17、平坦化层18及电极层（图中未示出），电极层包括多个电极。电极至少覆盖氧化物tft，可以减少出光侧的光线对氧化物tft造成光生载流子的影响。另外，在氧化物tft采用igzo作为半导体层时，电极层的设置可以阻挡后段制程（如封装）的氢扩散，提高氧化物tft的可靠性。
40.当阵列基板应用于有机电致发光二极管（oled）显示面板时，电极层的多个电极为发光元件的阳极，平坦化层可以采用有机材料制备，利用有机材料的流平性为阳极提供平坦的界面。
41.需要说明的是，本实施例中的氧化物tft可以用作开关晶体管或者驱动晶体管。阵列基板上还可以包括其他元件例如扫描线、数据线等等，且这些元件可以与氧化物tft按照相关技术中的连接关系进行连接或者按照相关技术中的位置关系进行布置，不再赘述。
42.下面详细描述本技术第一实施例提供的阵列基板的制备方法。
43.阵列基板的制备方法包括：在衬底基板10上形成阵列分布的多个子像素px，子像素px包括m个氧化物tft，每个氧化物tft包括层叠设置的调制电极g0、栅极g1、源极s和漏极dr；其中，m个氧化物tft的调制电极g0相互电连接为调制层11，且调制层11通过n个第一过孔h1与栅极g1电连接，其中，m、n均为整数，且n《m。
44.进一步地，在衬底基板10上形成阵列分布的多个子像素px包括如下步骤s1~s7。
45.步骤s1：在衬底基板10上沉积调制层11，刻蚀形成相互连接的多个调制电极g0；步骤s2：在调制层11上形成图案化的缓冲层12，缓冲层12包括刻蚀形成的与调制电极g0和栅极g1对应的第一过孔h1，其中，沿行方向x排布的多个子像素的n个第一过孔h1沿行方向x对齐，沿列方向y排布的多个子像素的第一过孔h1沿列方向y对齐；步骤s3：在缓冲层12上沉积形成半导体层13，半导体层13包括沟道区130及经导体化处理形成的第一导体化区131和第二导体化区132，沟道区130位于第一导体化区131与第二导体化区132之间；其中，调制层11在衬底基板10上的正投影至少覆盖沟道区130在衬底基板10上的正投影；步骤s4：在沟道区130上沉积形成栅绝缘层14，栅绝缘层14包括刻蚀形成的与缓冲层12的第一过孔h1对应的第一过孔h1；步骤s5：在栅绝缘层14上沉积形成栅极层15，栅极层15包括刻蚀形成的栅极g1，调制层11通过对应的第一过孔h1与栅极g1电连接；步骤s6：在栅极层15、第一导体化区131、第二导体化区132和缓冲层12上沉积形成钝化层16，钝化层16包括刻蚀形成的与源极s对应的第二过孔h2及与漏极dr对应的第三过孔h3；步骤s7：在钝化层16沉积形成源漏极层17，源漏极层17包括刻蚀形成间隔分布的源极s和漏极dr；且第一导体化区131通过第二过孔h2与源极s电性连接，第二导体化区132通过第三过孔h3与漏极dr电性连接。
46.需要说明的是，本技术中，图案化工艺可以包括光刻工艺，或者包括光刻工艺以及
刻蚀步骤，同时还可以包括打印、喷墨等其他用于形成预定图形的工艺；光刻工艺，是指包括成膜、曝光、显影等工艺过程的利用光刻胶、掩模板、曝光机等工艺，可以根据本技术中所形成的结构选择相应的图案化工艺。
47.根据本技术实施例提供的阵列基板的制备方法，通过将多个氧化物tft的调制电极g0相互电连接为调制层11，并通过少于氧化物tft数量的第一过孔h1与栅极g1或者源极s电连接，与相关技术相比，可以减小第一过孔h1的数量，节省像素电路的布局空间，提高产品的开口率。
48.第二实施例图5示出本技术第二实施例提供的阵列基板的结构示意图；图6示出图5中每个子像素的放大结构示意图。
49.如图5和图6所示，本技术第二实施例提供的阵列基板与第一实施例提供的阵列基板结构类似，不同之处在于，阵列基板的栅极层15 还设置有与第一过孔h1电连接的稳压信号线，可以有效减少显示面板内的整面阻抗，进一步提高各区域调制层11的电压均一性，实现更加准确的阈值电压调制。
50.具体来说，在一些实施例中，阵列基板包括沿行方向x延伸的第一稳压信号线v1，沿行方向x排布的多个子像素px的n个第一过孔h1沿行方向x对齐分布，并与第一稳压信号线v1电连接。
51.如图5所示，沿行方向x排布的多个子像素px的n个第一过孔h1沿行方向x对齐分布，n个第一过孔h1如此规律的排布，可以有效减少显示面板内的整面阻抗，提高各区域调制层11的电压均一性，实现准确的阈值电压调制。另外，n个第一过孔h1与沿行方向x延伸的第一稳压信号线v1电连接，可以稳定氧化物tft的阈值电压，确保氧化物tft的性能稳定。
52.在一个示例中，第一稳压信号线v1为初始化电压信号线vint、参考电压信号线vref和低电平电压信号线vss中的任一者。
53.在一些实施例中，阵列基板还包括沿列方向y延伸的第二稳压信号线v2，沿列方向y排布的多个子像素px的第一过孔h1沿列方向y对齐分布，并与第二稳压信号线v2电连接。
54.如图5所示，沿列方向y排布的多个子像素px的第一过孔h1沿列方向y对齐分布，并与沿列方向y延伸的第二稳压信号线v2电连接。在一个示例中，第二稳压信号线v2为初始化电压信号线vint、参考电压信号线vref和低电平电压信号线vss中的任一者。进一步地，第一稳压信号线v1和第二稳压信号线v2的类型相同，即第一稳压信号线v1和第二稳压信号线v2可以均为初始化电压信号线vint，也可以均为参考电压信号线vref，还可以均为低电平电压信号线vss中的任一者。
55.由此，第一稳压信号线v1和第二稳压信号线v2相互交叉形成网状的稳压信号线，可以进一步有效减少显示面板内的整面阻抗，进一步提高各区域调制层11的电压均一性，实现更加准确的阈值电压调制。
56.进一步地，阵列基板包括依次形成于衬底基板10上的调制层11、缓冲层12、半导体层13、栅绝缘层14、栅极层15、钝化层16及源漏极层17。其中，调制电极g0位于调制层11，第一稳压信号线v1和第二稳压信号线v2位于栅极层15，第一过孔h1贯穿缓冲层12和栅绝缘层14。
57.在一些实施例中，阵列基板1还包括依次形成于钝化层16上的源漏极层17、平坦化
层18及电极层（图中未示出），电极层包括多个电极。电极至少覆盖氧化物tft，可以减少出光侧的光线对氧化物tft造成光生载流子的影响。另外，在氧化物tft采用igzo作为半导体层时，电极层的设置可以阻挡后段制程（如封装）的氢扩散，提高氧化物tft的可靠性。
58.下面详细描述本技术第二实施例提供的阵列基板的制备方法。
59.阵列基板的制备方法包括：在衬底基板10上形成阵列分布的多个子像素px，子像素px包括m个氧化物tft，每个氧化物tft包括层叠设置的调制电极g0、栅极g1、源极s和漏极dr；其中，m个氧化物tft的调制电极g0相互电连接为调制层11，且调制层11通过n个第一过孔h1与栅极g1电连接，其中，m、n均为整数，且n《m。
60.进一步地，在衬底基板10上形成阵列分布的多个子像素px包括如下步骤s1~s7。
61.步骤s1：在衬底基板10上沉积调制层11，刻蚀形成相互连接的多个调制电极g0；步骤s2：在调制层11上形成图案化的缓冲层12，缓冲层12包括刻蚀形成的与调制电极g0和栅极g1对应的第一过孔h1，其中，沿行方向x排布的多个子像素的n个第一过孔h1沿行方向x对齐，沿列方向y排布的多个子像素的第一过孔h1沿列方向y对齐；步骤s3：在缓冲层12上沉积形成半导体层13，半导体层13包括沟道区130及经导体化处理形成的第一导体化区131和第二导体化区132，沟道区130位于第一导体化区131与第二导体化区132之间；其中，调制层在衬底基板上的正投影至少覆盖沟道区在衬底基板上的正投影步骤s4：在沟道区130上沉积形成栅绝缘层14，栅绝缘层14包括刻蚀形成的与缓冲层12的第一过孔h1对应的第一过孔h1；步骤s5：在栅绝缘层14上沉积形成栅极层15，栅极层15包括刻蚀形成的栅极g1、沿行方向x延伸的第一稳压信号线v1和沿列方向y延伸的第二稳压信号线v2，其中，第一稳压信号线v1与沿行方向x排布的多个子像素px的n个第一过孔h1电连接，第二稳压信号线v2与沿列方向y排布的多个子像素px的第一过孔h1电连接；步骤s6：在栅极层15、第一导体化区131、第二导体化区132和缓冲层12上沉积形成钝化层16，钝化层16包括刻蚀形成的与栅极g1对应的第一过孔h1、与源极s对应的第二过孔h2及与漏极dr对应的第三过孔h3；步骤s7：在钝化层16沉积形成源漏极层17，源漏极层17包括刻蚀形成间隔分布的源极s和漏极dr；第一导体化区131通过第二过孔h2与源极s电性连接，第二导体化区132通过第三过孔h3与漏极dr电性连接。
62.图7示出本技术实施例提供的显示装置的结构示意图。
63.如图7所示，本技术实施例还提供了一种显示装置，包括如前所述的任一种阵列基板。该显示装置例如可以实现为液晶显示装置、有机电致发光二极管（oled）显示面板、电子书、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
64.在一个示例中，如图7所示，该显示装置为oled显示面板，包括阵列基板1及位于阵列基板1上的像素限定层20、发光层21、阴极层22和封装层23。
65.像素限定层20包括多个像素开口，发光层21包括阵列分布的多个发光元件，每个发光元件与的像素限定层20的像素开口对应，像素开口暴露电极层19的阳极。发光元件包括位于阳极上的发光结构，阴极22位于发光结构上。
66.封装层23位于阴极层22背离阵列基板1的一侧。封装层23包括依次层叠设置的第一无机层、有机层和第二无机层。无机材料既具有良好的透光性能，又具有很好的水氧阻挡性能。有机层为图案化的有机层，其具有较高的弹性，有机层夹设于第一无机层和第二无机层之间，既可以抑制无机薄膜开裂，释放无机物之间的应力，还可以在提高整个封装层23的柔韧性，从而实现可靠的柔性封装。
67.在另一个示例中，该显示装置还可以为micro/mini-led显示器，包括位于阵列基板上的发光层和盖板。其中，发光层包括阵列分布的多个发光元件，发光元件可以为微发光二极管（micro-led）和亚毫米发光二极管（mini-led）中的任一者。
68.在另一个示例中，该显示装置还可以为液晶显示器，包括液晶显示面板和设置于液晶显示面板的背光侧的背光模组，背光模组用于向液晶显示面板提供光源。液晶显示面板包括相对设置的阵列基板、彩膜基板以及位于阵列基板与彩膜基板之间的液晶层。
69.应当容易地理解，应当按照最宽的方式解释本技术中的“在
……
上”、“在
……
以上”和“在
……
之上”，以使得“在
……
上”不仅意味着“直接处于某物上”，还包括“在某物上”且其间具有中间特征或层的含义，并且“在
……
以上”或者“在
……
之上”不仅包括“在某物以上”或“之上”的含义，还可以包括“在某物以上”或“之上”且其间没有中间特征或层（即，直接处于某物上）的含义。
70.文中使用的术语“衬底基板”是指在其上添加后续材料层的材料。衬底基板本身可以被图案化。添加到衬底基板顶上的材料可以被图案化，或者可以保持不被图案化。此外，衬底基板可以包括宽范围内的一系列材料，例如，硅、锗、砷化镓、磷化铟等。替代地，衬底基板可以由非导电材料（例如，玻璃、塑料或者蓝宝石晶圆等）制成。
71.文中使用的术语“层”可以指包括具有一定厚度的区域的材料部分。层可以在整个的下层结构或上覆结构之上延伸，或者可以具有比下层或上覆结构的范围小的范围。此外，层可以是匀质或者非匀质的连续结构的一个区域，其厚度小于该连续结构的厚度。例如，层可以位于所述连续结构的顶表面和底表面之间或者所述顶表面和底表面处的任何成对的横向平面之间。层可以横向延伸、垂直延伸和/或沿锥形表面延伸。衬底基板可以是层，可以在其中包括一个或多个层，和/或可以具有位于其上、其以上和/或其以下的一个或多个层。层可以包括多个层。例如，互连层可以包括一个或多个导体和接触层（在其内形成触点、互连线和/或过孔）以及一个或多个电介质层。
72.最后应说明的是：以上各实施例仅用以说明本技术的技术方案，而非对其限制；尽管参照前述各实施例对本技术进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本技术各实施例技术方案的范围。