基于RLGC电路模型的衰减可调电路及芯片的制作方法

基于rlgc电路模型的衰减可调电路及芯片
技术领域
1.本技术实施例涉及电子技术领域，尤其涉及一种基于rlgc电路模型的衰减可调电路及芯片。


背景技术：

2.串行器/解串器(serializer/deserializer，简称serdes)是一种具有高速传输功能的接口器件，在发送端通过串行器将低速并行信号转换为高速串行信号，然后通过传输媒介(例如光缆或铜线等)将该串行信号传输至接收端，在接收端通过解串器将高速串行信号再转换为低速并行信号。
3.上述串行信号的传输媒介称为serdes信道，目前，对serdes进行测试的过程中，采用归一环回绕线板模拟serdes信道，以测试serdes的性能。
4.然而，对于多种相同类型的待测单板，每种待测单板中包括多个serdes，对于相同位置的serdes，各种待测单板的serdes信道的长度可能不同，不同的serdes信道使得信号的衰减程度可能不同，上述采用归一环回绕线板对serdes信道进行模拟，该归一环回绕线板对serdes信道的衰减模拟是固定的，因此，该归一环回绕线板不能适用于各种待测单板的serdes信道的最大施加应力要求，采用归一环回绕线板对serdes信道进行模拟，其适用性较差。


技术实现要素：

5.本技术实施例提供一种基于rlgc电路模型的衰减可调电路及芯片，能够满足不同的衰减需求，具有较好的适用性。
6.为达到上述目的，本技术实施例采用如下技术方案：
7.第一方面，本技术实施例提供一种基于rlgc电路模型的衰减可调电路，包括：开关电容阵列电路、第一阻抗电路以及第二阻抗电路。其中，第一阻抗电路的输入端耦合至衰减可调电路的输入端，第一阻抗电路的输出端连接第二阻抗电路的输入端，第二阻抗电路的输出端耦合至衰减可调电路的输出端，第一阻抗电路的输出端和第二阻抗电路的输入端分别连接开关电容阵列电路的第一端，开关电容阵列电路的第二端接地。其中，第一阻抗电路和第二阻抗电路包括电感元件和电阻元件，开关电容阵列电路包括电容元件和开关元件。在该衰减可调电路中，开关电容阵列电路，用于在第一衰减范围内调节衰减可调电路的衰减值。
8.本技术实施例提供的基于rlgc电路模型的衰减可调电路，通过控制衰减可调电路的开关电容阵列，可以实现对该电路的衰减值的调节，由于该衰减可调电路的衰减值可以在第一衰减范围内进行调节，因此，在实际应用中可以根据对衰减值的需求调节衰减可调电路，使其衰减值达到预期的值，具有较好的适用性。
9.进一步的，由于本技术实施例提供的基于rlgc电路模型的衰减可调电路可以用于对不同衰减范围的serdes信道进行模拟，因此无需针对每一种serdes信道分别设计或开发
一种测试工具板，能够极大地节约成本。
10.一种可能的实现方式中，上述开关电容阵列电路，具体用于通过调节衰减可调电路的电容值和电导值，在第一衰减范围内调节衰减可调电路的衰减值。
11.可以理解的是，在rlgc电路模型中，可以通过调节电路中的各个参数，例如电阻值、电感值、电导值或电容值中的至少一项来调节电路的衰减值，在本技术实施例提供的基于rlgc电路模型的衰减可调电路中，通过调整衰减可调电路中的电容值和电导值来调节衰减可调电路的衰减值。
12.一种可能的实现方式中，开关电容阵列电路由n个电容元件以及n个开关元件形成的n个开关电容模块并联组成，第i个开关电容模块的第一端耦合至开关电容阵列电路的第一端，第i个开关电容模块的第二端耦合至开关电容阵列电路的第二端；n为大于或等于2的正整数，i为1，2，
……
，n中的任意一个值。其中，n个电容元件中的第i个电容元件与n个开关元件中的第i个开关元件串联形成开关电容阵列电路的第i个开关电容模块。该n个开关元件，用于控制n个电容元件中的一个或多个电容元件接入或者不接入衰减调节电路，以调节衰减可调电路的电容值和电导值。
13.一种可能的实现方式中，上述n个开关元件为n个晶体管；n个晶体管中的第i个晶体管的漏极连接第i个电容元件的第一端，第i个晶体管的源极耦合至第i个开关电容模块的第二端，第i个晶体管的栅极连接信号控制器，第i个电容的第二端耦合至开关电容模块的第一端。
14.一种可能的实现方式中，上述第一阻抗电路包括第一电阻元件和第一电感元件，第一电阻元件和第一电感元件并联。其中，第一电阻元件的第一端和第一电感元件的第一端耦合至第一阻抗电路的输入端，第一电阻元件的第二端和第一电感元件的第二端耦合至第一阻抗电路的输出端。
15.一种可能的实现方式中，第二阻抗电路包括第二电阻元件和第二电感元件，第二电阻元件和第二电感元件并联。其中，第二电阻元件的第一端和第二电感元件的第一端耦合至第二阻抗电路的输入端，第二电阻元件的第二端和第二电感元件的第二端耦合至第二阻抗电路的输出端。
16.本技术实施例中，通过信号控制器控制n个晶体管导通或者截止，使得n个电容接入电路，或者不接入电路，通过控制接入电路的电容数量，从而在第一衰减范围内对衰减可调电路的衰减值进行调节。具体的，该衰减可调电路可以等效为一个二端口网络，计算二端口网络的s参数矩阵，根据s参数矩阵与电路的插入损耗之间的计算关系，得到衰减可调电路的插入损耗，该插入损耗即为衰减可调电路的衰减值。
17.一种可能的实现方式中，本技术实施例提供的基于rlgc电路模型的衰减可调电路还包括第一衰减调节电路，该第一衰减调节电路的输入端耦合至衰减可调电路的输入端，第一衰减调节电路的输出端耦合至衰减可调电路的输出端，第一衰减调节电路包括电感元件和开关元件。第一衰减调节电路和开关电容阵列电路，用于在第二衰减范围内调节衰减可调电路的衰减值；其中，第一衰减调节电路，用于调节衰减可调电路的电感值和电阻值，开关电容阵列电路，用于调节衰减可调电路的电容值和电导值。
18.一种可能的实现方式中，上述第一衰减调节电路包括第三电感元件、第一开关元件和第二开关元件，其中，第一开关元件、第三电感元件和第二开关元件依次串联。第一开
关元件和第二开关元件，用于控制第三电感元件接入衰减可调电路或者不接入衰减可调电路，以调节该衰减可调电路的电感值和电阻值。
19.一种可能的实现方式中，上述开关元件为晶体管，且第一开关元件为第一晶体管，第二开关元件为第二晶体管。其中，第一晶体管的漏极耦合至第一衰减调节电路的输入端，第一晶体管的源极连接第三电感元件的第一端，第二晶体管的源极连接第三电感元件的第二端，第二晶体管的漏极耦合至第一衰减调节电路的输出端；第一晶体管的栅极和第二晶体管的栅极连接信号控制器。
20.上述第一晶体管和第二晶体管是参数相同的n沟道的mos晶体管。
21.本技术实施例中，在第一晶体管和第二晶体管导通的情况下，通过信号控制器控制n个晶体管导通或者截止，使得n个电容接入电路，或者不接入电路，通过控制接入电路的电容数量，从而在第二衰减范围内对衰减可调电路的衰减值进行调节。具体的，该衰减可调电路可以等效为一个二端口网络，计算二端口网络的s参数矩阵，根据s参数矩阵与电路的插入损耗之间的计算关系，得到衰减可调电路的插入损耗，该插入损耗即为衰减可调电路的衰减值。
22.一种可能的实现方式中，第一衰减调节电路还包括第三晶体管和第四晶体管；其中，第三晶体管的漏极连接第一晶体管的源极，第四晶体管的漏极连接第二晶体管的源极，第三晶体管的源极和第四晶体管的源极均接地，第三晶体管的栅极和第四晶体管的栅极均连接信号控制器。通过信号控制器向第三晶体管的栅极输入的电平与向第一晶体管的栅极输入的电平相反，通过信号控制器向第四晶体管的栅极输入的电平与向第二晶体管的栅极输入的电平相反。第三晶体管和第四晶体管，用于在第一衰减调节电路不接入衰减可调电路的情况下，将第一衰减调节电路的交流电压导地。
23.本技术实施例中，当信号控制器通过其输出端向第一衰减调节电路输入的电平为低电平，即第一衰减调节电路处于非工作态时，第一晶体管和第二晶体管有交流电压(此时，第一晶体管和第二晶体管相当于大的电容)，此时，由于第三晶体管和第四晶体管的栅极输入的是高电平，因此，该第三晶体管和第四晶体管可以将交流电压导地，从而使得第一衰减调节电路的输出端不输出信号，能够使得第一衰减调节电路不干扰电路的其他部分的输出信号。综上，第三晶体管和第四晶体管的作用是提升第一衰减调节电路的隔离度。
24.一种可能的实现方式中，本技术实施例提供的基于rlgc电路模型的衰减可调电路还包括第二衰减调节电路，该第二衰减调节电路的输入端耦合至衰减可调电路的输入端，第二衰减调节电路的输出端耦合至衰减可调电路的输出端，第二衰减调节电路包括电感元件、电容元件以及开关元件。第二衰减调节电路和开关电容阵列电路，用于在第三衰减范围内调节衰减可调电路的衰减值；其中，第二衰减调节电路，用于调节衰减可调电路的电感值和电阻值，或者调节衰减可调电路的电感值、电阻值、电容值以及电导值；开关电容阵列电路，用于调节衰减可调电路的电容值和电导值。
25.一种可能的实现方式中，上述第二衰减调节电路包括第四电感元件、第三开关元件、第四开关元件、第一开关电容模块以及第二开关电容模块。其中，第三开关元件的第一端耦合至衰减可调电路的输入端，第三开关元件的第二端连接第四电感元件的第一端和第一开关电容模块的第一端，第一开关电容模块的第二端接地；第四开关元件的第一端耦合至衰减可调电路的输出端，第四开关元件的第二端连接第四电感元件的第二端和第二开关
电容模块的第一端，第二开关电容模块的第二端接地。第三开关元件和第四开关元件，用于控制第四电感元件接入衰减可调电路或者不接入衰减可调电路，以调节衰减可调电路的电感值和电阻值。
26.一种可能的实现方式中，上述第一开关电容模块由第一电容元件和第五开关元件串联形成，第二开关电容模块由第二电容元件和第六开关元件串联形成。其中，第五开关元件，用于控制第一电容元件接入或者不接入衰减调节电路，以调节衰减可调电路的电容值和电导值；第六开关元件，用于控制第二电容元件接入或者不接入衰减调节电路，以调节衰减可调电路的电容值和电导值。
27.一种可能的实现方式中，上述第五开关元件和第六开关元件为晶体管，并且第五开关元件为第五晶体管，第六开关元件为第六晶体管；第三开关元件和第四开关元件为晶体管，并且第三开关元件为第七晶体管，第四开关元件为第八晶体管。其中，第七晶体管的漏极耦合至第二衰减调节电路的输入端，第七晶体管的源极连接第四电感元件的第一端；第四电感元件的第二端连接第八晶体管的源极，第八晶体管的漏极耦合至第二衰减调节电路的输出端；第七晶体管的栅极和第八晶体管的栅极连接信号控制器。第五晶体管的漏极连接第一电容元件的第一端，第一电容元件的第二端连接第七晶体管的源极，第六晶体管的漏极连接第二电容元件的第一端，第二电容元件的第二端连接第八晶体管的源极，第五晶体管的源极和第六晶体管的源极均接地，第五晶体管的栅极和第六晶体管的栅极分别连接信号控制器。
28.本技术实施例中，在第一晶体管和第二晶体管截止，第七晶体管和第八晶体管导通的情况下，通过信号控制器控制n个晶体管导通或者截止，使得n个电容接入电路，或者不接入电路，通过控制接入电路的电容数量，并且通过该信号控制器控制第五晶体管和第六晶体管导通或者截止，使得第一电容和第二电容接入电路，或者不接入电路，从而在第三衰减范围内对衰减可调电路的衰减值进行调节。具体的，该衰减可调电路可以等效为一个二端口网络，计算二端口网络的s参数矩阵，根据s参数矩阵与电路的插入损耗之间的计算关系，得到衰减可调电路的插入损耗，该插入损耗即为衰减可调电路的衰减值。
29.一种可能的实现方式中，上述第二衰减调节电路还包括第九晶体管；第九晶体管的源极接地，第九晶体管的漏极连接第四电感元件的第二端，第九晶体管的栅极连接信号控制器；通过信号控制器向第九晶体管的栅极输入的电平与向第八晶体管的栅极输入的电平相反。第九晶体管，用于在第二衰减调节电路处于不接入衰减可调电路的情况下，将第二衰减调节电路的交流电压导地。
30.本技术实施例中，当第二衰减调节电路的控制端的输入电平为低电平，即第二衰减调节电路处于非工作态时，第二衰减调节电路中的第七晶体管和第八晶体管有交流电压(此时，第七晶体管和第八晶体管相当于大的电容)，由于第九晶体管栅极输入的是高电平，因此，该第九晶体管可以将交流电压导地，从而使得第二衰减调节电路的输出端不输出信号，即使得第二衰减调节电路不干扰其他衰减调节电路的输出信号。综上，第九晶体管的作用是提升第二衰减调节电路的隔离度。
31.一种可能的实现方式中，本技术实施例提供的基于rlgc电路模型的衰减可调电路还包括第七开关元件和第八开关元件；第七开关元件和第八开关元件，用于控制第二衰减调节电路是否独立工作。当第七开关元件和第八开关元件未导通时，衰减可调电路中仅包
括第二衰减调节电路，该第二衰减调节电路独立工作；该第二衰减调节电路，用于在第四衰减范围内调节衰减可调电路的衰减值。
32.一种可能的实现方式中，上述第七开关元件和第八开关元件为晶体管，并且第七开关元件为第十晶体管，第八开关元件为第十一晶体管。其中，第十晶体管的漏极耦合至衰减可调电路的输入端，第十晶体管的源极耦合至第一阻抗电路的输入端和第一衰减调节电路的输入端，第十一晶体管的漏极耦合至衰减可调电路的输出端，第十一晶体管的源极耦合至第二阻抗电路的输出端和第一衰减调节电路的输出端；第十晶体管的栅极和第十一晶体管的栅极连接信号控制器。
33.本技术实施例中，在第一晶体管和第二晶体管截止，第十晶体管和第十一晶体管截止，第七晶体管和第八晶体管导通的情况下，通过该信号控制器控制第五晶体管和第六晶体管导通或者截止，使得第一电容和第二电容接入电路，或者不接入电路，从而在第一衰减范围内对衰减可调电路的衰减值进行调节。具体的，该衰减可调电路可以等效为一个二端口网络，计算二端口网络的s参数矩阵，根据s参数矩阵与电路的插入损耗之间的计算关系，得到衰减可调电路的插入损耗，该插入损耗即为衰减可调电路的衰减值。
34.一种可能的实现方式中，本技术实施例提供的基于rlgc电路模型的衰减可调电路还包括第十二晶体管和第十三晶体管。其中，第十二晶体管的漏极耦合至第一阻抗电路的输入端，第十三晶体管的漏极耦合至第二阻抗电路的输出端，第十二晶体管的源极和第十三晶体管的源极均接地；第十二晶体管的栅极与第十三晶体管的栅极均连接信号控制器；通过信号控制器向第十二晶体管的栅极输入的电平与向第十晶体管的栅极输入的电平相反，通过信号控制器向第十三晶体管的栅极输入的电平与向第十一晶体管的栅极输入的电平相反。第十二晶体管和第十三晶体管，用于在第二衰减调节电路独立工作情况下，将衰减可调电路的交流电压导地。
35.本技术实施例中，当第十晶体管和第十一晶体管截止时，第十晶体管和第十一晶体管有交流电压(此时，第十晶体管和第十一晶体管有交流电压相当于大的电容)，由于第十二晶体管和第十三晶体管的栅极输入的是高电平，因此，该第十二晶体管和第十三晶体管可以将交流电压导地，从而使得第一方面所述的衰减可调电路(可以称为第三衰减调节电路)的输出端不输出信号，即使得第三衰减调节电路不干扰其他衰减调节电路(第一衰减调节电路)的输出信号。综上，第十二晶体管和第十三晶体管的作用是提升第三衰减调节电路的隔离度。
36.第二方面，本技术实施例提供一种衰减可调芯片，包括：多个第一方面及其可能的实现方式中任意之一所述的衰减可调电路，该多个衰减可调电路分为多组衰减可调电路，该多组衰减可调电路对称排布。
37.本技术实施例提供的衰减可调芯片可以适用于多个serdes并行工作的场景，例如多个serdes信道同时传输信号的场景，该衰减可调芯片中的每一个衰减可调电路可以独立工作，互不影响，并且衰减可调芯片的集成度高，面积小。
38.一种可能的实现方式中，本技术实施例提供的衰减可调芯片还包括信号控制器；该信号控制器用于为多个衰减可调电路提供数字控制信号，以控制多个衰减可调电路的工作状态。
39.本技术实施例提供的对衰减可调芯片的封装方法是一种小型化的多die合封技
术，上述每一组衰减可调电路可以称为一个die，该封装方法不但可以减小封装走线的长度，使得封装走线对信号造成的衰减值(即插入损耗)减小，而且该衰减可调芯片的各项指标均达标，例如隔离度、串扰都达到预期指标。
附图说明
40.图1为本技术实施例提供的一种rlgc电路模型和二端口网络的结构示意图；
41.图2为本技术实施例提供的一种serdes测试原理示意图；
42.图3为本技术实施例提供的一种基于rlgc电路模型的衰减可调电路的结构示意图一；
43.图4为本技术实施例提供的一种基于rlgc电路模型的衰减可调电路的结构示意图二；
44.图5为本技术实施例提供的一种基于rlgc电路模型的衰减可调电路的结构示意图三；
45.图6为本技术实施例提供的一种基于rlgc电路模型的衰减可调电路的结构示意图四；
46.图7为本技术实施例提供的一种基于rlgc电路模型的衰减可调电路的结构示意图五；
47.图8为本技术实施例提供的一种基于rlgc电路模型的衰减可调电路的等效电路图一；
48.图9为本技术实施例提供的一种rlgc电路模型的衰减可调电路的结构示意图六；
49.图10为本技术实施例提供的一种rlgc电路模型的衰减可调电路的结构示意图七；
50.图11为本技术实施例提供的一种rlgc电路模型的衰减可调电路的结构示意图八；
51.图12为本技术实施例提供的一种基于rlgc电路模型的衰减可调电路的等效电路图二；
52.图13为本技术实施例提供的一种rlgc电路模型的衰减可调电路的结构示意图九；
53.图14为本技术实施例提供的一种rlgc电路模型的衰减可调电路的结构示意图十；
54.图15为本技术实施例提供的一种rlgc电路模型的衰减可调电路的结构示意图十一；
55.图16为本技术实施例提供的一种rlgc电路模型的衰减可调电路的结构示意图十二；
56.图17为本技术实施例提供的一种rlgc电路模型的衰减可调电路的结构示意图十三；
57.图18为本技术实施例提供的一种rlgc电路模型的衰减可调电路的等效电路图三；
58.图19为本技术实施例提供的一种rlgc电路模型的衰减可调电路的结构示意图十四；
59.图20为本技术实施例提供的一种rlgc电路模型的衰减可调电路的结构示意图十五；
60.图21为本技术实施例提供的一种rlgc电路模型的衰减可调电路的结构示意图十六；
61.图22为本技术实施例提供的一种rlgc电路模型的衰减可调电路的等效电路图四；
62.图23为本技术实施例提供的一种rlgc电路模型的衰减可调电路的结构示意图十七；
63.图24为本技术实施例提供的一种衰减可调芯片的结构示意图一；
64.图25为本技术实施例提供的一种衰减可调芯片的结构示意图一；
65.图26为本技术实施例提供的一种衰减可调芯片的封装效果示意图。
具体实施方式
66.本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，a和/或b，可以表示：单独存在a，同时存在a和b，单独存在b这三种情况。
67.本技术实施例的说明书和权利要求书中的术语“第一”和“第二”等是用于区别不同的对象，而不是用于描述对象的特定顺序。例如，第一阻抗电路、第二阻抗电路等是用于区别不同的阻抗电路，而不是用于描述阻抗电路的特定顺序。
68.在本技术实施例中，“示例性的”或者“例如”等词用于表示作例子、例证或说明。本技术实施例中被描述为“示例性的”或者“例如”的任何实施例或设计方案不应被解释为比其它实施例或设计方案更优选或更具优势。确切而言，使用“示例性的”或者“例如”等词旨在以具体方式呈现相关概念。
69.本技术实施例提供的基于rlgc电路模型的衰减可调电路可用于模拟传输信道，在本技术实施例中，以该衰减可调电路用于模拟serdes信道为例进行说明。
70.首先对本技术实施例提供的基于rlgc电路模型的衰减可调电路及芯片中涉及的一些概念做解释说明。
71.rlgc电路模型：是一种用于等效传输线的一种电路模型，rlgc电路模型包括四个分布参数，分别是电阻(r)、电感(l)、电导(g)以及电容(c)，在一种实现方式中，可以利用微元法将传输线切割为长度为dz的无穷多个rlgc小单元，该rlgc小单元的衰减特性与传输线的衰减特性基本相同。示例性的，图1中的(a)是一种rlgc小单元的结构以及与传输线的等效示意图，当使用rlgc电路模拟一段传输线时，多个rlgc小单元串联之后可以模拟该传输线，具体参考图1中的(b)。
72.应理解，信号经serdes测试电路(该serdes测试电路为serdes信道的一部分)进行传输的过程中，serdes测试电路对信号具有一定的衰减作用，在serdes测试电路的输入端匹配的情况下，serdes测试电路对信号造成的衰减值等于serdes测试电路的插入损耗，而电路的插入损耗与电路中各元器件的阻抗(直流阻抗或交流阻抗)有关。serdes测试电路可以等效为二端口网络，基于该二端口网络，能够计算出serdes测试电路的插入损耗。
73.二端口网络：参考图1中的(c)，对二端口网络进行简要的介绍，二端口网络的一端的电压可以为v1，电流为i1，另一个端口的电压为v2，电流为i2，电流i1和电流i2的方向参考图1中的(c)。应理解，二端口网络可以通过不同参数进行描述，例如二端口网络可以通过z参数、y参数或a参数进行描述。
74.通过z参数描述图1中的(c)所示的二端口网络如下：
75.通过y参数描述图1中的(c)所示的二端口网络如下：
76.通过a参数描述图1中的(c)所示的二端口网络如下：
77.其中，为z参数矩阵(即阻抗矩阵)，为y参数矩阵(即导纳矩阵)，为a参数矩阵(即上述的abcd转移矩阵)。
78.可以理解的是，上述z参数矩阵、y参数矩阵以及abcd转移矩阵均可以与s参数矩阵(即散射矩阵)进行转换。上述s参数矩阵记为
79.其中，s参数矩阵的元素s
11
表示正向反射系数，可以反映输入端的匹配情况，s
22
表示反向反射系数，可以反映输出端的匹配情况，s
21
表示正向功率传输系数，可以反映增益或者衰减情况，s
12
表示反向功率传输系数，用于反映隔离度。
80.对于一个二端口网络，该二端口网络的插入损耗可以通下述公式(1)计算。
81.il＝20log|s
21
|
ꢀꢀꢀ
公式(1)
82.其中，il表示插入损耗，s
21
是上述s参数矩阵中的元素。
83.应理解，二端口网络的端口匹配条件是：20log|s
11
|满足预设的条件，例如20log|s
11
|＜-10db。
84.综上描述可知，针对不同的二端口网络，计算出该二端口网络的s参数矩阵之后，能够根据公式(1)计算得到该二端口网络的插入损耗，即衰减值。
85.需要说明的是，本技术实施例提供的基于rlgc电路模型的衰减可调电路可以等效为二端口网络，可选地，可以通过上述a参数、z参数或y参数表示二端口网络，进而将a参数、z参数或y参数转换为s参数，即可得到衰减可调电路的插入损耗。而对于一个电路，该电路的abcd转移矩阵、z参数矩阵以及y参数矩阵均与rlgc模型电路中的电阻、电感、电导以及电容的值具有直接的关系，因此本技术实施例提供基于rlgc衰减可调电路可通过调节电路的一种或多种元器件的值实现对电路的衰减值的调节。
86.serdes：串行器/解串器的简称，使用serdes进行信号传输是一种主流的时分多路复用(tdm)、点对点(p2p)的串行通信技术。在发送端将多路低速并行信号转换成高速串行信号，经过传输媒介(光缆或铜线等)，最后在接收端将高速串行信号重新转换成低速并行信号。这种点对点的串行通信技术可以充分利用传输媒介的信道容量，减少所需的传输信道和器件引脚数目，能够提升信号的传输速度，从而显著降低通信成本。
87.通过serdes进行信号传输的过程中，信号从发送端到达接收端所经过的路径(路径中包括传输媒介)称为信道(channel)，也可以称为serdes信道，serdes信道中可以包括pcb走线，过孔，电缆，连接器等元件。信号通过serdes信道进行传输时，会带来信号的衰减、反射以及串扰等问题，使得信号受损。其中，信号的衰减问题对于信号的完整性的影响较为
明显。
88.本技术实施例中，对serdes进行测试指的是对serdes的衰减性能进行测试，即通过serdes传输信号的过程中，对信号造成的衰减情况进行测试。例如，测试该serdes能达到的极限衰减值等。
89.应理解，对serdes进行测试时，测试的对象通常是一个待测单板，该待测单板上包括一些芯片等器件。例如，如图2中的(a)所示，待测单板中包括交换芯片，交换芯片中包括一个或多个serdes，图2中的(a)以交换芯片包括一个serdes为例进行说明，对该待测单板中的serdes进行测试时，将测试板(测试板中包括用于模拟serdes信道的测试芯片)与待测单板对接，其中，对于每一个serdes，在待测单板中，还包括连接serdes与测试板的pcb传输线、连接器等元件，在测试板中也包括连接器、pcb传输线等。
90.需要说明的是，连接serdes与测试芯片的pcb传输线、连接器等元件也属于serdes信道的一部分，在信号传输过程中，也会引起信号衰减；并且测试板中的测试芯片的封装走线也会引起信号衰减。若待测单板包括多个serdes时，在待测单板上，对于不同serdes，连接serdes与测试板的元件可能不同，或pcb传输线的长度可能不同等等，使得不同的serdes对信号造成的衰减程度不同。
91.综上，参考图2中的(b)，可以理解的是，通过serdes信道传输信号的过程中，在serdes信道中对信号造成的衰减可以包括两部分：第一部分衰减是连接serdes与测试芯片的pcb传输线、连接器等元件导致的信号衰减，第二部分衰减是测试芯片导致的衰减。也就是说，整个serdes信道对信号造成的衰减值是上述第一部分衰减对应的衰减值和第二部分衰减对应的衰减值之和。上述第一部分衰减对应的衰减值通常是固定的；上述测试芯片导致的衰减可以包括两个方面，第一方面是测试芯片中的测试电路导致的衰减，第二方面是测试芯片中对测试电路进行封装(布线)导致的衰减，即封装衰减，图2中的(b)示意了封装衰减，在现有的测试芯片中，测试芯片本身对信道造成的衰减值也是固定的，即衰减值不可调节。
92.在一种实现方式中，对不同待测单板中的serdes信道进行模拟时，需针对不同的serdes定制不同的测试板(包括测试芯片)，成本较高。
93.在另一种实现方式中，对不同待测单板中的serdes信道进行模拟时，使用同一种测试板(即归一环回绕线板)，该测试板无法适用于不同待测单板的serdes信道的最大施加应力要求，即测试板的适用性较低。
94.基于现有技术中用于模拟传输信道的测试板的衰减值不可调的的问题，本技术实施例提供一种基于rlgc电路模型的衰减可调电路及芯片，在该衰减可调电路中，通过衰减可调电路中的开关电容阵列，能够在一定的衰减范围内调节该衰减可调电路的衰减值。在一种应用中，该衰减可调电路可以用于模拟不同衰减值的serdes信道，具有较好的适用性。
95.应理解，本技术实施例提供的基于rlgc电路模型的衰减可调电路用于模拟serdes信道时，该衰减可调电路的输入端连接串行器的输出端，即串行器将多路串行信号转换为并行信号之后，将输出的并行信号输入至衰减可调电路，衰减可调电路的输出端连接解串器，即经衰减可调电路输出的并行信号输入至解串器的输入端，从而解串器将并行信号转换为多路串行信号。
96.下面对本技术实施例提供的基于rlgc电路模型的衰减可调电路及芯片进行详细
地介绍。
97.如图3所示，本技术实施例提供一种基于rlgc电路模型的衰减可调电路，包括：开关电容阵列31、第一阻抗电路32、第二阻抗电路33。其中，第一阻抗电路32的输入端321耦合至衰减可调电路的输入端，第一阻抗电路32的输出端连接第二阻抗电路33的输入端331，第二阻抗电路33的输出端332耦合至衰减可调电路的输出端，第一阻抗电路32的输出端322和第二阻抗电路33的输入端331分别连接开关电容阵列电路31的第一端311，开关电容阵列电路31的第二端312接地。上述第一阻抗电路32和第二阻抗电路33包括电感元件和电阻元件，开关电容阵列电路31包括电容元件和开关元件。
98.上述开关电容阵列电路31，用于在第一衰减范围内调节衰减可调电路的衰减值。
99.在本技术实施例提供的基于rlgc电路模型的衰减可调电路可以等效为一个二端口网络，基于上述实施例中描述的在二端口网络的计算插入损耗的方法可以计算得到该衰减可调电路的插入损耗，衰减可调电路的插入损耗即为衰减可调电路的衰减值。本技术实施例中，通过控制衰减可调电路的开关电容阵列，可以实现对该电路的衰减值的调节，由于该衰减可调电路的衰减值可以在第一衰减范围内进行调节，如此该衰减可调电路能够模拟第一衰减范围内的不同衰减值的传输信道，具有较好的适用性。
100.进一步的，由于本技术实施例提供的基于rlgc电路模型的衰减可调电路可以用于对不同衰减范围的serdes信道进行模拟，因此无需针对每一种serdes信道分别设计或开发一种测试工具板，能够极大地节约成本。
101.可选地，本技术实施例中，上述开关电容阵列电路具体用于通过调节衰减可调电路的电容值和电导值，在第一衰减范围内调节衰减可调电路的衰减值。
102.可以理解的是，在rlgc电路模型中，可以通过调节电路中的各个参数，例如电阻值、电感值、电导值或电容值中的至少一项来调节电路的衰减值，在本技术实施例提供的基于rlgc电路模型的衰减可调电路中，通过调整衰减可调电路中的电容值和电导值来调节衰减可调电路的衰减值。可选地，由于电导值通常很小，对电路的衰减值的影响较小，电导值也可以忽略不计。
103.参考图4，在一种实现方式中，开关电容阵列电路31由n个电容元件以及n个开关元件形成的n个开关电容模块并联组成。其中，第i个开关电容模块31-i的第一端耦合至开关电容阵列电路31的第一端311，第i个开关电容模块的第二端耦合至开关电容阵列电路31的第二端312；n为大于或等于2的正整数，i为1，2，
……
，n中的任意一个值。
104.结合图4，如图5所示，上述n个电容元件中的第i个电容元件与n个开关元件中的第i个开关元件串联形成开关电容阵列电路31的第i个开关电容模块，可选地，n个电容元件为电容。
105.本技术实施例中，上述n个开关元件，用于控制n个电容元件中的一个或多个电容元件接入或者不接入衰减调节电路，以调节衰减可调电路的电容值和电导值。
106.参考图6，在一种实现方式中，上述图5中的n个开关元件为n个晶体管，该n个晶体管中的第i个晶体管m'1的漏极连接第i个电容元件的第一端，该第i个晶体管的源极耦合至第i个开关电容模块31-i的第二端，第i个晶体管的栅极连接信号控制器，第i个电容的第二端耦合至开关电容模块31-i的第一端。
107.具体的，上述n个晶体管中的第i个晶体管m'i的栅极连接信号控制器的输出端
sci，通过信号控制器的输出端sci输出的控制信号用于控制第i个晶体管m'i导通或截止，从而控制第i个电容c'i接入电路或者不接入电路。例如，当信号控制器的输出端sci的电平为高电平时，第i个晶体管m'i导通，第i个电容c'i接入电路；当信号控制器的输出端sci的电平为低电平时，第i个晶体管m'i截止，第i个电容c'i不接入电路。
108.参考图7，在一种实现方式中，上述第一阻抗电路32包括第一电阻元件r1和第一电感元件l1，第一电阻元件r1和第一电感元件l1并联。其中，第一电阻元件r1的第一端和第一电感元件l1的第一端耦合至第一阻抗电路32的输入端321，第一电阻元件r1的第二端和第一电感元件l1的第二端耦合至第一阻抗电路32的输出端321。
109.进一步的，参考图7，上述第二阻抗电路33包括第二电阻元件r2和第二电感元件l2，第二电阻元件r1和第二电感元件l2并联。其中，第二电阻元件r2的第一端和第二电感元件l2的第一端耦合至第二阻抗电路33的输入端331，第二电阻元件r2的第二端和第二电感元件l2的第二端耦合至第二阻抗电路33的输出端332。
110.结合图7，可以理解的是，信号控制器的输出端sc1至输出端scn输出的电平不作限定，具体根据实际需求控制输出端sc1至输出端scn的电平。可知，输出端sc1至输出端scn的作用类似于开关，通过控制该信号控制器的输出端sc1至输出端scn的电平，控制晶体管m'1至m'n导通或者截止，使得电容c'1至c'n接入电路，或者不接入电路，通过控制电容c'1至c'n中接入电路的电容数量，对衰减可调电路的衰减值进行调节。
111.应理解，本技术实施例中，上述晶体管m'1至m'n相当于开关，并且当晶体管m'1至m'n中的一个或多个导通时，每个晶体管具有一定的导通电路，如此，图7所示的衰减可调电路可以等效为图8所示的电路，在图8中，r'
on1
至r'
onn
分别是晶体管m'1至m'n的导通电阻，c'1至c'n分别为电容c'1至电容c'n的电容值，l1为第一电感l1的电感值，l2为第二电感l2的电感值，r1为第一电阻的阻值，r2为第二电阻的阻值。
112.本技术实施例中，图8所示的衰减可调电路的等效电路是一个二端口网络，通过控制开关sc1和scn的状态为不同的状态，在第一衰减范围内对该电路的衰减值进行调节。示例性的，以开关sc1至scn均闭合为例，下面介绍图8所示的等效电路的衰减值的计算过程。
113.首先，采用abcd转移矩阵对图8所示的电路进行表示，abcd转移矩阵的表示过程如下：
[0114][0115]
需要说明的是，在上述表示公式中，当第i个晶体管导通时，对应的xi的取值为1，当第i个晶体管截止时，对应的xi取值为0。
[0116]
其次，将上述abcd转移矩阵归一化后转换为s参数矩阵。具体的，归一化的abcd转移矩阵与s参数矩阵的转换公式如下：
[0117]
[0118][0119][0120][0121]
最后，基于转换得到的s参数矩阵，采用上述公式(1)可以计算得到图8所示的等效电路的插入损耗，从而得到该衰减可调电路的衰减值。
[0122]
结合图7，如图9所示，在一种实现方式中，本技术实施例提供的基于rlgc电路模型的衰减可调电路还包括第一衰减调节电路34，该第一衰减调节电路34的输入端341耦合至衰减可调电路的输入端，第一衰减调节电路34的输出端342耦合至衰减可调电路的输出端。该第一衰减调节电路34包括电感元件和开关元件。
[0123]
本技术实施例中，第一衰减调节电路34和开关电容阵列电路31，用于在第二衰减范围内调节衰减可调电路的衰减值。其中，第一衰减调节电路34，用于调节衰减可调电路的电感值和电阻值；开关电容阵列电路31，用于调节衰减可调电路的电容值和电导值。
[0124]
可以理解的是，上述通过调节衰减可调电路的电感值、电阻值、电容值以及电导值，来调节衰减可调电路的衰减值。
[0125]
参考图10，在一种实现方式中，第一衰减调节电路34包括第三电感元件l3、第一开关元件s1和第二开关元件s2。其中，第一开关元件s1、第三电感元件l3和第二开关元件s2依次串联。第一开关元件s1和第二开关元件s2，用于控制第三电感元件l3接入衰减可调电路或者不接入衰减可调电路，以调节该衰减可调电路的电感值和电阻值。
[0126]
可选地，上述开关元件为晶体管，参考图11，第一开关元件s1为第一晶体管m1，第二开关元件s2为第二晶体管m2。其中，第一晶体管m1的漏极耦合至第一衰减调节电路34的输入端341，第一晶体管m1的源极连接第三电感元件l3的第一端，第二晶体管m2的源极连接第三电感元件l3的第二端，第二晶体管m2的漏极耦合至第一衰减调节电路34的输出端342；第一晶体管m1的栅极和第二晶体管m2的栅极连接信号控制器。
[0127]
需要说明的是，上述第一晶体管m1和第二晶体管m2是参数相同的n沟道的金属氧化物半导体(metal oxide semiconductor，mos)晶体管。
[0128]
具体的，第一晶体管m1的栅极和第二晶体管m2的栅极连接信号控制器的输出端sr2，即信号控制器的输出端sr2的输出信号用于控制第一晶体管m1和第二晶体管m2导通或截止。当信号控制器输出高电平至输出端sr2，第一晶体管m1和第九晶体管m2均到导通，当信号控制器输出低电平至输出端sr2，第一晶体管m1和第二晶体管m2均截止。
[0129]
结合图11，可以理解的是，信号控制器的输出端sc1至输出端scn的作用类似于开关，通过信号控制器控制该信号控制器的输出端sc1至输出端scn的电平，控制晶体管m'1至m'n导通或者截止，使得电容c'1至c'n接入电路，或者不接入电路，通过控制电容c'1至c'n中接入电路的电容数量，对衰减可调电路的衰减值进行调节。具体的，信号控制器的输出端sc1至输出端scn输出的电平不作限定，具体根据实际需求控制输出端sc1至输出端scn的电平。
[0130]
应理解，本技术实施例中，上述第一晶体管m1、第二晶体管m2以及晶体管m'1至m'n
相当于开关，并且当上述第一晶体管m1和第二晶体管m2导通，晶体管m'1至m'n中的一个或多个导通时，每个晶体管具有一定的导通电阻。如此，图11所示的衰减可调电路可以等效为图12所示的电路。在图12中，r'
on1
至r'
onn
分别是晶体管m'1至m'n的导通电阻，c'1至c'n分别为电容c'1至电容c'n的电容值，l1为第一电感l1的电感值，l2为第二电感l2的电感值，r1为第一电阻的阻值，r2为第二电阻的阻值，r
on1
和r
on2
分别为第一晶体管m1的导通电阻和第二晶体管m2的导通电阻，l3为第三电感l3的电感值。
[0131]
图12所示的等效电路也是一个二端口网络，在第一晶体管m1和第二晶体管m2导通的情况下，通过控制sc1至scn为不同的状态，在第二衰减范围内调节衰减可调电路的衰减值。以开关sc1至scn均闭合为例，下面介绍图12所示的等效电路的衰减值的计算过程。
[0132]
首先，确定图12所示的等效电路的参数矩阵。应理解，在图12中，第一衰减调节电路34是并联在原本的衰减可调电路(即图7所示的衰减可调电路)的两端。
[0133]
需要说明的是，为了便于描述，在以下实施例中，将图7所示的衰减可调电路统称为第三衰减调节电路。
[0134]
具体的，先分别确定第一衰减调节电路34和第三衰减调节电路对应的abcd转移矩阵，表示过程如下：
[0135][0136][0137]
其中，是第一衰减调节电路34对应的abcd转移矩阵，是第三衰减调节电路对应的abcd转移矩阵。
[0138]
然后，将和分别转换为z矩阵，将转换为矩阵z1，该矩阵z1与矩阵的维度相同；同理，也将转换矩阵z3，该矩阵z3与矩阵的维度相同。
[0139]
计算图12所示的等效电路的z参数矩阵，该等效电路的z参数矩阵是第一衰减调节电路34对应的z参数矩阵与第三衰减调节电路对应的z参数矩阵之和。具体的，图12所示的等效电路的z参数矩阵为：z＝z1 z3。该z参数矩阵为
[0140]
其次，将上述z参数矩阵转换为s参数矩阵，z参数矩阵与s参数矩阵的转换公式如下：
[0141][0142][0143][0144][0145]
最后，基于转换得到的s参数矩阵，采用上述公式(1)可以计算得到图12所示的等效电路的插入损耗，从而得到该衰减可调电路的衰减值。
[0146]
参考图13，在一种实现方式中，上述第一衰减调节电路34还包括第三晶体管m3和第四晶体管m4。其中，第三晶体管m3的漏极连接第一晶体管的源极，第四晶体管m4的漏极连接第二晶体管m2的源极，第三晶体管m3的源极和第四晶体管m4的源极均接地，第三晶体管m3的栅极和第四晶体管m4的栅极均连接信号控制器。需要说明的是，通过信号控制器向第三晶体管m3的栅极输入的电平与向第一晶体管m1的栅极输入的电平相反，通过信号控制器向第四晶体管m4的栅极输入的电平与向第二晶体管m2的栅极输入的电平相反。
[0147]
第三晶体管m3和第四晶体管m4，用于在第一衰减调节电路34不接入衰减可调电路的情况下，将第一衰减调节电路34的交流电压导地。
[0148]
本技术实施例中，当信号控制器通过其输出端sr2向第一衰减调节电路34输入的电平为低电平，即第一衰减调节电路34处于非工作态时，第一晶体管m1和第二晶体管m2有交流电压(此时，第一晶体管m1和第二晶体管m2相当于大的电容)，此时，由于第三晶体管m3和第四晶体管m4的栅极输入的是高电平，因此，该第三晶体管m3和第四晶体管m4可以将交流电压导地，从而使得第一衰减调节电路34的输出端不输出信号，能够使得第一衰减调节电路34不干扰第三衰减调节电路的输出信号。综上，第三晶体管m3和第四晶体管m4的作用是提升第一衰减调节电路34的隔离度。
[0149]
可选地，第三晶体管m3和第四晶体管m4可以为参数相同的n沟道的mos晶体管。第三晶体管m3和第四晶体管m4的栅极耦合在一起，并连接信号控制器的输出端sk2，或者通过反相器连接上述sr2，反相器的输出端为sr2b，输出端sr2b的电平与输出端sr2的电平相反。
[0150]
结合图13，如图14所示，在一种实现方式中，本技术实施例提供的基于rlgc电路模型的衰减可调电路还包括第二衰减调节电路35，该第二衰减调节电路35的输入端351耦合至衰减可调电路的输入端，第二衰减调节电路35的输出端352耦合至衰减可调电路的输出端；第二衰减调节电路35包括电感元件、电容元件以及开关元件。
[0151]
第二衰减调节电路35和开关电容阵列电路31，用于在第三衰减范围内调节衰减可调电路的衰减值。其中，第二衰减调节电路35，用于调节衰减可调电路的电感值和电阻值，或者调节衰减可调电路的电感值、电阻值、电容值以及电导值；开关电容阵列电路，用于调节衰减可调电路的电容值和电导值。
[0152]
在图14所示的基于rlgc电路模型的衰减可调电路中，由于第二衰减调节电路35中包括电感元件、电容元件以及开关元件，因此，可以通过开关元件控制电感元件以及电容元
件是否接入衰减可调电路，从而调节电路的电感值和电阻值，或者调节电路的电感值、电阻值、电容值以及电导值。可选地，由于电阻值和电导值通常很小，对电路的衰减值的影响较小，电阻值和电导值也可以忽略不计。
[0153]
参考图15，上述第二衰减调节电路35包括第四电感元件l4、第三开关元件s3、第四开关元件s4、第一开关电容模块cs1以及第二开关电容模块cs2。其中，第三开关元件s3的第一端耦合至衰减可调电路的输入端，第三开关元件s3的第二端连接第四电感元件l4的第一端和第一开关电容模块cs1的第一端，第一开关电容模块cs1的第二端接地；第四开关元件s4的第一端耦合至衰减可调电路的输出端，第四开关元件s4的第二端连接第四电感元件l4的第二端和第二开关电容模块cs1的第一端，第二开关电容模块cs1的第二端接地。
[0154]
第三开关元件s3和第四开关元件s4，用于控制第四电感元件l4接入衰减可调电路或者不接入衰减可调电路，以调节衰减可调电路的电感值和电阻值。
[0155]
可选地，如图16所示，上述第一开关电容模块cs1由第一电容元件c1和第五开关元件s5串联形成，第二开关电容模块cs2由第二电容元件c2和第六开关元件s6串联形成。其中，第五开关元件s5，用于控制第一电容元件c1接入或者不接入衰减调节电路，以调节衰减可调电路的电容值和电导值；第六开关元件s6，用于控制第二电容元件2接入或者不接入衰减调节电路，以调节衰减可调电路的电容值和电导值。
[0156]
可以理解的是，上述第三开关元件s3、第四开关元件s4、第五开关元件s5、第六开关元件s6可以互相配合来调节衰减可调电路的电感值、电阻值、电容值和电导值。
[0157]
可选地，如图17所示，上述第五开关元件s5和第六开关元件s6为晶体管，并且第五开关元件s5为第五晶体管m5，第六开关元件s6为第六晶体管m6；第三开关元件s3和第四开关元件s4为晶体管，并且第三开关元件为第七晶体管m7，第四开关元件为第八晶体管m8。
[0158]
其中，第七晶体管m7的漏极耦合至第二衰减调节电路35的输入端351，第七晶体管m7的源极连接第四电感元件l4的第一端；第四电感元件l4的第二端连接第八晶体管m8的源极，第八晶体管m8的漏极耦合至第二衰减调节电路35的输出端352；第七晶体管m7的栅极和第八晶体管m98的栅极连接信号控制器。第五晶体管m5的漏极连接第一电容元件c1的第一端，第一电容元件c1的第二端连接第七晶体管m7的源极，第六晶体管m6的漏极连接第二电容元件c2的第一端，第二电容元件c2的第二端连接第八晶体管m8的源极，第五晶体管m5的源极和第六晶体管m6的源极均接地，第五晶体管m5的栅极和第六晶体管m6的栅极分别连接信号控制器。
[0159]
需要说明的是，上述第七晶体管m7和第八晶体管m8是参数相同的n沟道的mos晶体管。
[0160]
具体的，第七晶体管m7和第八晶体管m8的栅极连接信号控制器的输出端sr1，即信号控制器的输出端sr1的输出信号用于控制第七晶体管m7和第八晶体管m8导通或截止。当信号控制器输出高电平至输出端sr1，第七晶体管m7和第八晶体管m8均到导通，当信号控制器输出低电平至输出端sr1，第七晶体管m7和第八晶体管m8均截止。
[0161]
本技术实施例中，对于图17所示的衰减可调电路，当信号控制器输出高电平至输出端sr1，输出低电平至输出端sr2时，第一衰减调节电路34不接入该衰减可调电路，即第一衰减调节电路34不工作，第二衰减调节电路35和第三衰减调节电路处于工作态。图17所示的电路等效为图18所示的电路。
[0162]
结合图17，可以理解的是，信号控制器的输出端sc1至输出端scn的作用类似于开关，通过控制该信号控制器的输出端sc1至输出端scn的电平，控制晶体管m'1至m'n导通或者截止，使得电容c'1至c'n接入电路，或者不接入电路，通过控制电容c'1至c'n中接入电路的电容数量，从而对衰减可调电路的衰减值进行调节。具体的，信号控制器的输出端sc1至输出端scn输出的电平不作限定，具体根据实际需求控制输出端sc1至输出端scn的电平。并且，信号控制器的输出端sw1和输出端sw2的作用类似于开关，通过控制该信号控制器的输出端sw1和输出端sw2的电平，控制第五晶体管m5和第六晶体管m6导通或者截止，使得第一电容c1和第二电容c2接入电路，或者不接入电路，从而对衰减可调电路的衰减值进行调节。
[0163]
在图18中，r'
on1
至r'
onn
分别是晶体管m'1至m'n的导通电阻，c'1至c'n分别为电容c'1至电容c'n的电容值，l1为第一电感l1的电感值，l2为第二电感l2的电感值，r1为第一电阻的阻，r2为第二电阻的阻值。r
on7
是第七晶体管m7的导通电阻，r
on8
是第八晶体管m8的导通电阻，l4为第四电感l4的电感值，r
on5
是第五晶体管m5的导通电阻，r
on6
是第六晶体管m6的导通电阻，c1是第一电容c1的电容值，c2是第二电容c2的电容值。
[0164]
图18所示的等效电路也是一个二端口网络，通过控制sw1、sw2以及sc1至scn为不同的状态，在第三衰减范围内对该电路的衰减值进行调节。示例性的，以开关sw1、sw2以及sc1至scn均闭合为例，下面介绍图18所示的等效电路的衰减值的计算过程。
[0165]
首先，确定图18所示的等效电路的参数矩阵。应理解，在图18中，第二衰减调节电路35和第三衰减调节电路并联，先分别确定第二衰减调节电路35和第三衰减调节电路对应的abcd转移矩阵，表示过程如下：
[0166][0167][0168]
其中，是第二衰减调节电路35对应的abcd转移矩阵，是第三衰减调节电路对应的abcd转移矩阵。
[0169]
然后，将和分别转换为z矩阵，将转换为矩阵z2，该矩阵z2与矩阵的维度相同；同理，也将转换矩阵z3，该矩阵z3与矩阵的维度相同。
[0170]
图18所示的等效电路的z参数矩阵为：z＝z2 z3。该z参数矩阵为
[0171]
其次，将上述z参数矩阵转换为s参数矩阵，具体参考上述实施例的相关描述，此处不再赘述。
[0172]
最后，基于转换得到的s参数矩阵，采用上述公式(1)可以计算得到图18所示的等效电路的插入损耗，从而得到该衰减可调电路的衰减值。
[0173]
参考图19，在一种实现方式中，上述第二衰减调节电路35还包括第九晶体管m9，该第九晶体管m9的源极接地，第九晶体管m9的漏极连接第四电感元件l4的第二端，第九晶体管m9的栅极连接信号控制器。需要说明的是，通过信号控制器向第九晶体管m9的栅极输入的电平与向第八晶体管的栅极输入的电平相反。
[0174]
第九晶体管m9，用于在第二衰减调节电路35处于不接入衰减可调电路的情况下，将第二衰减调节电路35的交流电压导地。
[0175]
本技术实施例中，当第二衰减调节电路35的控制端的输入电平为低电平，即第二衰减调节电路35处于非工作态时，第二衰减调节电路35中的第七晶体管m7和第八晶体管m8有交流电压(此时，第七晶体管m7和第八晶体管m8相当于大的电容)，由于第九晶体管m9栅极输入的是高电平，因此，该第九晶体管m9可以将交流电压导地，从而使得第二衰减调节电路35的输出端不输出信号，即使得第二衰减调节电路35不干扰其他衰减调节电路的输出信号。综上，第九晶体管m9的作用是提升第二衰减调节电路35的隔离度。
[0176]
可选地，该第九晶体管m9的栅极可以连接信号控制器的输出端sk1，或者通过反相器连接上述sr1，反相器的输出端为sr1b，输出端sr1b的电平与输出端sr1的电平相反。
[0177]
参考图20，在一种实现方式中，本技术实施例提供的基于rlgc电路模型的衰减可调电路还包括第七开关元件s7和第八开关元件s8。第七开关元件和第八开关元件，用于控制第二衰减调节电路35是否独立工作。当第七开关元件s7和第八开关元件s8未导通时，衰减可调电路中仅包括第二衰减调节电路35，第二衰减调节电路35独立工作。在这种情况下，第二衰减调节电路35，用于在第四衰减范围内调节衰减可调电路的衰减值。
[0178]
本技术实施例中，第七开关元件s7和第八开关元件s8未导通时，上述第一衰减调节电路34和第三衰减调节电路均处于非工作态，第二衰减调节电路35独立工作，该第二衰减调节电路35也是一个rlgc电路模型，可以用于模拟第一衰减范围的serdes信道。
[0179]
可选地，结合图20，如图21所示，上述第七开关元件s7和第八开关元件s8为晶体管，并且第七开关元件s7为第十晶体管m10，第八开关元件s8为第十一晶体管m11。其中，第十晶体管m10的漏极耦合至衰减可调电路的输入端，第十晶体管m10的源极耦合至第一阻抗电路32的输入端321和第一衰减调节电路35的输入端351，第十一晶体管m11的漏极耦合至衰减可调电路的输出端，第十一晶体管m11的源极耦合至第二阻抗电路33的输出端331和第一衰减调节电路35的输出端352；第十晶体管m10的栅极和第十一晶体管m11的栅极连接信号控制器。
[0180]
具体的，第十晶体管m10的栅极和第十一晶体管m11的栅极连接信号控制器的输出端sr3，即信号控制器的输出端sr3的输出信号用于控制第十晶体管m10的栅极和第十一晶体管m11导通或截止。当信号控制器输出高电平至输出端sr3时，第十晶体管m10的栅极和第十一晶体管m11均到导通，当信号控制器输出低电平至输出端sr3，第十晶体管m10的栅极和
第十一晶体管m11均截止。
[0181]
本技术实施例中，对于图21所示的衰减可调电路，在信号控制器输出低电平至输出端sr3时，高电平至输出端sr1的情况下，第一衰减调节电路34和第三衰减调节电路不接入该衰减可调电路，即第一衰减调节电路34和第三衰减调节电路处于非工作态，第二衰减调节电路35和第三衰减调节电路处于工作态，图21所示的电路等效为图22所示的电路。
[0182]
可以理解的是，上述信号控制器的输出端sw1和输出端sw2的作用类似于开关，通过信号控制器控制该信号控制器的输出端sw1和输出端sw2的电平，使得第一电容c1和/或第二电容c2接入电路，或者不接入电路，从而对衰减可调电路的衰减值进行调节。信号控制器的输出端sw1和输出端sw2输出的电平不作限定，具体根据实际需求控制输出端sw1和输出端sw2的电平。
[0183]
在图22中，r
on7
是第七晶体管m7的导通电阻，r
on8
是第八晶体管m8的导通电阻，l4为第四电感l4的电感值，r
on5
是第五晶体管m5的导通电阻，r
on6
是第六晶体管m6的导通电阻，c1是第一电容c1的电容值，c2是第二电容c2的电容值。
[0184]
图22所示的等效电路是一个二端口网络，其中，开关sw1和sw2的状态可以为不同的状态，例如，sw1和sw2均打开，或者sw1闭合，sw2打开，或者sw1打开，sw2闭合，或者sw1和sw2均闭合。通过控制sw1和sw2为不同的状态，在第四衰减范围内对该电路的衰减值进行调节。示例性的，以开关sw1和sw2均闭合为例，下面介绍图22所示的等效电路的衰减值的计算过程。
[0185]
首先，采用abcd转移矩阵表示图22所示的电路，abcd转移矩阵的表示过程如下：
[0186][0187]
其次，将上述abcd转移矩阵转归一化后换为s参数矩阵。具体参考上述实施例的描述，此处不再赘述。
[0188]
最后，基于转换得到的s参数矩阵，采用上述公式(1)可以计算得到图22所示的等效电路的插入损耗，从而得到该衰减可调电路的衰减值。
[0189]
需要说明的是，本技术实施例中，上述第一衰减范围、第二衰减范围、第三衰减范围以及第四衰减范围不同，对应的衰减范围依次减小，对应的衰减值依次减小。示例性的，第一衰减范围可以为10分贝(db)以上，第二衰减范围可以为5-10db，第三衰减范围可以为3-5db，第四衰减范围可以为2-3db。即上述第一衰减范围为高衰减范围，第二衰减范围为较高衰减范围，第三衰减范围为中衰减范围，第四衰减范围为低衰减范围。
[0190]
相应地，本技术实施例提供的基于rlgc电路模型的衰减可调电路用于模拟不同的
serdes信道时，可以模拟不同衰减范围的serdes信道。例如，第一衰减范围对应高衰减范围的第一serdes信道，第二衰减范围对应较高衰减范围的第二serdes信道，第三衰减范围对应中衰减范围的第三serdes信道，第四衰减范围对应低衰减范围的第四serdes信道。
[0191]
参考图23，在一种实现方式中，本技术实施例提供的基于rlgc电路模型的衰减可调电路还包括第十二晶体管m12和第十三晶体管m13。其中，第十二晶体管m12的漏极耦合至第一阻抗电路32的输入端321，第十三晶体管m13的漏极耦合至第二阻抗电路33的输出端332，第十二晶体管m12的源极和第十三晶体管m13的源极均接地；第十二晶体管m12的栅极与第十三晶体管m12的栅极均连接信号控制器。需要说明的是，通过信号控制器向第十二晶体管m12的栅极输入的电平与向第十晶体管m10的栅极输入的电平相反，通过信号控制器向第十三晶体管m13的栅极输入的电平与向第十一晶体管m11的栅极输入的电平相反。
[0192]
第十二晶体管m12和第十三晶体管m13，用于在第二衰减调节电路35独立工作情况下，将衰减可调电路的交流电压导地。
[0193]
本技术实施例中，当信号控制器的输出端sr3输出电平为低电平，即第三衰减调节电路处于非工作态时，第十晶体管m10和第十一晶体管m11有交流电压(此时，第十晶体管m10和第十一晶体管m11有交流电压相当于大的电容)，由于第十二晶体管m12和第十三晶体管m13的栅极输入的是高电平，因此，该第十二晶体管m12和第十三晶体管m13可以将交流电压导地，从而使得第三衰减调节电路的输出端不输出信号，即使得第三衰减调节电路不干扰其他衰减调节电路(第一衰减调节电路35)的输出信号。综上，第十二晶体管m12和第十三晶体管m13的作用是提升第三衰减调节电路的隔离度。
[0194]
可选地，第十二晶体管m12和第十三晶体管m13可以为参数相同的n沟道的mos晶体管。第十二晶体管m12的栅极和第十三晶体管m13的栅极耦合在一起，并连接信号控制器的输出端sk3，或者通过反相器连接上述sr3，反相器的输出端为sr3b，输出端sr3b的电平与输出端sr3的电平相反。
[0195]
综上所述，可知，在本技术实施例中，信号控制器用于向衰减可调电路提供数字控制信号，以控制上述第一衰减调节电路、第二衰减调节电路以及第三衰减调节电路的工作状态，衰减调节电路的工作状态包括工作态或非工作态。
[0196]
结合图23，可选地，当衰减可调电路的第一衰减调节电路、第二衰减调节电路以及第三衰减调节电路不同的工作状态时，该衰减可调电路可以模拟不同衰减范围的serdes信道。如下表1为各个衰减调节电路的工作状态与适用的serdes信道的对应关系的示例。
[0197]
表1
[0198]
serdes信道第一衰减调节电路第二衰减调节电路第三衰减调节电路第一serdes信道非工作态非工作态工作态第二serdes信道非工作态工作态工作态第三serdes信道工作态非工作态工作态第四serdes信道工作态非工作态非工作态
[0199]
结合表1，当信号控制器的输出端sr2输出高电平时，第一衰减调节电路处于工作态，当信号控制器的输出端sr2输出低电平时，第一衰减调节电路处于非工作态；当信号控制器的输出端sr1输出高电平时，第二衰减调节电路处于工作态，当信号控制器的输出端sr1输出低电平时，第二衰减调节电路处于非工作态；当信号控制器的输出端sr3输出高电
平时，第三衰减调节电路处于工作态，当信号控制器的输出端sr3输出低电平时，第三衰减调节电路处于非工作态。
[0200]
本技术实施例中，上述第一serdes信道、第二serdes信道、第三serdes信道以及第四serdes信道的衰减范围依次减小。
[0201]
综上，本技术实施例提供的基于rlgc电路模型的衰减可调电路，可以根据实际应用中对衰减值的需求调节衰减可调电路，使其衰减值达到预期的值，如此，针对不同衰减范围的serdes信道，可以通过控制衰减可调电路中的各个调节电路的工作状态，实现对不同衰减范围的serdes信道进行模拟，该衰减可调电路具有较好的适用性。
[0202]
基于上述实施例对衰减可调电路的描述，如图24所示，本技术实施例还提供一种衰减可调芯片，该衰减可调芯片可以包括多个如上述实施例所述的基于rlgc电路模型的衰减可调电路，其中，该多个衰减可调电路分为多组衰减可调电路，多组衰减可调电路对称排布。
[0203]
结合图24，如图25所示，本技术实施例提供的衰减可调芯片还包括信号控制器，上述多个衰减可调电路中的每一个衰减可调电路按照图23所示的连接方式与信号控制器连接，该信号控制器用于为多个衰减可调电路提供数字控制信号，以控制多个衰减可调电路的工作状态，以调节衰减可调电路的衰减值。
[0204]
例如，信号控制器通过不同的通信协议(例如包括但不限于iic等通信协议)控制该信号控制器的不同的输出端(例如sr1、sr2、sr3)为衰减可调电路提供数字控制信号，使得上述衰减可调电路中的各个衰减调节电路处于工作态或者非工作态，并且通过不同的输出端(例如sw1、sw2、sc1至scn)对衰减可调电路的衰减值进行调节。具体可以参考上述实施例的描述，此处不再详述。
[0205]
本技术实施例提供的衰减可调芯片是一种多通道的衰减可调芯片，衰减可调芯片中的衰减可调电路的数量可以根据实际需求设定，本技术实施例不作具体限定。在图24中所示的衰减可调芯片中，衰减可调电路的数量为m，m为大于或等于2的正整数。
[0206]
在一种实现方式中，衰减可调芯片可以为24通道的芯片，即衰减可调芯片包括24个如图23所示的衰减可调电路。
[0207]
本技术实施例提供的衰减可调芯片可以适用于多个serdes并行工作的场景，例如多个serdes信道同时传输信号的场景，上述信号控制器输出独立的控制信号分别调节不同的serdes信道的衰减值。可知，该衰减可调芯片中的每一个衰减可调电路可以独立工作，互不影响，并且衰减可调芯片的集成度高，面积小。
[0208]
针对本技术实施例提供的衰减可调芯片，对衰减可调芯片进行封装时，将衰减可调芯片中的多个衰减可调电路分为多组衰减可调电路，该多组衰减可调电路对称地放置于封装基板上。例如，假设衰减可调芯片包括24个衰减可调电路，将24个衰减可调电路平均分为4组，每一组包括6个衰减可调电路，将该4组衰减可调电路对称地放置在封装基板上。然后，对多组衰减可调电路分别进行布线，以封装衰减可调芯片，图26示意的是一种衰减可调芯片的封装效果图。
[0209]
可以理解的是，上述对衰减可调芯片的封装方法是一种小型化的多die合封技术，上述每一组衰减可调电路可以称为一个die，该封装方法不但可以减小封装走线的长度，使得封装走线对信号造成的衰减值(即插入损耗)减小，而且该衰减可调芯片的各项指标均达
标，例如隔离度、串扰都达到预期指标。
[0210]
通过实验研究，在封装基板上的引脚的距离为0.8mm(即ball pitch为0.8mm)的情况下，按照本技术实施例提供的衰减可调芯片的封装方法，对上述包含24个衰减可调电路的衰减可调芯片进行封装，该衰减可调芯片的封装面积为16毫米(mm)
×
16mm，封装走线中的最长的走线的长度小于5mm，封装走线的衰减值小于1db，封装后的整个衰减可调芯片的衰减值小于3db。并且，封装走线的阻抗为90欧姆，并且误差为
±
8％，近端串扰小于-50db，远端串扰小于-50db。
[0211]
以上所述，仅为本技术的具体实施方式，但本技术的保护范围并不局限于此，任何在本技术揭露的技术范围内的变化或替换，都应涵盖在本技术的保护范围之内。因此，本技术的保护范围应以所述权利要求的保护范围为准。