用于真空封装的交叉的制作方法

用于真空封装的交叉
相关申请的交叉引用
1.本技术要求于2020年2月21日提交的美国临时申请第62/980,096号和于2020年3月30日提交的美国临时申请第63/902,081号的权益，上述申请中的每一个申请的内容通过引用以其整体并入本文。
技术领域
2.本公开总体上涉及电子封装。更具体地，本公开涉及导电交叉之上的真空封装。


背景技术：

3.mems设备可以在真空中操作。例如，辐射热计阵列可以在真空中操作，以确保设备的寿命和准确度。
4.真空封装技术(诸如气密封装)通常需要密封区域中的平面表面形貌。气密密封是防止气体和液体进入或离开体积的空气紧密密封。通常，在气密密封中，平坦界面比非平坦界面(例如，界面处的突起)更加合乎期望，这是因为非平坦界面可能导致密封劣化。在一些实例中，劣化的密封可降低真空的有效性，并降低设备(例如辐射热计)的性能和寿命。
5.在一些应用中，可能需要图案化导电迹线穿过密封区域(例如，交叉)。例如，图案化导电迹线可以为位于真空内的辐射热计阵列创建功率和信号路由。迹线的图案化可能需要移除相邻迹线之间的导电材料，从而导致非平面表面。这种非平面形貌对于气密密封工艺是不期望的，这是因为，例如，在这种形貌的顶部上沉积密封环可能会导致密封环中的不期望的突起和密封性质的劣化(例如，接合)。为了解决密封劣化，可以在相邻迹线之间添加附加的材料，但这会增加生产成本。此外，添加的材料不会创建平面形貌，并且需要附加的处理步骤(诸如化学机械平面化或化学机械抛光(cmp))来创建平面形貌。
6.集成电路中的接合导电层可能需要接合层中的每一个中的附加金属或介电材料。在一些应用中，接合层中的每一个都需要在接合界面处具有平面表面以确保良好的接合。诸如cmp之类的平面化技术用于在金属材料或介电材料上创建平坦表面并创建平面表面。如前所述，随着平面表面积增加，平面化可能成本高昂(并且在一些实例中，可能是不可能的)。因此，不需要平面化的接合技术可能是期望的。


技术实现要素：

7.本公开的示例包括在平面密封区域中形成导电交叉的方法，以及由这些方法创建的设备。在示例性方法中，可以摒除交叉中的相邻迹线之间的材料移除，从而允许形貌保持适合于密封的形状，或者减少对附加材料(和处理)的需要，以创建平面形貌。
8.在一些实施例中，一种用于制造机电系统的方法包括：提供具有平面表面的半导体层；通过改性半导体层的组成，在半导体层中创建导电区域和相邻的非导电区域，其中平面表面包括导电区域和非导电区域的表面；以及在平面表面上方施加气密密封以创建气密密封体积，其中：所述导电区域的中的一导电区域包括第一部分和第二部分，导电区域的第
一部分在气密密封体积下方，并且导电区域的第二部分不在气密密封体积下方。
9.在一些实施例中，在半导体层中创建导电区域包括对半导体层的区域进行掺杂以创建导电区域。
10.在一些实施例中，对半导体层的区域进行掺杂进一步包括对区域进行n型掺杂。
11.在一些实施例中，方法进一步包括对半导体层的区域进行p型掺杂以创建非导电区域。
12.在一些实施例中，气密密封体积是真空的。
13.在一些实施例中，导电区域在不改变半导体层的形貌的情况下被创建。
14.在一些实施例中，在半导体层中创建导电区域包括在半导体层的区域中形成硅化物以创建导电区域。
15.在一些实施例中，形成硅化物进一步包括在半导体层的顶部上沉积图案化金属。
16.在一些实施例中，半导体层的表面跨越大于620mm乘750mm的尺寸。
17.在一些实施例中，半导体层中的非导电区域包括未掺杂半导体。
18.在一些实施例中，导电区域在不从半导体层移除材料的情况下被创建。
19.在一些实施例中，方法进一步包括将通孔电耦合到导电区域。
20.在一些实施例中，方法进一步包括将导电区域电耦合到辐射热计电路。
21.在一些实施例中，提供具有平面表面的半导体层包括在玻璃基板上沉积半导体层。
22.在一些实施例中，方法进一步包括在半导体层上方和气密密封下方提供绝缘层。
23.在一些实施例中，方法包括氧化非导电区域。
24.在一些实施例中，方法进一步包括将半导体层分离成多个分离部分，其中施加气密密封进一步包括在分离部分的顶部上施加气密密封。
25.在一些实施例中，一种机电系统包括：具有平面表面的半导体层，其中半导体层包括导电区域和相邻的非导电区域，其中导电区域包括经改性材料，并且相邻的非导电区域包括材料；以及施加在平面表面上方的气密密封，其中气密密封创建气密密封体积，其中：所述导电区域中的一导电区域包括第一部分和第二部分，导电区域的第一部分在气密密封体积下方，并且导电区域的第二部分不在气密密封体积下方。
26.在一些实施例中，半导体层的导电区域被掺杂。
27.在一些实施例中，导电区域包括n型掺杂物。
28.在一些实施例中，非导电区域包括p型掺杂物。
29.在一些实施例中，导电区域在不改变半导体层的形貌的情况下被创建。
30.在一些实施例中，导电区域包括硅化物。
31.在一些实施例中，硅化物通过在半导体层的顶部上沉积图案化金属形成。
32.在一些实施例中，半导体层的表面跨越大于620mm乘750mm的尺寸。
33.在一些实施例中，半导体层中的非导电区域包括未掺杂半导体。
34.在一些实施例中，导电区域在不从半导体层移除材料的情况下被创建。
35.在一些实施例中，系统进一步包括电耦合到导电区域的通孔。
36.在一些实施例中，导电区域中的至少一个导电区域电耦合到辐射热计电路。
37.在一些实施例中，系统进一步包括玻璃基板，其中半导体层被沉积在玻璃基板上。
38.在一些实施例中，系统进一步包括半导体层上方和气密密封下方的绝缘层。
39.在一些实施例中，非导电区域被氧化。
40.在一些实施例中，非导电区域以与导电区域的改性不同的方式被改性。
41.本公开的示例包括接合两个平面半导体层的方法以及由这些方法创建的设备。在示例性方法中，可以在接合之前摒弃平面化步骤。
42.在一些实施例中，一种用于制造机电系统的方法包括：提供具有第一平面表面的第一半导体层；通过改性第一半导体层的组成，在第一半导体层中创建导电区域和相邻的非导电区域；提供具有第二平面表面的第二半导体层；通过改性第二半导体层的组成，在第二半导体层中创建导电区域和相邻的非导电区域；接合第一半导体层和第二半导体层，其中第二平面表面与第一平面表面平行，以及将第二半导体层电耦合到第一半导体层。
43.在一些实施例中，在第一半导体层和第二半导体层中创建导电区域包括对半导体层的区域进行掺杂以创建导电区域。
44.在一些实施例中，对半导体层的区域进行掺杂进一步包括对区域进行n型掺杂。
45.在一些实施例中，方法进一步包括对半导体层的区域进行p型掺杂以创建非导电区域。
46.在一些实施例中，导电区域在不改变半导体层的形貌的情况下被创建。
47.在一些实施例中，在半导体层中创建导电区域包括在半导体层的区域中形成硅化物以创建导电区域。
48.在一些实施例中，半导体层中的非导电区域包括未掺杂半导体。
49.在一些实施例中，导电区域在不从半导体层移除材料的情况下被创建。
50.在一些实施例中，方法进一步包括对第一平面表面和第二平面表面进行表面处理。
51.在一些实施例中，方法进一步包括在接合第一半导体层和第二半导体层之前激活经表面处理的平面表面。
52.在一些实施例中，将第二半导体层电耦合到第一半导体层包括将第二半导体层的导电区域电耦合到第一半导体层的导电区域。
53.在一些实施例中，该方法进一步包括将第一半导体层的导电区域中的第二导电区域电耦合到第二半导体层的导电区域中的第二导电区域，其中第二导电区域与第一导电区域电解耦合(electrically uncouple)。
54.在一些实施例中，电耦合的导电区域形成信号线。
55.在一些实施例中，方法进一步包括氧化非导电区域。
56.在一些实施例中，方法进一步包括将接合的半导体层分离成多个分离部分，每一个分离部分与机电系统相关联。
57.在一些实施例中，第一平面表面和第二平面表面具有小于1nm的均方根粗糙度。
58.在一些实施例中，一种机电系统包括：具有第一平面表面的第一半导体层，其中第一半导体层包括导电区域和相邻的非导电区域，其中导电区域包括第一经改性材料，并且相邻的非导电区域包括第一材料；以及具有第二平面表面的第二半导体层，其中第二半导体层包括导电区域和相邻的非导电区域，其中导电区域包括第二经改性材料，并且相邻的非导电区域包括第二材料，其中：第一平面表面与第二平面表面平行，并且第一半导体层的
导电区域电耦合到第二半导体层的导电区域。
59.在一些实施例中，第一半导体层和第二半导体层的导电区域被掺杂。
60.在一些实施例中，导电区域包括n型掺杂物。
61.在一些实施例中，非导电区域包括p型掺杂物。
62.在一些实施例中，导电区域在不改变半导体层的形貌的情况下被创建。
63.在一些实施例中，导电区域包括硅化物。
64.在一些实施例中，半导体层中的非导电区域包括未掺杂半导体。
65.在一些实施例中，导电区域在不从半导体层移除材料的情况下被创建。
66.在一些实施例中，第一平面半导体层和第二平面半导体层被表面处理。
67.在一些实施例中，第二半导体层的导电区域电耦合到第一半导体层的导电区域。
68.在一些实施例中，第一半导体层的导电区域中的第二导电区域电耦合到第二半导体层的导电区域中的第二导电区域，并且第二导电区域与第一导电区域电解耦合。
69.在一些实施例中，电耦合的导电区域是信号线。
70.在一些实施例中，非导电区域被氧化。
71.在一些实施例中，第一平面表面和第二平面表面具有小于1nm的均方根粗糙度。
72.本公开的示例包括接合机电设备的第一部分和第二部分的方法。在示例性方法中，与不具有所公开特征的接合相比，可以改进接合的强度和/或均匀性。
73.在一些实施例中，一种制造机电系统的方法，包括：提供具有接合区域的设备的第一部分；在接合区域中的第一部分的表面上添加特征；在特征上沉积界面层；将设备的第二部分定位在接合区域之上；以及在接合区域处接合设备的第一部分和第二部分。
74.在一些实施例中，方法包括在特征和界面层之间沉积绝缘层。
75.在一些实施例中，第一部分包括非硅材料。
76.在一些实施例中，特征包括导电材料。
附图说明
77.图1a示出了设备的密封区域中的导电交叉的俯视图。
78.图1b示出了图1a所示设备的密封区域中的导电交叉的横截面视图。
79.图2a示出了根据本公开的示例的具有平面形貌的设备的密封区域中的导电交叉的俯视图。
80.图2b示出了图2a所示设备的密封区域中的导电交叉的横截面视图。
81.图2c示出了导电交叉的实施例。
82.图2d示出了导电交叉的实施例。
83.图3示出了根据本公开的示例的在具有平面形貌的密封区域中形成导电交叉的方法。
84.图4a至图4d示出了已知的示例性接合方法。
85.图5a至图5f示出了根据本公开的示例的接合两个平面半导体层的方法。
86.图6示出了根据本公开的示例的制造包括两个接合平面半导体层的机电设备的方法。
87.图7a示出了机电设备的示例性密封结构。
88.图7b示出了形成密封结构的方法。
89.图8示出了根据实施例的制造机电系统的方法。
90.图9示出了示例性传感器。
具体实施方式
91.在以下实施例的描述中，参考了形成其一部分的附图，并且在附图中通过图示的方式显示了可以实践的具体实施例。应当理解，可以在不脱离所公开的实施例的范围的情况下使用其他实施例并且可以作出结构改变。
92.本公开的示例包括在平面密封区域中形成导电交叉的方法，以及由这些方法创建的设备。在示例性方法中，可以摒除交叉中的相邻迹线之间的材料移除，从而允许形貌保持适合于密封的形状，或者减少对附加材料(和处理)的需要，以创建平面形貌。
93.图1a示出了半导体设备的密封区域中的导电交叉的俯视图。所示出的堆叠包括导电交叉102、绝缘层104(参见图1b)和密封金属环106。堆叠沉积在基板110之上。为了清楚和更好地说明导电交叉，图1a中未示出堆叠的一些细节(例如，绝缘层104)。
94.图1b示出了密封区域中的堆叠的横截面视图，例如，由图1a中的虚线圆圈所指示的设备的区域。所示出的堆叠包括导电交叉102、绝缘层104和密封金属环106。密封金属环106包括突起108。
95.在一些实例中，通过在沉积绝缘层104和应用密封金属环106之前在基板110上方沉积金属层来创建导电交叉102。在沉积金属层之后，通过移除相邻迹线之间的导电材料来图案化交叉102。在移除导电材料之后，绝缘体104被沉积在交叉102上方，并且密封金属环106沉积在绝缘体104上方。在这种形貌的顶部上沉积密封环可以导致密封环中的突起108。在一些实例中，这些步骤可能会导致密封性质的劣化。
96.替代地，可以在相邻迹线之间添加附加材料以创建平面形貌，从而使得可以消除突起108(例如，绝缘体和密封环是平面的)。在这些实例中，不能仅添加附加材料来创建平面形貌。需要进一步的处理步骤(诸如化学机械平面化或cmp)来创建平面形貌。然而，添加材料和处理步骤可能会增加生产成本。
97.图2a示出了根据本公开的示例的具有平面形貌的机电设备200的密封区域中的导电交叉的俯视图。密封区域可以是设备的一部分，例如，热成像设备。在一些实施例中，设备是辐射热计。在一些实施例中，设备包括玻璃基板，并且所示出的堆叠沉积在玻璃基板(例如，lcd玻璃基板)上。例如，设备包括辐射热计阵列和外围电路系统。在一些实例中，玻璃基板是尺寸为620mm
×
750mm的3.5代玻璃基板。
98.在一些实施例中，在将传感器放置至设备(例如，在辐射热计水平)上之前执行封装步骤。在一些实施例中，在将传感器放置在设备上之后执行封装步骤。
99.所示出的堆叠包括导电交叉202a、绝缘层204(参见图2b)和密封金属环206。堆叠沉积在基板210之上。在一些实施例中，密封界面区域具有长度212，长度212是密封和交叉区域之间的界面的长度。为了清楚和更好地说明导电交叉，图2a中未示出堆叠的一些细节(例如，绝缘层204)。
100.在一些实施例中，密封金属环206封围真空区域。例如，真空区域被气密密封，并且密封金属环206用作气密密封。在一些实施例中，真空区域208是由交叉上方的气密密封创
建的气密密封体积。在一些实施例中，非真空区域228在真空区域之外。例如，非真空区域不在气密密封体积下方。也就是说，半导体层的第一部分(例如，导电区域的第一部分)可以在真空区域内部，并且半导体层的第二部分(例如，导电区域的第二部分)可以在气密密封体积之外。在一些实施例中，气密密封是非导电密封。
101.图2b示出了根据本公开的示例的具有平面形貌的密封区域(例如，由图2a中的虚线圆圈所指示的区域)中的导电交叉的横截面视图。在该示例中，密封区域是真空区域和非真空区域之间的界面。在一些实施例中，密封区域中密封金属环下方的表面是平面的。在一些实施例中，导电交叉具有宽度214和高度216。
102.在一些实施例中，导电交叉202a中的至少一个包括真空区域中的一部分和非真空区域中的一部分。导电交叉通过穿过密封区域从非真空区域路由到真空区域。
103.所示出的堆叠包括导电交叉202a、非导电区域202b、绝缘层204和密封金属环206。在一些实施例中，这些层是平面的，以使得上述步骤不会使设备的特性(例如，密封性质)显著地劣化。
104.在一些实施例中，导电交叉202a在半导体层的导电区域中，而非导电区域202b是半导体层的相邻的非导电区域。在一些实施例中，导电区域包括经改性材料(例如，掺杂的n型半导体、硅化物)，而非导电区域包括材料(例如，掺杂的p型半导体、未掺杂的半导体)。如本文所使用的，如果区域包括材料，并且该区域通过掺杂或硅化物形成而被改性，则该区域仍然包括该材料。
105.在一些实施例中，堆叠的半导体层包括平面表面218，并且该平面表面包括导电交叉202a和非导电区域202b的表面。在一些实施例中，导电区域包括气密密封体积(例如，真空区域208)下方的第一部分(例如，第一部分202b，如图2a所示)和不在气密密封体积(例如，非真空区域228)下方的第二部分(例如，第二部分202c，如图2b所示)。
106.作为示例，密封界面区域的长度212可以是大约100μm。如果导电交叉是直的并且垂直于密封界面，则导电交叉将会具有大约为100μm的长度。在一些示例中，每一个导电交叉的宽度214可以是大约20μm，并且每一个导电交叉彼此间隔大约为20μm。半导体层可以具有大约200nm的高度216。
107.除非另有说明，否则本文所描述和所示出的导电交叉不是限制性的。应当理解，导电交叉可具有与所描述的实施例不同的间距、尺寸和性质。
108.在一些实施例中，包括导电交叉202a和非导电区域202b的层是平面半导体层。在一些实施例中，通过将半导体层的平面表面的组成改性为导电的来创建导电交叉202a。例如，在改性其组成之前，平面半导体层是非晶硅层。在一些实施例中，平面表面下方的半导体层的组成也被改性为导电的。在一些实施例中，改性层(例如，半导体层)的组成不包括移除被改性的层中的材料并且然后在其位置添加另一种材料。例如，半导体层被掺杂。作为另一个示例，硅化物由半导体层形成。
109.在一些实施例中，在分离之前，用于创建导电交叉的半导体层跨越大于620mm乘750mm的尺寸。例如，在单片化(singulation)之前，半导体层沉积在尺寸为620mm乘750mm的3.5代玻璃基板上；半导体层包括布置成阵列的多个半导体部分，每个部分与单个设备相对应。半导体层可以是连续的或不连续的(例如，该层包括相邻部分之间的断裂或间隙)。在一些实例中，在单片化之前，半导体层的尺寸可能对于平面化来说太大而不具有成本效益(例
如，化学机械平面化、cmp)。因此，本文所描述的实施例可以有利地创建包括(多个)交叉而无需进行平面化的平面半导体层。在一些实施例中，在形成耦合到半导体层的设备(例如，辐射热计)之后，玻璃基板、半导体层和设备的堆叠可以被分成更小的部分(例如，晶片尺寸部分)以用于气密密封。
110.在一些实施例中，由于半导体层是平面的(例如，在形成导电交叉期间不产生突起)，因此不需要半导体层的平面化(例如，化学机械平面化)。作为示例性优点，由于不再需要平面化步骤，可以降低制造该设备的复杂性和成本。在一些实例中，使用半导体层(例如，没有金属沉积)创建导电交叉可足以满足设备的电要求(例如，延迟、噪声、电压降)。因此，在这些实例中，设备的成本和复杂性可以保持较低，因为无需平面化即可以满足设备要求。在平面化不是可行替代方案的那些情况下(例如，在板级处理规模上)，本文所公开的实施例可以通过消除平面化步骤来促进处理。
111.在一些实施例中，通过对平面半导体层的特定区域进行掺杂来创建导电交叉202a。例如，特定区域是导电交叉的图案。在一些实施例中，平面半导体层的特定区域掺杂有n型掺杂剂。
112.在一些实施例中，非导电区域202b与导电交叉202a相比导电性较差。在一些实施例中，非导电区域202b包括未掺杂的硅，而导电交叉202a包括更导电的材料(例如，掺杂的硅、硅化物)。在一些实施例中，非导电区域202b掺杂有p型掺杂剂。在一些实施例中，非导电区域202b被氧化。在一些实施例中，非导电区域的电阻率是大约10
12
ohm-cm。
113.例如，可以通过化学气相沉积(cvd)腔室中的前体气相掺杂或通过注入来掺杂非晶硅。n型掺杂剂可以是磷或砷。在气相中，磷可以对应于磷化氢(ph3)，并且砷可以对应于砷化三氢(ash3)。p型掺杂剂可以是硼，硼可以对应于气相中的乙硼烷(b2h6)。
114.作为示例，对于气相中的微晶硅，在掺杂比约为0.1(ph3/sih4)时，可以实现大约10毫欧-cm的较低电阻率。通过以大约10-5
的气相比(b2h6/sih4)轻掺杂p型可以实现较低的导电率。
115.在一些实施例中，导电交叉包括硅化物。例如，导电交叉是非晶硅层内的硅化物馈通。
116.在一些实施例中，硅化物通过在非晶硅层上图案化沉积金属被形成。在wo 2019/178402中描述了硅化物形成的非限制性示例，出于所有目的，wo 2019/178402的全部内容通过引用并入本文。该图案对应于馈通或交叉的位置。例如，图案化金属沉积在非晶硅层的顶部上。图案化金属和非晶硅可以通过退火进行反应。退火后，图案化金属与硅一起扩散并形成硅化物。与扩散前图案化金属和硅的组合体积相比，硅化物的形成导致整体体积减小。给定图案化金属和非晶硅的尺寸(例如，宽度、高度、厚度)和质量，可以基于图案化金属导出所形成的硅化物和导电交叉的尺寸，并且可以使用具有适当尺寸和质量的图案化金属来创建具有期望尺寸的硅化物交叉。
117.在一些实施例中，硅化物被横向形成。绝缘层位于非晶硅层下方。在一些实施例中，绝缘层在横向方向(即，与绝缘层平行的方向)上限制硅化物形成。给定图案化金属的尺寸和质量，如果绝缘层将硅化物形成限制在横向方向，则可以导出硅化物交叉的横向尺寸(例如，宽度)。因此，可以使用具有适当尺寸和质量的图案化金属来创建具有期望宽度的硅化物交叉。
118.例如，如图2c所示，图案化金属222沉积在非晶硅层220的顶部上。使用所述方法中的任意个(例如，使用具有适当尺寸和质量的图案化金属来创建期望的交叉尺寸)，形成硅化物导电交叉224。在形成导电交叉之后，可以使用所述方法中的任意个在硅层和导电交叉之上沉积密封226。
119.在一些实施例中，尽管与相邻非晶硅部分相比，硅化物的形成可能会导致厚度偏移，但是偏移可以足够小，以允许在不需要平面化的情况下发生接合(例如，偏移显著小于阶梯)。在一些实施例中，偏移具有小于40nm的rms值，这可足以维持密封周围的环境和密封内的体积之间的15x103atm的压力差。因此，在一些实施例中，取决于设备要求，使用硅化物形成交叉以降低电阻率可能是有利的。例如，nisi的电阻率是大约4μohm-cm。作为另一个示例，ni2si具有大约24μohm-cm的电阻率。
120.图2d示出了导电交叉的实施例。在一些实施例中，可以在没有偏移的情况下形成硅化物交叉。可以通过最初在绝缘层(例如，玻璃基板)上方创建图案化的第一沟槽230来形成硅化物交叉。在一些实施例中，图案化沟槽是图案化绝缘体232之间的空间。在一些实施例中，图案化绝缘体形成在同一绝缘层上。在一些实施例中，图案化绝缘体沉积在绝缘层(例如，绝缘层220)上。
121.然后，非晶硅层234沉积在第一沟槽和图案化绝缘体上。在一些实施例中，非晶硅的厚度基本上是均匀的，并且小于第一沟槽的高度(例如，非晶硅不填充第一沟槽)。因此，非晶硅层将包括第二沟槽236，该第二沟槽236位于第一沟槽上方。图案化金属238可以沉积在第二沟槽236的顶部上，并且可以使用上述方法来形成硅化物240。由于非晶硅层下方的图案化绝缘体和绝缘层，所形成的硅化物可以被限制在第一沟槽中。在实施例中，给定图案化金属和非晶硅的尺寸和质量，可以控制尺寸和质量，以使得所形成的硅化物的高度基本上与第一沟槽的高度相同，从而在没有偏移的情况下创建硅化物交叉。在一些实施例中，可以在硅化物交叉上方施加密封242；密封可以基本上类似于本文所描述的密封(例如，密封金属环206、密封226)。
122.尽管描述了特定的掺杂剂、硅化物和电阻率，但是应当理解，平面半导体层可以具有与上述不同的性质。例如，取决于设备的要求(例如，诸如延迟之类的定时要求、诸如ir降之类的功率要求)，出于优化目的，导电交叉的导电性可以比所描述的更强或更弱。
123.尽管描述了硅化物形成的特定方法，但是应当理解，硅化物形成的其他方法可以在不脱离本公开的范围的情况下形成导电交叉。
124.在一些实施例中，一旦使用上述方法形成交叉(例如，限定了导电区域)，就可以分离对应于设备的每一组交叉。绝缘层和密封金属环可以沉积在交叉上方，从而创建本文所描述的设备的真空区域和非真空区域。
125.在一些实施例中，交叉中的至少一个电耦合到通孔。例如，通孔允许交叉电耦合到另一个电元件(例如，在不同层上的布线、设备上的引脚或输入)。
126.在一些实施例中，交叉中的至少一个电耦合到辐射热计阵列。在一些实施例中，辐射热计阵列驻留在真空区域中。在一些实施例中，导电交叉中的至少一个电耦合到与辐射热计阵列相关联的电路。在一些实施例中，电路是非真空区域中的辐射热计读出电路。在一些实施例中，电路是电压驱动电路。在一些实施例中，交叉是穿过密封区域并在真空区域和非真空区域之间承载信号的信号线。
127.图3示出了根据本公开的示例的在具有平面形貌的密封区域中形成导电交叉的方法300。方法300包括提供具有平面表面的半导体层(步骤302)。例如，半导体层可以是关于图2a至图2d所描述的半导体层。在一些实施例中，半导体层是非晶硅层。
128.方法300包括通过将半导体层的组成改性为导电的来在半导体层中创建导电区域(例如，导电交叉)(步骤304)。在一些实施例中，在半导体层中创建导电区域进一步包括将平面表面下方的半导体层的区域的组成改性为导电的。例如，如本文所描述的，通过增加半导体层的限定区域的导电性来创建导电区域。
129.在一些实施例中，创建导电区域不包括半导体层的平面化。例如，如果不需要金属沉积来创建导电区域，则将不会创建阶梯，并且将不需要平面化，如本文中所描述的。
130.在一些实施例中，导电区域在不改变半导体层的形貌的情况下被创建。在一些实施例中，导电区域在不从半导体层移除材料的情况下被创建。
131.在一些实施例中，在半导体层中创建导电区域包括对导电区域进行掺杂。在一些实施例中，对导电区域进行掺杂进一步包括对这些区域进行n型掺杂(例如，使用n型掺杂剂对导电区域进行掺杂)。在一些实施例中，该方法进一步包括使用p型掺杂物对非导电区域进行掺杂。在一些实施例中，半导体层中的非导电区域包括未掺杂的半导体。在一些实施例中，该方法进一步进一步包括氧化非导电区域。为了简洁起见，上文关于图2a和图2b描述了示例性半导体材料、掺杂剂和掺杂方法。为了简洁起见，此处将不再重复描述。
132.在一些实施例中，在半导体层中创建导电区域包括在导电区域中形成硅化物。为了简洁起见，上文关于图2c至图2d描述了导电区域中的示例性硅化物形成方法。为了简洁起见，此处将不再重复描述。
133.方法300包括施加密封(步骤306)。在一些实施例中，施加密封包括在平面表面上施加气密密封以创建气密密封体积。例如，如关于图2a至图2d所描述的，真空区域是通过将密封金属环接合到包括半导体层的设备而创建的。作为另一个示例，如关于图2a至图2d所描述的，真空区域是通过将非导电密封接合到包括半导体层的设备而创建的。
134.在一些实施例中，导电区域的导电区域包括第一部分和第二部分，导电区域的第一部分在气密密封体积(例如，真空区域)下方，并且导电区域的第二部分不在气密密封体积(例如，非真空区域)下方。例如，如关于图2a至图2d所描述的，导电交叉中的至少一个包括真空区域中的一部分和非真区域中的一部分。
135.在一些实施例中，非真空区域围绕真空区域，并且真空区域和非真空区域之间的界面是平面的。例如，如关于图2a所描述的，非真空区域围绕真空区域，并且密封区域是平面的。
136.在一些实施例中，半导体层跨越大于620mm乘750mm的尺寸。在一些实施例中，半导体层包括多个部分，每个部分与单个设备相对应；所示出的半导体层是半导体层的一部分。
137.在一些实施例中，方法300包括将通孔电耦合到导电区域。在一些实施例中，方法300包括将导电区域电耦合到辐射热计电路。
138.在一些实施例中，方法300包括在半导体层上方提供绝缘层。例如，如关于图2b所描述的，绝缘层是绝缘层204。如本文中所使用的，当第二层相对于第一层位于与基板(例如，基板210)相对的方向上时，第二层(例如，绝缘层204)在第一层(例如，半导体层202)的“上方”。
139.在一些实施例中，方法300包括在玻璃基板上沉积半导体层。例如，如关于图2a至图2d所描述的，包括半导体层的设备200可以沉积在玻璃基板上。
140.本公开的示例包括接合两个平面半导体层的方法以及由这些方法创建的设备。在根据本公开的示例的示例性方法中，可以在接合之前摒弃平面化步骤。
141.图4a至图4d示出了已知的示例性接合方法。图4a示出了包括起始晶片402、铜互连404、籽晶层406和图案化金属408的第一层400。
142.图4b示出了在晶片和图案化金属上方沉积氧化层410之后的第一层400。如图所示，氧化层410填充相邻图案化金属408之间的间隙，并且包括由于图案金属而产生的阶梯。为了创建平面表面以用于接合，第一层400需要被平面化。
143.图4c示出了平面化之后的第一层400。例如，第一层使用cmp被平面化。在平面化之后，移除图案化金属上方的氧化层的一部分，暴露出图案化金属，并且剩余的氧化层和图案化金属是平面的。
144.图4d示出了接合到第二层412的第一层400。第二层412与第一层400基本上类似。换句话说，第二层412是使用关于图4a至图4c所描述的方法制造的。具体地，为了确保第一层和第二层之间的良好接合，第一层和第二层的相接表面被平面化。
145.图5a至图5d示出了根据本公开的示例的接合两个平面半导体层的方法。
146.图5a示出了沉积在基板500上的第一半导体层502。在一些实施例中，第一半导体层502包括平面表面。在一些实施例中，第一半导体层502是未掺杂的非晶硅。应当理解，所示出的配置仅仅是示例性的。在不脱离本公开的范围的情况下，半导体层可以包括附加层或层的不同组合。
147.在一些实施例中，由于半导体层具有平面表面，因此不需要半导体层的平面化(例如，cmp)(例如，不需要移除氧化层，如图1c所示)。在一些实施例中，当半导体层具有平面表面时，可以减少cmp的使用。作为示例性优点，当从制造工艺中省略平面化步骤时，可以降低制造该设备的复杂性和成本。在一些实例中，使用半导体层(例如，没有金属或氧化物沉积)创建导电区域可足以满足包括半导体层的电设备的电要求(例如，延迟、噪声、电压降)。因此，在这些实例中，设备的成本和复杂性可以保持较低，因为无需平面化即可以满足设备要求。
148.图5b示出了在已经创建导电区域504a之后的第一半导体层502。在一些实施例中，该层包括导电区域504a和与导电区域相邻的非导电区域504b。
149.在一些实施例中，通过将半导体层的平面表面的组成改性为导电的来创建导电区域504a。例如，在改性其组成之前，平面半导体层是非晶硅层。在一些实施例中，平面表面下方的半导体层的组成也被改性为导电的(例如，导电区域是导电体积)。
150.作为示例，每个导电区域的宽度可以在0.1和5μm之间，并且每个导电区域可以彼此间隔0.1到5μm。半导体层可具有在10-500nm之间的高度。除非另有说明，本文所描述和所示出的导电区域不是限制性的。应当理解，导电区域可以具有与所描述的实施例不同的间距、尺寸和性质。
151.在一些实施例中，通过对平面半导体层的特定区域进行掺杂来创建导电区域504a。例如，特定区域是接合的半导体层中的导电区域的图案，这将在下文中更详细地描述。在一些实施例中，平面半导体层的特定区域掺杂有n型掺杂剂(例如，载体是电子)。在一
些实施例中，导电区域504a掺杂有p型掺杂剂(例如，载体是孔)。
152.在一些实施例中，非导电区域504b与导电区域504a相比导电性较差。在一些实施例中，非导电区域504b包括未掺杂的硅，而导电区域504a包括更导电的材料(例如，掺杂的硅、硅化物)。在一些实施例中，非导电区域504b掺杂有p型掺杂剂。在一些实施例中，非导电区域504b被氧化。作为示例，非导电区域被氧化以增加区域的电阻。
153.例如，可以通过cvd室中的前体气相掺杂或通过注入来掺杂非晶硅。n型掺杂剂可以是磷或砷。在气相中，磷可以对应于磷化氢(ph3)，并且砷可以对应于砷化三氢(ash3)。p型掺杂剂可以是硼，硼可以对应于气相中的乙硼烷(b2h6)。
154.在一些实施例中，导电区域的电阻率是大约10
12
ohm-cm。作为示例，对于0.1(ph3/sih4)的气相掺杂比，对于微晶硅来说可以实现接近10毫欧-cm的较低电阻率。通过以大约10-5
的气相比(b2h6/sih4)轻掺杂p型可以实现较低的导电率。
155.在一些实施例中，导电区域包括硅化物。例如，导电区域是非晶硅层内的导电硅化物通道。
156.在一些实施例中，硅化物通过将金属图案化沉积至非晶硅层上来形成。在wo 2019/178402中描述了硅化物形成的非限制性示例，出于所有目的，wo 2019/178402的全部内容通过引用并入本文。该图案对应于导电区域的位置。例如，图案化金属沉积在非晶硅层的顶部上。图案化金属和非晶硅可以通过退火进行反应。退火后，图案化金属与硅一起扩散并形成硅化物。与扩散前的图案化金属和硅的组合体积相比，硅化物的形成导致整体体积减小。给定图案化金属和非晶硅的尺寸(例如，宽度、高度、厚度)和质量，可以基于图案化金属导出所形成的硅化物和导电区域的尺寸，并且可以使用具有适当尺寸和质量的图案化金属来创建具有期望尺寸的硅化物区域。
157.在一些实施例中，硅化物被横向形成。绝缘层位于非晶硅层下方。在一些实施例中，绝缘层在横向方向(即，与绝缘层平行的方向)上限制硅化物形成。给定图案化金属的尺寸和质量，如果绝缘层将硅化物形成限制在横向方向，则可以导出硅化物导电区域的横向尺寸(例如，宽度)。因此，可以使用具有适当尺寸和质量的图案化金属来创建具有期望宽度的硅化物导电区域。
158.例如，如图5c所示，图案化金属522沉积在非晶硅层520的顶部上。使用所述方法中的任意个(例如，使用具有适当尺寸和质量的图案化金属来创建期望的尺寸)，形成硅化物导电区域524。包括硅化物导电区域524的该半导体层可以用作第一半导体层502。
159.在一些实施例中，尽管与相邻非晶硅部分相比，硅化物的形成可能会导致厚度偏移，但是偏移可以足够小，以允许在不需要平面化的情况下发生接合(例如，偏移显著小于阶梯)。在一些实施例中，偏移具有小于40nm的rms值。因此，在一些实施例中，取决于设备要求，使用硅化物形成导电区域以降低电阻率可能是有利的。例如，nisi的电阻率是大约4μohm-cm。作为另一个示例，ni2si具有大约24μohm-cm的电阻率。
160.图5d示出了导电区域的实施例。在一些实施例中，可以在没有偏移的情况下形成硅化物导电区域。可以通过最初在绝缘层(例如，玻璃基板)上方创建图案化的第一沟槽530来形成硅化物导电区域。在一些实施例中，图案化沟槽是图案化绝缘体532之间的空间。在一些实施例中，图案化绝缘体形成在同一绝缘层上。在一些实施例中，图案化绝缘体沉积在绝缘层(例如，绝缘层520)上。
161.然后，非晶硅层534沉积在第一沟槽上并且在图案化绝缘体上。在一些实施例中，非晶硅的厚度基本上是均匀的，并且小于第一沟槽的高度(例如，非晶硅不填充第一沟槽)。因此，非晶硅层将包括第二沟槽536，该第二沟槽236位于第一沟槽上方。图案化金属538可以沉积在第二沟槽536的顶部上，并且可以使用上述方法来形成硅化物540。由于非晶硅层下方的图案化绝缘体和绝缘层，所形成的硅化物可以被限制在第一沟槽中。在实施例中，给定图案化金属和非晶硅的尺寸和质量，可以控制尺寸和质量，以使得所形成的硅化物的高度基本上与第一沟槽的高度相同，从而在没有偏移的情况下创建硅化物导电区域。包括硅化物导电区域524的该半导体层可以用作第一半导体层502。
162.尽管描述了特定的掺杂剂、硅化物和电阻率，但是应当理解，平面半导体层可以具有与上述不同的性质。例如，取决于设备的要求(例如，诸如延迟之类的定时要求、诸如ir降之类的功率要求)，导电区域的导电性可以比所描述的更强或更弱。
163.尽管描述了硅化物形成的特定方法，但是应当理解，硅化物形成的其他方法可以在不脱离本公开的范围的情况下形成导电区域。
164.图5e示出了在施加表面处理506之后的第一半导体层502。在一些实施例中，在形成导电区域504a之后处理第一半导体层502的顶部。例如，表面可以准备用于与第二半导体层接合，以增强两层之间的粘附。在一些实施例中，表面处理是从表面去除污染物(例如，天然氧化物)的清洁步骤。在一些实施例中，表面处理是通过使用轰击或化学工艺去除层上的弱有界材料的清洁步骤。在一些实施例中，表面处理是不会干扰半导体层的导电性质的粘附促进材料。在一些实施例中，表面处理是清洁步骤，此时半导体层处于真空中以在接合之前激活表面。在一些实施例中，使用等离子体处理第一半导体层的平面表面。附图中与表面处理相关联的标签和所示出的区域仅是说明性的；应当理解，标签和所示出的区域可能不表示表面处理的物理特性。
165.图5f示出了接合到第二半导体层508的第一半导体层502。在一些实施例中，激活相应的经表面处理的半导体层，以启动两个半导体层之间的接合。例如，可以在低压(例如，0.1mtorr到1torr)和室温下使用氩等离子体来执行表面活化接合。作为另一个示例，可以在超低压(例如，10-8
到10-5
torr)和室温下使用氩或氖的快速原子轰击来执行表面活化接合。作为另一个示例，可以通过在低压(例如，0.1mtorr到1torr)下将表面暴露于酸性或碱性反应物来执行表面活化接合。接合方法的其他示例包括热压(例如，高温(例如，100-300c)下的高力(例如，10-80kn))。
166.在一些实施例中，第二半导体层508接合在第一半导体层502的顶部上。在一些实施例中，接合的半导体层是机电设备的一部分。例如，接合的导电区域是机电设备的信号线。在一些实施例中，接合的半导体层被用于倒装芯片接合。
167.在一些实施例中，第二半导体层与第一半导体层基本上类似。例如，第二半导体层508是使用关于图5a至图5e所描述的方法制造的。具体地，第二半导体层508是平面半导体层，其包括利用根据本公开的示例的方法创建的导电区域。
168.在一些实施例中，第一半导体层502的导电区域504a电耦合到第二半导体层508的导电区域510a。例如，第一半导体层502的导电区域504a和第二半导体层508的导电区域510a在面积上重叠，并且从而电耦合在一起。
169.在一些实施例中，多于一个导电区域504a电耦合到多于一个导电区域510a。在一
些实施例中，每一组经耦合的导电区域彼此电解耦合。例如，每一组经耦合的导电区域是不同的信号线或功率线。
170.在一些实施例中，接合的半导体层是机电系统的一部分，并且可以通过分离机电系统的部分来形成机电设备。例如，在分离之前，用于创建导电区域的半导体层跨越大于620mm乘750mm的尺寸。例如，在单片化之前，半导体层沉积在尺寸为620mm乘750mm的3.5代玻璃基板上；半导体层包括布置成阵列的多个半导体部分，每个部分与单个设备相对应。半导体层可以是连续的或不连续的(例如，该层包括相邻部分之间的断裂或间隙)。在一些实例中，在单片化之前，半导体层的尺寸可能对于平面化来说太大而不具有成本效益(例如，化学机械平面化、cmp)。因此，本文所描述的实施例可以有利地创建包括导电区域而无需进行平面化的平面半导体层。在一些实施例中，在形成耦合到半导体层的设备(例如，辐射热计)之后，玻璃基板、半导体层和设备的堆叠可以被分成更小的部分(例如，晶片尺寸部分)以用于后续制造步骤。
171.尽管硅层的导电区域被示出为矩形并且被均匀地间隔开，但是应当理解，接合的硅层可以包括其他形状和间距的导电区域图案。尽管示例性设备包括五个导电区域，但是应当理解，设备可以包括任意数量的导电区域。
172.图6示出了根据本公开的示例的制造包括两个接合平面半导体层的机电系统的方法600。方法600包括提供具有第一平面表面的第一半导体层(步骤602)。例如，第一半导体层可以是关于图5a至图5e所描述的第一半导体层。在一些实施例中，半导体层是非晶硅层。尽管关于制造机电系统描述了方法600，但是应当理解，方法600可以用于其他制造工艺，诸如倒装芯片接合。
173.方法600包括通过将半导体层的第一平面表面的组成改性为导电的来在第一半导体层中创建导电区域(步骤604)。在一些实施例中，在半导体层中创建导电区域进一步包括将平面表面下方的半导体层的组成改性为导电的。例如，如关于图5a至图5d所描述的，通过增加第一半导体层的限定区域的导电性来创建导电区域。
174.方法600包括提供具有第二平面表面的第二半导体层(步骤606)。例如，第二半导体层可以是关于图5a至图5f所描述的第二半导体层。在一些实施例中，第二半导体层是非晶硅层。
175.方法600包括通过将半导体层的第二平面表面的组成改性为导电的来在第二半导体层中创建导电区域(步骤608)。在一些实施例中，在第二半导体层中创建导电区域进一步包括将平面表面下方的第二半导体层的组成改性为导电的。例如，如关于图5a至图5d所描述的，通过增加第二半导体层的限定区域的导电性来创建第二导电区域。
176.在一些实施例中，创建导电区域不包括改变第一半导体层和第二半导体层的形貌。例如，如果不需要金属沉积或氧化物沉积(如关于图4a至图4d所描述的)来创建导电区域，则将不会创建阶梯，并且不需要平面化，如本文所描述的。在一些实施例中，导电区域在不从半导体层移除材料的情况下被创建。
177.在一些实施例中，在第一半导体层和第二半导体层中创建导电区域包括对导电区域进行掺杂。在一些实施例中，对导电区域进行掺杂进一步包括使用n型掺杂剂对导电区域进行掺杂。在一些实施例中，该方法进一步包括使用p型掺杂物对非导电区域进行掺杂。在一些实施例中，第一半导体层和第二半导体层中的非导电区域包括未掺杂的半导体。在一
些实施例中，该方法进一步进一步包括氧化非导电区域。为了简洁起见，不再描述示例性半导体材料、掺杂剂和掺杂方法(例如，如关于图5a和图5b所描述的)。
178.在一些实施例中，在半导体层中创建导电区域包括在导电区域中形成硅化物(例如，如关于图5c和图5d所描述的)。为了简洁起见，不再描述导电区域中的示例性硅化物形成方法。
179.在一些实施例中，该方法包括对第一平面层和第二平面层进行表面处理。例如，对第一半导体层502和第二半导体层508的顶部进行表面处理，如关于图5e和图5f所描述的。
180.方法600包括接合第一半导体层和第二半导体层，其中第二平面表面平行于第一平面表面(步骤610)。例如，如关于图5f所描述的，激活经表面处理的相应半导体层，以启动两个半导体层之间的接合。例如，可以在低压(例如，0.1mtorr到1torr)和室温下使用氩等离子体来执行表面活化接合。作为另一个示例，可以在超低压(例如，10-8
到10-5
torr)和室温下使用利用氩或氖的快速原子轰击来执行表面活化接合。作为另一个示例，可以通过在低压(例如，0.1mtorr到1torr)下将表面暴露于酸性反应物或碱性反应物来执行表面活化接合。接合方法的其他示例包括热压(例如，高温(例如，100-300c)下的高力(例如，10-80kn))。
181.方法600包括将第二半导体层电耦合到第一半导体层(步骤612)。例如，导电区域504a和510a彼此电耦合，并且第二半导体层508接合在第一半导体层502的顶部上，如关于图5f所描述的。在一些实施例中，电耦合的导电区域形成机电系统的信号线。
182.在一些实施例中，将第二半导体层电耦合到第一半导体层包括将第二半导体层的导电区域电耦合到第一半导体层的导电区域。例如，如关于图5f所描述的，导电区域504a和导电区域510a在面积上基本上彼此重叠。
183.在一些实施例中，该方法进一步包括将第一半导体层的导电区域中的第二导电区域电耦合到第二半导体层的导电区域中的第二导电区域，其中第二导电区域(例如，第二对电耦合的导电区域)与第一导电区域(例如，第一对电耦合的导电区域)电解耦合。例如，如关于图5f所描述的，第二导电区域504a电耦合到第二导电区域510a，并且第二组导电区域从第一组耦合的导电区域电解耦合。
184.在一些实施例中，该方法进一步包括将接合的半导体层分离成多个分离部分，每一个分离部分与机电系统相关联。例如，在分离之前，用于创建导电区域的半导体层跨越大于620mm乘750mm的尺寸。例如，在单片化之前，半导体层沉积在尺寸为620mm乘750mm的3.5代玻璃基板上方；半导体层包括布置成阵列的多个半导体部分，每个部分与单个设备相对应。半导体层可以是连续的或不连续的(例如，该层包括相邻部分之间的断裂或间隙)。在一些实例中，在单片化之前，半导体层的尺寸可能对于平面化来说太大而不具有成本效益(例如，化学机械平面化、cmp)。因此，本文所描述的实施例可以有利地创建包括导电区域而无需进行平面化的平面半导体层。在一些实施例中，在形成耦合到半导体层的设备(例如，辐射热计)之后，玻璃基板、半导体层和设备的堆叠可以被分成更小的部分(例如，晶片尺寸部分)以用于后续制造步骤。
185.在一些实施例中，由于半导体层是平面的(例如，在形成导电区域期间不产生突起)，因此不需要半导体层的平面化(例如，化学机械平面化)。作为示例性优点，由于不再需要平面化步骤，可以降低制造该设备的复杂度和成本。在一些实例中，使用半导体层(例如，
没有金属沉积)创建导电区域可足以满足设备的电要求(例如，延迟、噪声、电压降)。因此，在这些实例中，设备的成本和复杂性可以保持较低，因为无需平面化即可以满足设备要求。在平面化不是可行替代方案的那些情况下(例如，在板级处理规模上)，本文所公开的实施例可以通过消除平面化步骤来促进处理。
186.图7a示出了机电设备700的示例性密封结构。在一些实施例中，图7a示出了形成用于真空封装的密封结构的方法。例如，密封结构是机电设备700的一部分，其包括真空封装。在一些实施例中，所示出的区域是机电设备200或机电设备900的接合区域(例如，密封区域)，并且所公开的形成密封结构的方法有利地增加了封装盖(例如，用于真空封装)与基板的粘附(例如，减少分离)和/或粘附的均匀性。应当理解，图7a是示例性的，并且机电设备700可以包括所示特征的不同布置和/或更多或更少的所述特征。
187.如图7a所示，在一些实施例中，可以通过在基板706(例如，非硅基板、玻璃基板)上的接合区域中引入特征704来促进界面层702(例如，被配置成用于固定封装内部的真空的封装盖的相接层)的粘附。在一些实施例中，特征包括导电(例如，金属)材料。在一些实施例中，特征包括非导电(例如，非金属)材料。在一些实施例中，选择特征的材料以与后续处理兼容。
188.在一些实施例中，使用关于图2a至图2d和图3所描述的方法来制造特征(例如，可以使用创建交叉的方法来创建特征)。在一些实施例中，使用关于图2a至图2d和图3所描述的方法来制造特征，并增加由关于图2a至图2d和图3所描述的方法形成的相邻区域(例如，通过蚀刻)之间的高度。通过增加相邻区域之间的高度以形成特征，有利地改善了与相接部分(例如，封装盖、密封环、机电设备的第二部分)的粘附和/或与相接部分(例如，封装盖、密封环、机电设备的第二部分)的粘附均匀性。当与本文中增加半导体表面的平面度的其他实施例结合时，这可能是特别有利的。在一些实施例中，特征在没有功能性导电交叉(例如，传导用于操作机电设备的信号的导电交叉)的位置与密封金属环206或封装盖相接。在一些实施例中，特征从设备电解耦合。例如，特征包括从设备的信号线电解耦合(例如，绝缘)的导电交叉。作为另一个示例，特征包括非导电材料(例如，使用关于图2a至图2d所描述的方法来创建)。在一些实施例中，特征不延伸超过功能性导电交叉(例如，传导用于操作机电设备的信号的导电交叉(例如，关于图2a至图2d所描述的))的长度。例如，特征包括端接设备的密封区域或密封区域的任一侧的导电交叉(例如，非功能性导电交叉)。在一些实施例中，为了简单起见，未示出不包括特征的区域(例如，非导电区域、高度低于特征的区域)。
189.在一些实施例中，机电设备700不包括绝缘层。在一些实施例中，取决于特征704的应用和侧壁斜度，添加绝缘层708。例如，沉积的界面层702可能需要完全各向同性覆盖内角(例如，由特征704形成)，并且如果特征704具有90度侧壁，则可以添加绝缘层708以填充特征704和界面层702之间的潜在空隙。
190.在一些实施例中，焊料(例如，与预制件710相对应)到特征704(例如，特征是导电的)的电短路可能对设备性能有害。在一些实施例中，为了避免这种电短路，在粘附界面层702之前，用介电层(例如，绝缘层708)涂覆特征704(例如，经由pecvd或其他高压技术)。通过用介电层涂覆特征，可以实现保形涂覆，从而有利地减少角落处的系统空隙。
191.图7b示出了形成密封结构的方法750。在一些实施例中，制造机电设备的方法750包括提供具有接合区域的设备的第一部分(步骤752)。例如，提供机电设备700的一部分，并
且该设备的该部分包括接合区域，如图7a所示。
192.在一些实施例中，方法包括在接合区域中的第一部分的表面上添加特征(步骤754)。例如，在基板706上方添加特征704。在一些实施例中，使用关于图2a至图2d和图3所描述的方法来添加特征704。在一些实施例中，使用关于图2a至图2d和图3所描述的方法来添加特征704，并增加由关于图2a至图2d和图3所描述的方法形成的相邻区域(例如，通过蚀刻)之间的高度。
193.在一些实施例中，方法包括在特征上沉积界面层(步骤756)。例如，界面层702沉积至机电设备700上。在一些实施例中，方法包括将设备的第二部分定位在接合区域之上(步骤758)。例如，封装盖被定位在机电设备700的接合区域之上(例如，用于将封装盖接合到设备的第一部分)。
194.在一些实施例中，方法包括在接合区域接合设备的第一部分和第二部分(步骤760)。例如，封装盖接合到机电设备700的第一部分。
195.在一些实施例中，该方法包括在特征和界面层之间沉积绝缘层。例如，绝缘层708沉积在特征704和界面层702之间。在一些实施例中，第一部分不包括硅基板。例如，基板706是非硅基板。在一些实施例中，特征包括导电材料。例如，特征704包括导电材料(例如，金属材料、利用关于图2a至图2d和图3所描述的方法形成的导电材料)。
196.尽管制造机电设备的方法被描述为包括所述步骤，但是应当理解，该方法可以包括比所描述的更多或更少的步骤或不同顺序的步骤，并且该方法可以利用本文所公开的其他方法的步骤来执行。
197.如本文中所使用的，如果与物理特征相对应的表面在区域之上基本平坦，则物理特征是“平面的”。例如，半导体层的表面具有横跨表面的高度(例如，小于1nm、小于40nm)的均方根(rms)粗糙度。
198.例如，所公开的半导体层至少在界面区域是平面的(例如，具有密封环206、具有封装盖、具有第二半导体层(例如，关于图5f所描述的第二层的半导体层))。例如，界面区域是用于密封的界面区域，并且如果设备的密封环或第二相接区域(例如，设备的第二部分、封装盖)可以接合到界面区域并维持特定真空(例如，在密封环内、在封装盖内、在与设备的第二部分形成的外壳内)，则界面区域的表面是“平面的”。作为另一个示例，界面区域是与第二半导体层的界面区域，并且如果界面区域的表面基本上是平坦的，使得两个相接导电区域(例如，一个来自第一半导体层，而一个来自第二半导体层)可以彼此接合，并维持电耦合的导电区域之间的特定导电性，则界面区域的表面是“平面的”。在一些示例中，半导体层的表面是“平面的”而无需对半导体层表面进行平面化。
199.如本文中所使用的，如果材料具有高于导电性较差的材料(例如，绝缘体、未掺杂的半导体、p型半导体)的电导率，则该材料是“导电的”。导电性较差的材料可以是“非导电”材料。具体地，在等效电势下，与非导电材料相比，更多电流将穿过导电材料。例如，如关于图2a至图2d、图5a至图5f或图7a所描述的，所公开的导电区域比所公开的非导电区域更导电；在相同电压下，与非导电区域相比，显著更多的电流将穿过导电区域。导电材料的导电性可以处于足以满足设备(例如，机电设备200、关于图5a至图5f所描述的机电设备、机电设备700、机电设备900)的电要求(例如，延迟、噪声、电压降、可以传导满足设备要求的足够量的电流)的水平。
200.尽管在本公开中使用“电耦合”和“耦合”来描述两个电元件之间的电连接，但是应当理解，电连接不一定需要耦合在一起的组件的端子之间的直接连接。在不脱离本公开的范围的情况下，可以存在所述组件的不同组合和连接。例如，组件的端子使用电布线电耦合在一起。在另一个示例中，闭合(导通)开关连接在耦合在一起的组件的端子之间。在又另一个示例中，附加元件连接在耦合在一起的组件的端子之间，而不影响电路的特性。例如，可以添加缓冲器、放大器和无源电路元件，而不影响电路的特性并且不脱离本公开的范围。
201.类似地，尽管在本公开中使用“电解耦合”来描述电路的两个元件之间的电断连，但是应当理解，电断连不一定需要在被切换的组件的端子之间物理断开(open)。还应当理解，“解耦合”不限于意指防止两个元件之间的电能传递。例如，高阻抗元件连接在解耦合的元件的端子之间。在另一个示例中，断开(非导通)开关连接在解耦合的组件的端子之间，从而有效地使这些组件解耦合。
202.通常，如本文中所使用的，术语“基本上”用于描述理想地具有精确质量(例如，固定的、相同的、统一的、相等的、类似的、成比例的)但实际上具有与精确质量在功能上等效的质量的(多个)元素或(多个)数量。例如，被描述为基本上固定或统一的元素或数量可以偏离固定值或统一值，只要该偏差在系统的容许偏差内(例如，准确度要求等)。作为另一个示例，被描述为基本上相等的两个元素或数量可以近似相等，只要差异在不会在功能上影响系统操作的容许偏差内。
203.同样，尽管一些元素或数量是在绝对意义上描述的，而没有术语“基本上”，但是应当理解，这些元素和数量可以具有与绝对描述功能上等效的质量。例如，在一些实施例中，比率被描述为一。然而，应当理解，该比率可以大于或小于一，只要比率在系统的容许偏差内(例如，准确度要求等)，除非上下文明确地另有规定。
204.图8示出了根据实施例的制造机电系统的方法800。作为非限制性示例，电化学系统可以与本文所描述的设备(例如，机电设备200、图5a至图5f中示出的机电设备、机电设备700)或系统相关联。为了制造机电系统，可以使用方法800中的过程步骤中的全部或一些，并且可以以不同的顺序使用。作为非限制性示例，步骤814可以在步骤812之前执行。在一些实施例中，方法300或方法600可以与方法800一起执行。
205.方法800包括步骤802，提供基板。在一些实施例中，基板由玻璃制成。在一些实施例中，基板是低温多晶硅。在一些实施例中，基板是硼硅酸盐，其包含用于微调性质的附加元素。硼硅酸盐的示例是corning eagle
tm
，其产生碱土金属硼铝硅酸盐(负载有硼、铝和各种碱土元素的硅酸盐)。其他变型可从asahi glass
tm
或schott
tm
获得。
206.在一些实施例中，平板玻璃工艺用于制造机电系统。在一些实施例中，液晶显示器(lcd)工艺用于制造机电系统。在一些实施例中，使用oled显示器工艺或x射线面板工艺。采用平板玻璃工艺可以允许增加基板尺寸，从而允许每个基板具有更多数量的电化学系统，这降低了处理成本。“面板级”的基板尺寸可以包括620mm x 750mm、680mm x 880mm、1100mm x 1300mm、1300mm x 1500mm、1500mm x 1850mm、1950mm x 2250mm和2200mm x 2500mm。此外，面板级制造中的薄膜晶体管(tft)也可以降低成本，因此，例如，lcd-tft工艺可以是有益的。
207.方法800包括步骤804，将mems添加到基板。尽管mems用于描述结构的添加，但是应当理解，在不偏离本公开的范围的情况下，可以添加其他结构。在使用面板级处理的实施例
中，可以使用lcd-tft工艺添加mems结构。
208.步骤804之后可以是可选的步骤816，子电镀。当基板大于后续步骤中使用的处理装备时，可以使用步骤816。例如，如果使用面板级工艺(诸如lcd)，则一些实施例将包括(在步骤804处)将面板切割成晶片尺寸以执行进一步处理(例如，使用cmos制造装备)。在其他实施例中，在整个方法800中使用相同尺寸的基板(即，不使用步骤816)。
209.方法800包括步骤806，将mems从基板释放。
210.方法800包括步骤808，释放后处理。这种释放后处理可以为进一步的处理步骤(诸如平面化)准备mems结构。在晶片级处理中，平面化可以包括化学机械平面化。在一些实施例中，进一步的工艺步骤包括回蚀，其中将光刻胶旋涂到形貌上以生成更平坦的表面，然后对该表面进行蚀刻。对蚀刻时间的更高控制可以产生更平滑的表面轮廓。在一些实施例中，进一步的工艺步骤包括“旋涂玻璃”，其中将玻璃负载的有机粘合剂旋涂到形貌上，并烘烤结果以驱除有机溶剂，从而留下更光滑的表面。
211.方法800包括步骤810，必要时对mems结构进行真空封装。真空封装可有益于延长设备寿命。
212.方法800包括步骤812，单片化。一些实施例可以包括校准和芯片编程，这可以考虑传感器的性质。本文所描述的方法在玻璃基板制造工艺中可为有利的，这是因为玻璃光刻能力的均匀性是有限的。作为进一步的优点，玻璃具有较低的导热率，并且因此玻璃基板可以是更好的热绝缘体；通过制造将辐射热计像素与玻璃基板分离的薄结构，本文的实施例可以更好地用于将玻璃辐射热计像素与封装环境热隔离。
213.方法800包括步骤814，读出集成电路(roic)的附接和柔性/pcb附接。作为非限制性示例，读出电路可以与本文所描述的设备或系统相关联。本文所描述的过程和设备可以具有进一步的优点，即信号处理所需的面积可以比由感测物理决定(dictate)的感测面积小得多。通常，传感器集成在cmos电路的顶部上，并且区域驱动成本导致技术节点对于信号处理任务来说不是最佳的。本文所描述的工艺可以使用更合适的cmos，并减小信号处理所需的面积，从而通过利用fpd(平板显示器)制造的低成本，将传感器从任何面积限制中解放出来。在一些实施例中，roic特别地被设计成用于感测特定的电磁波长(诸如x射线、thz、lwir)。
214.图9示出了示例性传感器。在一些实施例中，传感器900是使用方法800来制造的。传感器900包括玻璃基板906、耦合到玻璃基板906的宽度小于250nm的结构、以及耦合到结构904的传感器像素902。在传感器900的一些实施例中，结构904是将有源区域与玻璃热分离的铰链。在一些实施例中，传感器900接收输入电流或电荷，并基于接收到的辐射来输出输出电流或电荷(例如，传感器的两个端子之间的电阻响应于暴露于lwir辐射而改变)。
215.在一些实施例中，传感器包括玻璃基板、通过本文所述的方法中的任意个制造并耦合到玻璃基板的结构、以及耦合到该结构的传感器像素。
216.在一些实施例中，传感器包括通过lcd-tft制造工艺制造的mems或nems设备和通过本文所述的方法中的任意个制造的结构。
217.作为示例，传感器可以包括电阻式传感器和电容式传感器。辐射热计可以用于多种应用。例如，长波红外(lwir，波长约为8-14μm)辐射热计可以用于汽车和商业安全行业。例如，具有qvga、vga和其他分辨率的lwir辐射热计。太赫兹(thz，波长约为1.0-0.1mm)辐射
热计可以用于安全(例如，机场乘客安全筛查)和医疗(医疗成像)。例如，具有qvga分辨率和其他分辨率的thz辐射热计。一些电化学系统可以包括x-射线传感器或相机系统。类似地，lwir和thz传感器用于相机系统。一些机电系统应用于医疗成像(诸如内窥镜和外窥镜)。x-射线传感器包括直接感测配置以及间接感测配置。
218.其他机电系统包括用于光检测和测距(lidar)系统的扫描仪。例如，光学扫描仪，其中激光束的空间特性可以被成形(例如，波束指向)。机电系统包括惯性传感器(例如，其中输入刺激是线性运动或角运动)。一些系统可以用于生物感测平台和生物治疗平台(例如，检测生化试剂的地方)。
219.应当理解，示出设备的图是用于说明性目的。应当理解，所公开的发明的实施例可以不是如图所示的矩形布置。尽管示例性设备包括特定数量的导电区域，但是应当理解，设备可以包括任意数量的导电区域。
220.尽管所公开的设备的一些部分用虚线圆圈示出，但是应当理解，虚线圆圈仅为了清楚而添加，而并非旨在是限制性的。应当理解，所公开的设备的其他部分的视图可以基本上与示例性视图类似。
221.在一个方面中，一种用于制造机电系统的方法包括：提供具有平面表面的半导体层；通过改性所述半导体层的组成来在所述半导体层中创建导电区域和相邻的非导电区域，其中所述平面表面包括所述导电区域和所述非导电区域的表面；以及在所述平面表面上方施加气密密封以创建气密密封体积，其中：所述导电区域中的导电区域包括第一部分和第二部分，导电区域的第一部分在气密密封体积下方，并且导电区域的第二部分不在气密密封体积下方。
222.在上述方法的一个方面中，在半导体层中创建导电区域包括对半导体层的区域进行掺杂以创建导电区域。
223.在上述方法的一些方面中，对半导体层的区域进行掺杂进一步包括对区域进行n型掺杂。
224.在上述方法的一些方面中，方法进一步包括对半导体层的区域进行p型掺杂以创建非导电区域。
225.在上述方法的一些方面中，气密密封体积是真空的。
226.在上述方法的一些方面中，导电区域在不改变半导体层的形貌的情况下被创建。
227.在上述方法的一些方面中，在半导体层中创建导电区域包括在半导体层的区域中形成硅化物以创建导电区域。
228.在上述方法的一些方面中，形成硅化物进一步包括在半导体层的顶部上沉积图案化金属。
229.在上述方法的一些方面中，半导体层的表面跨越大于620mm乘750mm的尺寸。
230.在上述方法的一些方面中，半导体层中的非导电区域包括未掺杂的半导体。
231.在上述方法的一些方面中，导电区域在不从半导体层移除材料的情况下被创建。
232.在上述方法的一些方面中，方法进一步包括将通孔电耦合到导电区域。
233.在上述方法的一些方面中，方法进一步包括将导电区域电耦合到辐射热计电路。
234.在上述方法的一些方面中，提供具有平面表面的半导体层包括在玻璃基板上沉积半导体层。
235.在上述方法的一些方面中，方法进一步包括在半导体层上方和气密密封下方提供绝缘层。
236.在上述方法的一些方面中，方法包括氧化非导电区域。
237.在上述方法的一些方面中，方法进一步包括将半导体层分离成多个分离部分，其中施加气密密封进一步包括在分离部分的顶部上施加气密密封。
238.在一个方面中，一种机电系统包括：具有平面表面的半导体层，其中所述半导体层包括导电区域和相邻的非导电区域，其中导电区域包括经改性材料，并且相邻的非导电区域包括材料；以及施加在平面表面上方的气密密封，其中气密密封创建气密密封体积，其中：所述导电区域中的导电区域包括第一部分和第二部分，导电区域的第一部分在气密密封体积下方，并且导电区域的第二部分不在气密密封体积下方。
239.在上述系统的一个方面中，半导体层的导电区域被掺杂。
240.在上述系统的一些方面中，导电区域包括n型掺杂剂。
241.在上述系统的一些方面中，非导电区域包括p型掺杂剂。
242.在上述系统的一些方面中，导电区域在不改变半导体层的形貌的情况下被创建。
243.在上述系统的一些方面中，导电区域包括硅化物。
244.在上述系统的一些方面中，硅化物通过在半导体层的顶部上沉积图案化金属来形成。
245.在上述系统的一些方面中，半导体层的表面跨越大于620mm乘750mm的尺寸。
246.在上述系统的一些方面中，半导体层中的非导电区域包括未掺杂的半导体。
247.在上述系统的一些方面中，导电区域在不从半导体层移除材料的情况下被创建。
248.在上述系统的一些方面中，系统进一步包括电耦合到导电区域的通孔。
249.在上述系统的一些方面中，导电区域中的至少一个导电区域电耦合到辐射热计电路。
250.在一些实施例中，系统进一步包括玻璃基板，其中半导体层被沉积在玻璃基板上。
251.在上述系统的一些方面中，系统进一步包括在半导体层上方和气密密封下方的绝缘层。
252.在上述系统的一些方面中，非导电区域被氧化。
253.在上述系统的一些方面中，非导电区域以与导电区域的改性不同的方式被改性。
254.在一个方面中，一种用于制造机电系统的方法包括：提供具有第一平面表面的第一半导体层；通过改性第一半导体层的组成，来在第一半导体层中创建导电区域和相邻的非导电区域；提供具有第二平面表面的第二半导体层；通过改性第二半导体层的组成，来在第二半导体层中创建导电区域和相邻的非导电区域；接合第一半导体层和第二半导体层，其中第二平面表面与第一平面表面平行，以及将第二半导体层电耦合到第一半导体层。
255.在上述方法的一些方面中，在第一半导体层和第二半导体层中创建导电区域包括对半导体层的区域进行掺杂以创建导电区域。
256.在上述方法的一些方面中，对半导体层的区域进行掺杂进一步包括对区域进行n型掺杂。
257.在上述方法的一些方面中，方法进一步包括对半导体层的区域进行p型掺杂以创建非导电区域。
258.在上述方法的一些方面中，导电区域在不改变半导体层的形貌的情况下被创建。
259.在上述方法的一些方面中，在半导体层中创建导电区域包括在半导体层的区域中形成硅化物以创建导电区域。
260.在上述方法的一些方面中，半导体层中的非导电区域包括未掺杂的半导体。
261.在上述方法的一些方面中，导电区域在不从半导体层移除材料的情况下被创建。
262.在上述方法的一些方面中，方法进一步包括对第一平面表面和第二平面表面进行表面处理。
263.在上述方法的一些方面中，方法进一步包括在接合第一半导体层和第二半导体层之前激活经表面处理的平面表面。
264.在上述方法的一些方面中，将第二半导体层电耦合到第一半导体层包括将第二半导体层的导电区域电耦合到第一半导体层的导电区域。
265.在上述方法的一些方面中，方法进一步包括将第一半导体层的导电区域的第二导电区域电耦合到第二半导体层的导电区域的第二导电区域，其中第二导电区域与第一导电区域电解耦合。
266.在上述方法的一些方面中，电耦合的导电区域形成信号线。
267.在上述方法的一些方面中，方法进一步包括氧化非导电区域。
268.在上述方法的一些方面中，方法进一步包括将接合的半导体层分离成多个分离部分，每一个分离部分与机电系统相关联。
269.在上述方法的一些方面中，第一平面和第二平面表面具有小于1nm的均方根粗糙度。
270.在一个方面中，一种机电系统包括：具有第一平面表面的第一半导体层，其中第一半导体层包括导电区域和相邻的非导电区域，其中导电区域包括第一经改性材料，并且相邻的非导电区域包括第一材料；以及具有第二平面表面的第二半导体层，其中第二半导体层包括导电区域和相邻的非导电区域，其中导电区域包括第二经改性材料，并且相邻的非导电区域包括第二材料，其中：第一平面表面与第二平面表面平行，并且第一半导体层的导电区域电耦合到第二半导体层的导电区域。
271.在上述系统的一些方面中，第一半导体层和第二半导体层的导电区域被掺杂。
272.在上述系统的一些方面中，导电区域包括n型掺杂剂。
273.在上述系统的一些方面中，非导电区域包括p型掺杂剂。
274.在上述系统的一些方面中，导电区域在不改变半导体层的形貌的情况下被创建。
275.在上述系统的一些方面中，导电区域包括硅化物。
276.在上述系统的一些方面中，半导体层中的非导电区域包括未掺杂的半导体。
277.在上述系统的一些方面中，导电区域在不从半导体层移除材料的情况下被创建。
278.在上述系统的一些方面中，第一平面半导体层和第二平面半导体层被表面处理。
279.在上述系统的一些方面中，第二半导体层的导电区域电耦合到第一半导体层的导电区域。
280.在上述系统的一些方面中，第一半导体层的导电区域的第二导电区域电耦合到第二半导体层的导电区域的第二导电区域，并且第二导电区域与第一导电区域电解耦合。
281.在上述系统的一些方面中，电耦合的导电区域是信号线。
282.在上述系统的一些方面中，非导电区域被氧化。
283.在上述系统的一些方面中，第一平面和第二平面表面具有小于1nm的均方根粗糙度。
284.在一个方面中，一种用于制造机电系统的方法，包括：提供具有接合区域的设备的第一部分；在接合区域中的第一部分的表面上添加特征；在特征上沉积界面层；将设备的第二部分定位在接合区域之上；以及在接合区域处接合设备的第一部分和第二部分。
285.在上述方法的一些方面中，方法包括在特征和界面层之间沉积绝缘层。
286.在上述方法的一些方面中，第一部分包括非硅材料。
287.在上述方法的一些方面中，特征包括导电材料。
288.尽管所公开的实施例已经参考附图充分地描述了示例，但是应当注意，各种改变和修改对于本领域技术人员将变得显而易见。此类改变和修改应被理解为包括在所附权利要求所限定的所公开实施例的范围内。
289.在对本文中各种所描述的实施例的描述中使用的术语仅出于描述特定实施例的目的，而不旨在是限制性的。如在对所描述的各实施例和所附权利要求的描述中所使用的，单数形式“一(a、an)”、和“该(the)”旨在也包括复数形式，除非上下文另外明确指出。还将理解，如本文所使用的术语“和/或”是指并涵盖一个或多个相关联所列项目的任何和所有可能的组合。将进一步理解的是，术语“包括”、“包括有”、“包含”和/或“包含有”当在本说明书中使用时指明所陈述的特征、整数、步骤、操作、要素和/或部件的存在，但并不排除一个或多个其他特征、整数、步骤、操作、要素、部件和/或其群组的存在或添加。