一种具有空腔结构的电子器件及其制备方法

1.本发明属于半导体技术领域，具体涉及一种具有空腔结构的电子器件及其制备方法。


背景技术：

2.晶圆级封装技术凭借其高密度、轻薄短小、良好的散热性能和良好的高频性能等优点，逐步引领未来sip技术发展的方向。近年来，对于智能传感、光电等新型应用领域，出现了越来越多的异质/异构和tsv、fanoμt等先进的晶圆级集成封装技术相结合的需求。而不同于传统的微电子集成，异质或异构的特殊性给晶圆级集成封装带来了新的工艺兼容挑战。
3.对于具有空腔结构的电子器件，采用标准的微电子组装技术，例如，回流焊的高温回流、阻焊剂工艺等，存在污染或者损坏空腔结构的问题。


技术实现要素：

4.鉴于上述分析，本发明旨在提供一种具有空腔结构的电子器件及其制备方法，解决了现有技术中具有空腔结构的电子器件采用标准的微电子组装技术存在污染或者损坏空腔结构的问题。
5.本发明的目的主要是通过以下技术方案实现的：
6.本发明提供了一种具有空腔结构的电子器件，包括器件基体和封盖层，器件基体的至少一个表面开设有空腔结构，器件基体设有空腔结构的表面覆盖封盖层，使得封盖层封盖空腔结构的开口。
7.进一步地，具有空腔结构的电子器件为硅光芯片或微环调制器。
8.进一步地，上述空腔结构的开口尺寸为1～10μm，空腔结构的深度为20～100μm。
9.进一步地，封盖层为氧化硅、氮化硅、聚酰亚胺树脂(pi)、光敏介质材料、干膜或石墨烯中的一种或多种。
10.进一步地，上述封盖层材料为杨氏模量为10～75gpa的材料
11.进一步地，上述封盖层材料为折射率为1～1.5的材料。
12.进一步地，上述封盖层的厚度大于2μm。
13.进一步地，上述封盖层的厚度为2μm～10μm。
14.进一步地，后续工艺包括深孔刻蚀，封盖层的厚度为2μm～5μm。
15.进一步地，后续工艺仅为封盖层的表层走线工艺，封盖层的厚度为2μm～10μm。
16.本发明还提供了一种具有空腔结构的电子器件的制备方法，包括如下步骤：
17.在器件基体设有空腔结构的表面形成封盖层，使得封盖层封盖空腔结构的开口。
18.进一步地，采用等离子体增强化学气相沉积(pecvd)或光刻胶侧向堆积形成封盖层。
19.进一步地，采用等离子体增强化学气相沉积形成封盖层，包括如下步骤：
20.步骤a：将器件基体传入沉积腔室；
21.步骤b：对沉积腔室中的器件基体进行加热；
22.步骤c：向沉积腔室内通入反应气体；
23.步骤d：反应气体与等离子体反应，形成封盖层。
24.进一步地，采用光刻胶喷涂形成封盖层，包括如下步骤：
25.步骤a：在器件基体的表面侧向堆积(例如，喷涂)光刻胶；
26.步骤b：对光刻胶进行烘烤和固化，形成封盖层。
27.进一步地，喷胶角度为70～85度，喷胶速度为10mm/min～100mm/min。
28.进一步地，上述在器件基体设有空腔结构的表面形成封盖层，使得封盖层封盖空腔结构的开口之后，还包括如下步骤：
29.对形成有封盖层的器件基体进行封装工艺。
30.进一步地，封装工艺为晶圆级通孔工艺、晶圆级凸点工艺、晶圆临时键合工艺、晶圆级解键合工艺或晶圆级背面工艺。
31.进一步地，晶圆级通孔工艺包括光刻胶涂覆、小孔光刻、显影、干法刻蚀深孔、湿法清洗、绝缘层沉积、种子层沉积和/或电镀工艺。
32.进一步地，晶圆级凸点工艺包括光刻胶厚胶涂覆，厚胶光刻、厚胶显影、清洗，电镀化镀和/或湿法清洗工艺。
33.进一步地，晶圆临时键合工艺、晶圆级解键合工艺配合使用，晶圆级正面临时键合工艺包括键合胶涂覆、烘烤和/或加温加压力压合，晶圆级解键合工艺包括湿法加温浸泡、兆声清洗和/或喷淋冲刷清洗。
34.进一步地，晶圆级背面工艺包括正面临时键合、背面减薄、背面tsv露头、背面绝缘层沉积、背面种子层沉积、背面光刻、背面电镀、化学镀和/或背面清洗工艺。
35.进一步地，上述对形成有封盖层的器件基体进行封装工艺之后还包括如下步骤：
36.去除封盖层。
37.进一步地，采用刻蚀、腐蚀、机械研磨或化学机械抛光中的一种或多种去除封盖层。
38.与现有技术相比，本发明至少可实现如下有益效果之一：
39.a)本发明提供的具有空腔结构的电子器件，在空腔的开口处设有用于封盖的封盖层，在后续工艺(例如，硅通孔技术tsv等工艺)中，能够避免介质层、金属层、键合胶等的进入和沾污空腔，尤其是金属等难以去除的材料，从而能够保证空腔结构的完整性和洁净度，进而能够提高电子器件的整体稳定性。
40.b)本发明提供的具有空腔结构的电子器件，空腔结构的开口尺寸可以控制在1～10μm范围内，将空腔结构的开口尺寸限定在上述范围内，开口越小，能够保证在封盖层形成过程中，处于空腔结构口的开口处的封盖层能够实现快速封口，避免封盖层的制备材料进入空腔结构中。
41.c)本发明提供的具有空腔结构的电子器件，封盖层的厚度为2μm～10μm，封盖层的厚度较小，不利于空腔结构开口处的封盖层形成，即使能够形成封盖层，如果力学强度较小，也不利于后续电子器件的使用；而封盖层的厚度过大，则不利于后续工艺的进行。
42.d)本发明提供的具有空腔结构的电子器件的制备方法，封盖层采用等离子体增强
化学气相沉积或光刻胶喷涂实现，这两种工艺具有表面覆盖特性，只会覆盖到空腔结构的侧壁上部的有限区域，不会造成耦合区的污染。
43.本发明的其他特征和优点将在随后的说明书中阐述，并且，部分的从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在所写的说明书以及附图中所特别指出的结构来实现和获得。
附图说明
44.附图仅用于示出具体发明的目的，而并不认为是对本发明的限制，在整个附图中，相同的参考符号表示相同的部件。
45.图1为本发明实施例一提供的具有空腔结构的电子器件的局部侧视图；
46.图2为本发明实施例二提供的具有空腔结构的电子器件的制备方法制得的电子器件的局部侧视图，其中，封装工艺为晶圆级通孔工艺；
47.图3为本发明实施例二提供的具有空腔结构的电子器件的制备方法制得的电子器件的局部侧视图，其中，封装工艺为晶圆级凸点工艺；
48.图4为本发明实施例二提供的具有空腔结构的电子器件的制备方法制得的电子器件的局部侧视图，其中，封装工艺为晶圆级正面临时键合工艺；
49.图5为本发明实施例二提供的具有空腔结构的电子器件的制备方法制得的电子器件的局部侧视图，其中，封装工艺为晶圆级背面工艺。
50.附图标记：
51.1-器件基体；2-空腔结构；3-封盖层。
具体实施方式
52.下面结合附图来具体描述本发明的优选发明，其中，附图构成本发明的一部分，并与本发明的发明一起用于阐释本发明的原理。
53.实施例一
54.本实施例提供了一种具有空腔结构的电子器件，例如，硅光芯片或微环调制器，参见图1，包括器件基体1和封盖层3，器件基体1的至少一个表面开设有空腔结构2，器件基体1设有空腔结构2的表面覆盖封盖层3，使得封盖层3封盖空腔结构2的开口。
55.需要说明的是，对于具有空腔结构的电子器件来说，设有空腔结构2的区域为耦合区。此外，由于空腔结构2的设置，相应地，设于空腔结构2上方的器件形成悬臂梁结构。
56.与现有技术相比，本实施例提供的具有空腔结构的电子器件，在空腔的开口处设有用于封盖的封盖层3，在后续工艺(例如，硅通孔技术tsv等工艺)中，能够避免介质层、金属层、键合胶等的进入和沾污空腔，尤其是金属等难以去除的材料，从而能够保证空腔结构2的完整性和洁净度，进而能够提高电子器件的整体稳定性。
57.值得注意的是，在封盖层3形成过程中，需要保证封盖层3的制备材料不会进入空腔结构2中，因此，上述空腔结构2的开口尺寸可以控制在1～10μm范围内，空腔结构2的深度可以控制在20～100μm范围内。这是因为，将空腔结构2的开口尺寸限定在上述范围内，开口越小，能够保证在封盖层3形成过程中，处于空腔结构2口的开口处的封盖层3能够实现快速封口，避免封盖层3的制备材料进入空腔结构2中。
58.对于封盖层3的材料，在选择过程中，需要同时考虑快速封口、应力影响和光学特性等多方面。
59.具体来说，从快速封口的角度考虑，上述封盖层3材料可以选择氧化硅、氮化硅、聚酰亚胺树脂(pi)、光敏介质材料、干膜、石墨烯等低流动性的材料；从应力影响的角度考虑，上述封盖层3材料可以选择杨氏模量为10～75gpa的低杨氏模量材料；从光学特性的角度考虑，上述封盖层3材料可以选择折射率为1～1.5的低折射率材料。
60.需要说明的是，在实际应用中，上述封盖层3材料需要根据不同的应用场景进行选择，从而能够保证具有空腔结构的电子器件的功能不受影响。举例来说，对于光场约束电子器件(例如，硅光芯片)，根据波动光学菲涅尔反射，全反射发生需要满足一定的折射率差，以此来保证光场约束电子器件的中心区域的折射率高于边缘区域的折射率，例如，氧化硅(折射率1.55)和空气(折射率1)；而对于空腔结构2对热量比较敏感(例如，微环调制器)的电子器件，则需要选择散热系数较高的材料，例如，石墨烯，从而能够使热量尽快从空腔结构2中扩散出去，减少封盖层3设置对散热性的影响。
61.为了保证封盖层3具有足够的结构完整性和力学强度，上述封盖层3的厚度大于2μm，例如，2μm～10μm。这是因为，封盖层3的厚度较小，不利于空腔结构2开口处的封盖层3形成，即使能够形成封盖层3，如果力学强度较小，也不利于后续电子器件的使用；而封盖层3的厚度过大，则不利于后续工艺的进行。具体来说，封盖层3的厚度可以根据后续工艺(是指封盖层3形成后电子器件的制备工艺)需求进行调整，如果后续工艺包括深孔刻蚀，则封盖层3的厚度为2μm～5μm，如果后续工艺仅为封盖层3的表层走线工艺，则封盖层3的厚度为2μm～10μm。
62.实施例二
63.本实施例提供了一种具有空腔结构的电子器件的制备方法，包括如下步骤：
64.在器件基体1设有空腔结构2的表面形成封盖层3，使得封盖层3封盖空腔结构2的开口。
65.与现有技术相比，本实施例提供的具有空腔结构的电子器件的制备方法的有益效果与实施例一提供的具有空腔结构的电子器件的有益效果基本相同，在此不一一赘述。
66.对于封盖层3的形成方法，具体来说，可以采用等离子体增强化学气相沉积(pecvd)、光刻胶喷涂等工艺。其中，等离子增强化学气相沉积，利用辉光放电，在高频电场下使得稀薄气体电离产生等离子体，利用低温等离子体作为能量源，同时使得衬底硅升温到预定温度，然后通如适量的反应气体，经过一系列化学反应和等离子体反应，在器件基体1设有空腔结构2的表面形成封盖层3。
67.需要说明的是，封盖层3采用等离子体增强化学气相沉积或光刻胶喷涂实现，这两种工艺具有表面覆盖特性，只会覆盖到空腔结构2的侧壁上部的有限区域，不会造成耦合区的污染。
68.具体来说，采用等离子体增强化学气相沉积形成封盖层3，包括如下步骤：
69.步骤a：将器件基体1传入沉积腔室；
70.步骤b：对沉积腔室中的器件基体1进行加热；
71.步骤c：向沉积腔室内通入反应气体；
72.步骤d：反应气体与等离子体反应，形成封盖层3。
73.在实际应用中，对于等离子体增强化学气相沉积工艺，可以通过调整射频功率和sih4的气体流量，加快沉积速率，使得封盖层3材料(例如，氧化硅)能够在空腔结构2的开口处快速成膜，壁面封盖层3材料在腔结构内沉积，待封盖层3材料已经实现对空腔结构2的开口处初步封闭，可以适当降低射频功率，这样可以使得生长的封盖层3更加致密，从而提高封盖层3的强度和抗腐蚀性能。示例性地，如果对于8英寸设备，射频功率为100～1000瓦特，sih4的气体流量为几百到几千sccm，实际应用中，如果需要加快成膜速度，可以加大气体量。
74.对于采用光刻胶喷涂形成封盖层3，包括如下步骤：
75.步骤a：在器件基体1的表面侧向堆积(例如，喷涂)光刻胶；
76.步骤b：对光刻胶进行烘烤和固化，形成封盖层3。
77.对于光刻胶喷涂工艺，采用侧向堆积的方式实现空腔结构2开口处的封盖层3的形成，相应地，可以通过控制喷胶角度和喷胶速度，使得光刻胶在空腔结构2开口处的侧向堆积，实现空腔结构2的开口处封闭。示例性地，喷胶角度为70～85度，喷胶速度为10mm/min～100mm/min。
78.可以理解的是，为了实现电子器件的制备，上述在器件基体1设有空腔结构2的表面形成封盖层3，使得封盖层3封盖空腔结构2的开口之后，还包括如下步骤：
79.对形成有封盖层3的器件基体1进行封装工艺。
80.具体来说，封装工艺为晶圆级通孔工艺(参见图2)、晶圆级凸点工艺(参见图3)、晶圆临时键合工艺、晶圆级解键合工艺(参见图4)或晶圆级背面工艺(参见图5)。
81.其中，晶圆级通孔工艺包含但不限于光刻胶涂覆、小孔光刻、显影、干法刻蚀深孔、湿法清洗、绝缘层沉积、种子层沉积和/或电镀工艺；晶圆级凸点工艺包含但不限于光刻胶厚胶涂覆，厚胶光刻、厚胶显影、清洗，电镀化镀和/或湿法清洗工艺；晶圆临时键合工艺、晶圆级解键合工艺通常需要配合成套使用，晶圆级正面临时键合工艺包括但不限于键合胶涂覆、烘烤和/或加温加压力压合，晶圆级解键合工艺包括但不限于湿法加温浸泡、兆声清洗和/或喷淋冲刷清洗；晶圆级背面工艺包含但不限于：正面临时键合、背面减薄、背面tsv露头、背面绝缘层沉积、背面种子层沉积、背面光刻、背面电镀、化学镀和/或背面清洗工艺。
82.需要强调的是，现有技术中，由于未设置封盖层3，具有空腔结构的电子器件只能采用特殊的工艺复杂的封装工艺进行封装，某些空腔结构的电子器件甚至无法在不影响最终性能的基础上实现封装工艺，上述所列举的标准的封装工艺无法在保留原有流程的基础上用于具有空腔结构的电子器件。具体来说，对于晶圆级通孔工艺，如果晶圆表面存在开放的空腔结构2，尤其是深宽比较大的深腔结构，具体来说，是指深宽比为2～100(例如，2、5、20、45、65、80、95或100)的空腔结构，在经过上述工艺之后，会使得深孔涂胶均匀性变差，也会造成腔内不易清洗、残胶遗留、电镀种子层不连续等问题，一方面会对空腔结构2有破坏，另一方面会使得后续电镀等金属工艺难以实现。对于晶圆级凸点工艺，如果晶圆表面存在开放的空腔结构2，尤其是深宽比较大的深腔结构，在经过上述工艺之后，会造成腔内不易清洗、残胶遗留、电镀种子层不连续等问题，一方面会对空腔结构2有破坏，另一方面会使得后续电镀等金属工艺难以实现。对于晶圆临时键合工艺、晶圆级解键合工艺，如果晶圆表面存在开放的空腔结构2，尤其是深宽比较大的深腔结构，在经过上述工艺之后，会造成腔内不易清洗、残胶遗留、空腔结构2破坏等风险；采用封盖工艺后，可以保证晶圆表面的完整
性。对于晶圆级背面工艺，如果正面没有进行封盖工艺的完成，上述背面工艺过程中，会对正面空腔结构2产生污染甚至是带来结构破损，封盖工艺保证了晶圆的表面的完整性。
83.考虑到封盖层3的设置可能会影响电子器件后续的应用，例如，封装工艺为晶圆级通孔工艺(参见图2)的情况，上述对形成有封盖层3的器件基体1进行封装工艺之后还包括如下步骤：
84.采用刻蚀、腐蚀、机械研磨或化学机械抛光中的一种或多种去除封盖层3。
85.以上所述仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。