用于制造微机械传感器的方法与流程

1.本发明涉及一种用于制造微机械传感器的方法。本发明还涉及一种微机械传感器。


背景技术：

2.在表面微机械技术(omm)中，总是会出现必须在大面积区域下方去除牺牲层的需求。如果这些区域无法结构化成面式地由蚀刻介质穿透，以便例如能够将用于去除牺牲层的路径保持为短的，则必须从该区域/该结构的最外侧边缘开始进行牺牲层蚀刻。这需要非常长的蚀刻时间，这会导致更高的成本。出于这个原因，存在在牺牲层的区域中有针对性地实现通道的多种方案，借助所述方案蚀刻介质可以快速地分配在面中，并且由此可以实现显著更短的蚀刻时间。
3.de102013213065b4公开了一种机械构件和一种用于微机械构件的制造方法。
4.de102013222664a1公开了一种微机械结构和一种用于制造微机械结构的方法。


技术实现要素：

5.本发明的任务是，提供一种用于制造微机械传感器的改进方法。
6.该任务根据第一方面利用一种用于制造微机械传感器的方法来解决，该方法具有以下步骤：
[0007]-将第一氧化物牺牲层施加到衬底上；
[0008]-通过在所述第一氧化物牺牲层中的开口去除所述衬底的材料；
[0009]-通过施加第二氧化物牺牲层封闭在所述第一氧化物牺牲层中的所述开口；
[0010]-在载体结构上构造感测区域，其中，所述感测区域和所述载体结构构造在所述氧化物牺牲层上，并且所述感测区域和/或所述载体结构通过至少一个形成柔性结构的附接区域与所述衬底连接；以及
[0011]-借助蚀刻工艺至少部分地去除在所述载体结构和所述衬底之间的氧化物牺牲层。
[0012]
以这种方式，在载体结构上提供感测区域，该感测区域与位于其下的衬底、例如硅衬底(si衬底)机械解耦或者说分离并且仅在少量的点上与si衬底在端面连接。以这种方式，借助在大的面中去除的牺牲氧化物实现了应力解耦的感测区域的制造。有利地，在具有构造在其上的感测区域的载体结构和支撑结构之间的间距能够在层厚度上发生变化。结果，以这种方式可以制造应力技术上解耦的微机械传感器。结果，由此根据本发明在载体结构上产生了微机械传感器的感测区域，该感测区域传统上在没有应力解耦的情况下制造在硅晶片(si晶片或也为si衬底)上。这意味着，传感器的整个制造过程从si晶片表面转移到载体结构的表面上，这实现了应力解耦。
[0013]
根据第二方面，该任务利用一种微机械传感器来解决，该微机械传感器具有：
[0014]-载体结构，其具有构造在载体结构上的感测区域；其中，所述载体结构向下至少
部分地与所述衬底间隔开并且在侧向上至少区段地式附接到所述衬底上。
[0015]
所述方法的优选扩展方案是从属权利要求的主题。
[0016]
所述方法的一个有利的扩展方案的特征在于，为了去除在所述载体结构和所述衬底之间的氧化物牺牲层，在所述衬底中构造沟道和/或沟槽结构。以这种方式，在衬底中提供结构以分配蚀刻气体，所述结构实现了快速地大面积分配蚀刻气体。以这种方式，可以以简单的方式完成载体结构的暴露(freistellung)。
[0017]
所述方法的另一个有利的扩展方案的特征在于，以在所述衬底中的沟道和/或沟槽结构的形式的支撑结构用第一氧化物牺牲层来填充并且在另一个制造过程中用作所述载体结构的支持件。以这种方式，后续执行的层结构可以实施为平坦、低挠曲且机械稳定的，从而可以提供例如大面积的载体结构，在所述载体结构下方可以部分地或者但也大面积地去除硅以用于制造蚀刻通道。
[0018]
所述方法的另一个有利的扩展方案的特征在于，各向同性或各向异性地构造蚀刻工艺以在所述衬底中产生作为蚀刻通道的沟道和/或沟槽结构和/或产生用于支持载体结构的所述支撑结构。由此，可以以简单的方式影响沟道的形状。
[0019]
所述方法的另一个有利的扩展方案的特征在于，为了构造所述沟道和/或沟槽结构，通过在第一氧化物牺牲层中的开口部分地去除在所述第一氧化物牺牲层下方的衬底，并且通过施加第二氧化物牺牲层封闭在所述第一氧化物牺牲层中的开口。以这种方式，提供了用于在载体结构下方创建下部结构的另一个变体。
[0020]
所述方法的另一个有利的扩展方案的特征在于，在载体结构上构造朝向衬底定向的隆起，和/或，构造在所述衬底上构造的隆起。由此，一方面在传感器元件的层结构中实现了支持功能，另一方面由此可以防止在撞击的情况下载体结构(例如，由于静电力)“粘贴”在底部上。以简单的方式可以通过调设蚀刻深度来改变隆起高度。
[0021]
所述方法的另一个有利的扩展方案的特征在于，在所述载体结构上构造朝向所述衬底定向的柱。由此提供了用于载体结构的替代的支撑结构。
[0022]
所述方法的另一个有利的扩展方案的特征在于，所述柱与所述衬底连接或与所述衬底间隔开地构造。以所述柱的构造的所提到的不同类型可以实现用于载体结构的不同支撑概念。
[0023]
所述方法的另一个有利的扩展方案的特征在于，在氧化物牺牲层上构造具有限定的层厚度的第一多晶硅层。
[0024]
所述方法的另一个有利的扩展方案的特征在于，在第一多晶硅层上构造具有限定的层厚度的快速生长的第二多晶硅层。由此，有利地可以以简单的方式提供用于载体结构的更大/更高的总层厚度。
[0025]
所述方法的另一个有利的扩展方案的特征在于，所述载体结构到所述衬底的附接区域至少部分和/或局部地构造成单晶的。有利地，可以在单晶区域中构造电路部件。
[0026]
所述方法的另一个有利的扩展方案的特征在于，所述载体结构到所述衬底的附接区域构造成多晶的。
[0027]
所述方法的另一个有利的扩展方案的特征在于，在所述附接区域中构造电路部件，所述电路部件利用印制导线附接到所述感测区域上。由此，利用印制导线可以实现电路部件到感测区域的电附接，所述印制导线例如可以通过弹簧结构被引导。
附图说明
[0028]
下面参照多个附图以其他特征和优点详细描述本发明。相同的或功能相同的元件具有相同的附图标记。附图尤其被考虑用于阐释本发明重要的原则并且不必按正确比例实施。为了更清楚起见，可以规定并非在所有附图中都绘制出所有的附图标记。
[0029]
在附图中示出：
[0030]
图1至图3示出传统的微机械层结构的横截面视图；
[0031]
图4至图17示出所提出的用于制造微机械传感器的方法的工艺阶段的示例性视图；
[0032]
图18示出所提出的微机械传感器的俯视图和横截面视图；
[0033]
图19示出用于制造所提出的微机械传感器的另一个实施方式的俯视图。
[0034]
图20至图39示出所提出的用于制造微机械传感器的方法的一个实施方式的工艺阶段的示例性视图；以及
[0035]
图40示出用于制造所提出的微机械传感器的方法的原理流程。
具体实施方式
[0036]
本发明的核心思想尤其是，以简单的方式提供一种应力解耦的微机械传感器或者说一种微机械传感器的感测区域。
[0037]
图1示出用于提供应力解耦的感测区域的传统层结构的横截面。在此，“感测区域”被理解为微机械传感器的一个区域，在该区域中发生物理信号(例如压力传感器信号)到电信号的转换。在该感测区域中，可运动的和不可运动的结构(诸如膜片、可运动的质量、电极和/或电印制导线)可以嵌入在包围它们的外围设备中，该外围设备是为了制造例如压力传感器、麦克风、加速度传感器、转速传感器、空气质量传感器、气体传感器等所必需的。
[0038]
识别出衬底1(si衬底)，在该衬底上布置或者说沉积第一氧化物牺牲层2(例如sio2牺牲层)。具有蚀刻通道x1的第一多晶硅层3a(“多晶硅起始层”)位于第一氧化物牺牲层2上，所述蚀刻通道伸展至氧化物层2处，第二多晶硅层3b(外延多晶硅，epi-polysi)已经借助于选择性的硅沉积在epi反应器中沉积在该第一多晶硅层上。利用选择性的硅沉积应当实现，在epi反应器中沉积多晶硅时没有硅在氧化物表面上生长。
[0039]
作为其变体，可选地也可以在氧化物牺牲层2中构造加宽的蚀刻通道x2，如在图2中所表明的那样。
[0040]
在图3中示出，在第二多晶硅层3b生长时，在蚀刻通道中的氧化物表面上的核种(nukleationskeimen)(例如蚀刻残留物或颗粒)上可以发生硅的沉积。然后，如果稍后去除第一氧化物牺牲层2，则可以产生可自由运动的硅颗粒5，如其在图3a)至图3d)中所表明的那样。
[0041]
为了避免这一点，在所提出的方法的变体中，如在图4中所呈现的那样，首先将第一氧化物牺牲层2至少沉淀(abgelegt)在微机械传感器的、在稍后的工艺阶段中应发生感测区域与衬底1的分离的那个区域中。在后续的步骤中，第一氧化物牺牲层2借助于标准半导体方法被结构化，并且在在此产生的开口x3中暴露(freigelegt)衬底1。随后，在以这种方式暴露的区域中，去除衬底1中的硅。这可以(如在图4中所表明的那样)利用各向同性的蚀刻工艺实现或(如在图5中所表明的那样)利用各向异性的蚀刻工艺实现。
[0042]
根据在第一氧化物牺牲层2中的开口的间距，在使用各向同性的si蚀刻工艺时也可以在si衬底中在第一氧化物牺牲层2下方产生更大的且横向扩展的且连贯的无硅区域。由此，例如可能的是，能够在第一氧化物牺牲层2下方产生具有更大的通道横截面的通道结构或者说沟道1a，如在图6和图7中能识别出的那样。无si区域也可以例如进一步用于从衬底材料中产生隆起结构，所述隆起结构可以用于避免稍后从衬底1暴露(freigestellt)的感测区域粘附(英语：sticking)在衬底1上。
[0043]
在去除第一氧化物牺牲层2的开口的区域中的硅之后，借助于第二氧化物牺牲层6(例如用sio2牺牲层)实现对开口的封闭。如果在此sio2沉淀在衬底1中产生的结构中，则该sio2在稍后的sio2牺牲层蚀刻工艺中被一起去除，从而有利地没有出现可自由运动的颗粒5。在此，在第一氧化物牺牲层2中的开口的最大宽度对于第二氧化物牺牲层6的所需的最小厚度来说是决定性的，所述最小厚度对于可靠地封闭在第一氧化物牺牲层2中的开口来说是必需的。在第一氧化物牺牲层2中的开口的最大宽度越小，第二氧化物牺牲层6的最小所需的层厚度可以选择得越小。随后，将第一多晶硅层3a沉积到第二氧化物牺牲层6上，第二多晶硅层3b可以进一步地沉积到该第一多晶硅层上，其中，第一多晶硅层3a也可以用作用于在epi反应器中生长第二多晶硅层3b的起始层。如果两个氧化物牺牲层2、6在沉积第一和第二多晶硅层3a、3b之前被结构化，则第一多晶硅层3a并且可选地第二多晶硅层3b也可以沉淀在衬底1上(区域a)并且在此在衬底1上形成例如紧固点/结构用于要暴露的感测区域，如图8a、8b所呈现的那样。
[0044]
如果多晶硅层3a与两个氧化物牺牲层2、6一起被结构化，则在后续的硅层3b的外延si沉积的情况下同时产生多晶的和单晶的si区域d。在此，多晶硅区域形成在第一多晶硅层3a上，并且，单晶区域d形成在暴露的单晶衬底1上，如在图9a和图9b中以区域b和d所表明的那样。在后一种情况下，现在单晶的硅区域d可以用作在衬底1上的紧固点/结构以用于稍后要暴露的感测区域和/或用于进一步集成半导体电路。如在图8b、图9b中所呈现的那样，在硅沉积之后还可以执行抛光步骤(化学机械抛光，英语：chemical mechanical polishing，cmp)，以便获得平坦表面。
[0045]
在此，第二多晶硅层3b的厚度可以高达约100μm或更大，并且在epi反应器中显著更快地沉积/生长，例如在lpcvd工艺(低压化学气相沉积，英语：low pressure chemical vapor deposition，lpcvd)中。结果，由此可以给微机械传感器提供呈具有多晶硅层3a、3b的载体结构形式的、稳定且扭转刚度的背板。
[0046]
在如此制备的si表面上，现在可以制造微机械构件(例如以电容式压力传感器的形式)。在这个微机械构件中，建设性地设置了一个区域，在该区域中外延单晶硅可以在si衬底上生长(所谓的epi插塞区域)。如果该epi插塞区域现在放置在si衬底上的、也已单晶构造的区域b中，如在图9b中呈现的那样，则在技术上可能的是，能够制造例如表面微机械构件，该表面微机械构件的感测区域20形成在多晶硅层3a、3b上，所述多晶硅层位于氧化物牺牲层2、6上，如在图10中呈现的那样，并且在该表面上还可以具有单晶区域d。
[0047]
这里没有更详细地讨论关于在具有多晶硅层3a、3b的载体结构上工艺技术地制造感测区域20的更进一步的细节，因为这些工艺步骤是本身已知的。
[0048]
如果在感测区域20内在最后的处理步骤之一中现在产生从该表面直至进入到氧化物牺牲层2、6下方的“通道系统”中的蚀刻入口8，则可以通过这个蚀刻入口实现对在感测
区域20的载体结构3a、3b下方的氧化物牺牲层2、6的快速的大面积蚀刻，从而在载体结构3a、3b下方构造空穴16，感测区域20位于该载体结构上。
[0049]
在图11中，这一点以图解的方式呈现。在这里，例如在epi插塞的多晶区域中，已经借助于一个或多个优选各向异性的等离子体蚀刻工艺(在等离子体蚀刻步骤中对硅进行开沟槽和对sio2进行蚀刻或对匀质或者说均匀的硅层进行蚀刻)创建了蚀刻入口8，并且通过该蚀刻入口8去除氧化物牺牲层2、6。
[0050]
图12示出另一个示例，其中，蚀刻入口8通过在感测区域20中的层系统实现。如果氧化物牺牲层2、6由sio2组成，则由硅构造蚀刻入口8的边缘是有意义的。由此，有利地可以避免，在微机械构件的感测区域20中的层系统内的氧化物层被一起去除。如在图12中还能识别的那样，在所暴露的感测区域20下方也可存在隆起9，所述隆起位于载体结构10的面向衬底的侧上并且在确定的情况下可以撞击衬底1上的相对应的面。
[0051]
结果，感测区域20因此具有与布置在其下方的载体结构3a、3b基本上相同的横向尺寸。在附图中没有呈现感测区域20也可以具有比位于其下方的载体结构3a、3b更小的横向尺寸的变体。
[0052]
隆起9可以由多晶硅或电绝缘材料组成，其具有对氧化物牺牲层蚀刻介质的高耐蚀刻性并且在多晶硅层3a沉积在第二氧化物牺牲层6之前已经被沉积且可选地被结构化。
[0053]
图12的图a)和b)示出隆起9的不同变体。在图12a)中例如示出一个变体，其中，耐蚀刻层4可选地位于在衬底1的相对应的面上的、由多晶硅组成的隆起9的区域中，该耐蚀刻层的材料具有对氧化物牺牲层蚀刻介质的高耐蚀刻性并且是电绝缘的。
[0054]
在图12b)中可看出变体，其中，隆起9本身由电绝缘材料组成，该电绝缘材料具有对牺牲层蚀刻介质的高耐蚀刻性。如在图13中能识别的那样，隆起9可以通过有针对性地结构化两个氧化物牺牲层2、6来制造。也可设想，在衬底表面上的隆起结构上设置耐蚀刻且电绝缘的层4，所述隆起结构可以通过有针对性地结构化第一氧化物牺牲层2和有针对性地蚀刻衬底1来制造，如在图12a)中示出的那样。在这种情况下，这个层的沉积和结构化在沉积第一氧化物牺牲层2之前进行。
[0055]
根据图12，在感测区域20位于其上的载体结构3a、3b和衬底1之间的间距无法仅通过相应地选择氧化物牺牲层2、6的层厚度来限定。相反，也可以通过借助于附加的气相蚀刻工艺(例如借助xef2)蚀刻衬底1来增加该间距。
[0056]
在图14中呈现了，必须如何为此构造蚀刻入口8。为了在xef2蚀刻时不会在裸露的si面上发生不希望的蚀刻侵蚀必须用耐蚀刻层11(例如sio2)来保护所述裸露的si面，这也适用于蚀刻入口8的区域。通过选择在第一氧化物牺牲层2a中的开口x3的合适形状和分布，可以确定出，如何在衬底1中构造沟道1a。在图14中能识别出，如何以这种方式也可以产生衬底1的向上定向的、如隆起一样作用的未蚀刻区域，这在图16中能更清楚地识别出，在那里整个牺牲氧化物都被蚀刻掉。有利地，这些隆起可以有助于，在传感器上存在强加速力时载体结构3a、3b的暴露在空穴16中的表面无法“粘贴”在衬底1上。
[0057]
图15示例性示出在xef2蚀刻之后载体结构3a、3b上的应力解耦的感测区域20，其具有仍存在的氧化物牺牲层2、6和仍存在的耐蚀刻(保护)层11。
[0058]
在对感测区域20位于其上的载体结构3a、3b下方的衬底1进行蚀刻之后，随后借助于气相蚀刻工艺(例如hf气相蚀刻工艺)进行sio2保护和牺牲层的去除。为了在此在感测区
域的印制导线平面之间的sio2绝缘层上不会发生蚀刻侵蚀，在由相对于xef2耐蚀刻的材料11(例如sio2)制成的壁后方的蚀刻入口通道8中必须附加地存在由例如硅和/或富硅氮化硅制成的层，所述层相对于气相蚀刻工艺是耐蚀刻的。
[0059]
相对于所使用的蚀刻气体(例如hf蒸汽)不具有耐蚀刻性的其他结构也应当利用相应的保护层来进行保护，其中，这些其他结构也可以是电印制导线、电绝缘区域或电绝缘层。为了能够在这些情况下避免电短路，保护层在此必须由不导电的材料(例如富硅氮化硅)组成。
[0060]
图16示出在附加的hf气相估计之后的具有载体结构3a、3b的应力解耦的感测区域20。参考图11，在此能识别出，借助于附加的xef2气相蚀刻工艺可以附加地增大在感测区域20的载体结构3a、3b和衬底1之间的间距。
[0061]
图17示出另一个变体，其中，感测区域20到衬底的附接区域30完全多晶地构造并且在去除感测区域20的牺牲氧化物之后通过一个或多个与衬底1连接的碑状物或者说柱12来连接。为了完整起见，这里应提到的是，在图10和图11中描述的变体中附接区域30也可以完全多晶地实施。
[0062]
图18a、18b的俯视图和相对应的横截面视图示出一种可能性：具有感测区域20的载体结构3a、3b如何能够实施成相对于周围的衬底1和/或层系统应力解耦。在所示出的情况下，具有感测区域20的载体结构3a、3b在一侧固定在周围的衬底1和/或层系统上，但在其情况下构造成与周围的硅衬底1和/或层系统分离的。在这里，通过将沟道结构x4向下引入至氧化物牺牲层2、6和位于其下的蚀刻通道系统实现横向分离，其中，通过去除/蚀刻氧化物牺牲层2、6已经实现了在具有位于其上的感测区域20的载体结构3a、3b和衬底1之间的分离。
[0063]
此外能识别出，在多晶si区域c中制造沟道结构，该多晶si区域包围载体结构3a、3b和感测区域20，该感测区域又由单晶硅围绕。通过由此实现的、载体结构3a、3b和感测区域20的一侧“夹紧x
5”，可以进一步将电印制导线13从感测区域20引导到大陆(festland)上，并且可以将这些电印制导线与集成电路和焊盘14电连接。在另一个变体中，包围载体结构3a、3b和感测区域20的区域可以完全由多晶硅组成或由环绕的多晶si区域组成，该多晶si区域又由一个区域——在该区域中，在氧化物牺牲层2、6上构造与在载体结构3a、3b和感测区域20中相同的层序列——围绕。
[0064]
图18a、图18b和图19示出弹簧15或者说印制导线13的示例。然而，也可以以所描述的方式实现另外的、未明确阐述的悬挂结构。
[0065]
图19的俯视图示出另一个示例，其中，具有感测区域20的载体结构3a、3b通过柔性结构/弹簧15与周围的大陆连接。在这种情况下，用于制造沟道结构x4的蚀刻工艺也用于制造弹簧结构15，所述弹簧结构部分或完全位于多晶si区域中，该多晶si区域包围载体结构3a、3b和感测区域20。在这个示例中，在感测区域20中的结构的电连接借助于电印制导线13实现，所述电印制导线在弹性结构或者说弹簧15上被引导，并且所述电印制导线可以由掺杂的多晶硅、金属材料、金属硅化物、在硅表面中有针对性掺杂的区域或它们的组合制成。
[0066]
在氧化物牺牲层2、6上产生的多晶硅层3a、3b基本上用作传感器或者说感测区域的下部结构或者说载体结构，所述传感器或者说感测区域应当/必须通过至少部分环绕的沟道并且通过从周围的衬底1和/或周围的层系统去除氧化物牺牲层2、6被应力解耦。所示
出的构造具有这种优点：它既通过硅衬底中的蚀刻通道实现了高的sio2牺牲氧化物蚀刻率，又实现了稳定、无挠曲的底部和层结构，其在无限制的情况下允许使用标准半导体工艺来产生所需的结构。能够在芯片表面上设置由单晶硅组成的区域的可能性进一步允许了，能够设置集成电路。以这种方式，例如可以实现集成的omm压力传感器芯片或惯性传感器芯片，其感测区域20构造成相对于周围的衬底应力解耦。
[0067]
下面，参照图20至图39更进一步地阐述用于制造微机械传感器100的另一个变体。
[0068]
图20示出，为了增大在要暴露的区域和衬底1之间的间距，能够以限定的方式将沟槽结构1b引入衬底1中，所述沟槽结构随后借助于第一氧化物牺牲层2(例如氧化硅层)来填充，如其在图21中所表明的那样。这可以例如通过热氧化、lpcvd或pecvd氧化层或teos氧化层或这些层的组合的沉积来实现。为了能够使通过用sio2填充沟槽结构1b而形成的局部应力最小化，可以如此选择沟槽结构1b的形状，使得在衬底表面上存在最小的开口宽度并且沟槽结构1b随着沟道深度的增加而扩宽。
[0069]
以这种方式，可以产生内衬有sio2的沟槽结构1b，所述沟槽结构在衬底表面上被封闭。如此产生的空腔用于局部应力解耦并且防止在衬底1中形成不希望的裂缝。在此，沟槽结构1b的形状可以实施为例如瓶状(图22a)、三角形(图22b)或鼓起状(bauchartig)(图22c)。
[0070]
在第一牺牲氧化物层2沉积到沟槽结构1b中并且通过第一牺牲氧化物层2封闭沟槽结构1b之后，在所填充或者说所封闭的沟槽结构1b之外，将开口x6蚀刻到所沉积的第一氧化物牺牲层2中，通过所述开口借助于各向同性的硅蚀刻工艺(例如，xef2或各向同性的等离子体蚀刻步骤)去除位于其下方的硅，如在图23中所表明的那样。识别出在硅蚀刻工艺之后保留的第一氧化物牺牲层2的柱。在此形成的空腔的深度应选择为小于或等于内衬有第一氧化物牺牲层2的沟槽结构1b的深度，以便避免对在此产生的sio2结构的掏蚀这就这点而言是重要的，因为sio2结构用于稳定用于稍后要暴露的区域的另一个层结构的底部。sio2结构在此可以具有任何数量和形状。为了获得尽可能平坦的第一牺牲氧化物层2，可以在第一氧化物牺牲层中产生开口x6之前还附加地进行表面平坦化步骤(cmp步骤)。
[0071]
衬底1中的所制造的sio2结构在适当设计的情况下也可以用于产生横向蚀刻停止结构。这具有这种优点：在要暴露的区域下方的空穴的横向和竖直尺寸可以彼此独立地被选择或者说被实施。
[0072]
在通过在第一氧化物牺牲层2中的开口x6去除硅之后，在第一氧化物牺牲层2中的开口x6借助于第二氧化物牺牲层6被封闭。在封闭开口x6之后，可以进一步沉积第一多晶硅层3a，该第一多晶硅层在应力解耦区域之外与已经沉积的sio2层一起被去除，如在图24中呈现的那样。结果，现在，在衬底1和具有沉积在其上的第一多晶硅层3a的第二氧化物牺牲层6之间构造由第一氧化物牺牲层2组成的柱和(可选地)横向蚀刻停止结构，所述柱和横向蚀刻停止结构给另一个层结构提供机械稳定性并且至少部分地由封闭的空腔围绕。
[0073]
如果现在第二硅层在外延反应器(epi反应器)中沉积/生长到如此制备的表面上，如在图25中呈现的那样，则其在存在第一多晶硅层3a的区域中多晶地生长(其中，形成第二多晶硅层3b)并且在已经暴露出衬底1的区域中单晶地生长(区域b)。
[0074]
反之，如果只有牺牲氧化物层2、6被结构化并且第一多晶硅层3a面式地沉积在整
个晶片上，如在图26中呈现的那样，则在epi反应器中进行硅沉积时多晶硅在晶片上全面式地生长，如在图27中能识别的且相应于图8a中的区域a那样。在epi反应器中生长的第二多晶硅层3b和在本上下文中在专业术语中称为“起始层”的第一多晶硅层3a在应当应力解耦的区域中用作用于另外的层的载体结构3a、3b，利用所述另外的层可以实现感测区域20，而其中硅单晶地生长的区域可以用于电子电路部件的集成。
[0075]
图28示出带有感测区域20和单晶区域d的横截面视图，在该单晶区域中可以布置电子电路部件(未呈现)，所述电子电路部件可以与感测区域20电连接。
[0076]
在实施了用于实现感测区域20的所有必要工艺步骤之后，在所述表面的一个或多个位置处可以实施穿过现有的层系统直到位于其下方且以sio2结构贯穿的空穴16的蚀刻入口8。由于通过这些蚀刻通道8，在空穴16内的sio2层应当借助湿化学或气态蚀刻利用hf被去除，因此有利的是：将蚀刻入口8设置在由硅构成的层和/或耐hf的材料位于其中的区域中，以便能够避免在层系统内的不希望的或者说不受控的蚀刻，如在图29中所表明的那样。这里，还能识别出衬底1中的第一氧化物牺牲层2的柱的“足迹”，所述柱已经通过气相蚀刻工艺被去除。
[0077]
还可设想，如此构造蚀刻入口8，使得可以在应当被应力解耦的区域和周围的区/衬底之间实现限定的分离。在此，例如弹簧状的悬挂件或者说弹簧15可以与图18a、图18b和图19中图示类似地实现，稍后暴露且应力解耦的区域仍通过所述弹簧状的悬挂件或者说弹簧与周围的衬底连接，并且例如电印制导线13(参见图18a、图18b、图19)也可以通过所述弹簧状的悬挂件或者说弹簧被引导。
[0078]
进一步，也可设想，在下侧上并且因而在应力解耦的区域或者说具有感测区域20的载体结构3a、3b的面向衬底1的一侧上设置隆起9，以便能够尽可能避免该区域可能粘附在衬底1上。为了制造它们，可以将凹陷部x7引入到第二氧化物牺牲层6(封闭氧化物)中，如在图30中呈现的那样，所述凹陷部在稍后的工艺步骤中用硅来填充。替代地，然而也可以将凹陷部蚀刻到衬底1中，所述凹陷部例如内衬有第一氧化物牺牲层2和第二氧化物牺牲层6并且在随后的工艺步骤中用硅来填充，如在图31中所表明的那样。在沉积第一氧化物牺牲层2之后，在这里也制造开口x3，通过所述开口可以蚀刻衬底1。这些开口x3可选地也可以位于蚀刻到衬底1中的凹陷部的区域中(未呈现)。
[0079]
以这种方式，可以利用两个变体在应力技术上要解耦的区域的下侧上实施由多晶硅制成的隆起9，如在图32能识别出的那样。
[0080]
如在图33和图34的横截面视图中以图解的方式表明的那样，隆起9也可以由电绝缘且耐蚀刻的材料4组成或者说由该材料覆盖。为此，在沉积第二氧化物牺牲层6及其可选的结构化之后，必须进行电绝缘层的沉积，该电绝缘层相对于液态或气态形式的hf是耐蚀刻的。为了这个目的，例如富硅氮化硅已经证明自己是合适的。也可设想使用由氧化铝或碳化硅或上述材料的组合制成的层。
[0081]
同样可设想，如在图34中呈现的那样，绝缘层4可以被结构化并且仅位于隆起9的区域中。
[0082]
进一步，也可设想，要应力解耦的区域通过任意形式的柱状结构或者说柱12与衬底1连接。在此，柱状结构或者说柱12与载体结构3a、3b的下侧和衬底1的上侧直接连接。柱状结构12的构造与隆起结构或者说隆起9的构造是可比的。柱状结构的数量和方位在此可
以与隆起结构的情况下一样被任意选择并且适配于现有的要求。柱结构的材料可以具有硅、氧化硅、氮化硅、富硅氮化硅、氧化铝、碳化硅或上述材料的组合。然而，在选择材料时或者说在选择材料组合时，应注意：与用于去除氧化物牺牲层2、6的蚀刻介质接触的材料相对于该蚀刻介质具有高的耐蚀刻性。
[0083]
柱状结构的材料也可以面式地位于应力解耦的感测区域20的下侧上并且在这里特别是位于载体结构3a、3b的下侧上或被如此结构化，使得它仅位于柱状结构的区域中，如在图35中所表明的那样。
[0084]
在图36至图39中呈现关于另外的可能柱状结构12的一些示例。在图36中能识别出柱状结构12，该柱状结构可以具有由电绝缘且相对于氧化物牺牲层2、6的蚀刻介质耐蚀刻的材料(例如富硅氮化硅)制成的包覆件和由多晶硅制成的核。
[0085]
图37示出具有由多晶和单晶硅制成的核的柱状结构12的示例，该核由载体结构1的材料和衬底1的材料形成。
[0086]
图38示出具有由载体结构1的材料制成的多晶硅核的柱状结构12的变体，该多晶硅核在柱状结构12的底部与衬底1电和机械连接，并且，图39示出一种变体，在该变体中从柱状结构12处已去除由电绝缘材料(例如sio2)制成的包覆件并且仅还存在由硅制成的核。
[0087]
如在图40中可以看出的那样，也可设想，作为衬底材料设置soi晶片40(绝缘体上的硅，英语：silicon on isolator，soi)，该soi晶片具有单晶硅衬底40a、布置在其上方的电绝缘层40b(例如sio2)和布置在其上的单晶或多晶硅40c，其中，所描述的方法可以利用soi晶片40来执行。在使用soi晶片时，有利地，沟槽结构1b可以完全穿透硅层40c，并且绝缘层40b可以用作用于蚀刻工艺(例如沟槽蚀刻工艺)的蚀刻停止层(未示出)。在将沟槽结构1b用作用第一氧化物牺牲层2来填充和封闭的横向蚀刻停止结构时，因而可以限定衬底1中的区域，可以从所述区域中去除衬底材料，而无需在这些区域内掏蚀出沟槽结构1b。
[0088]
由于在这里绝缘层40c和横向蚀刻停止结构可以实施为相对于硅蚀刻工艺耐蚀刻的，因此可以利用不必对其例如在各向异性的蚀刻特性方面提出高要求的蚀刻工艺来蚀刻衬底1。为了避免不受控地横向蚀刻绝缘层40b并且因而避免在稍后的氧化物牺牲层蚀刻时掏蚀硅层40c，绝缘层40b可以在沉积/施加硅层40c之前被如此结构化，使得在绝缘层40b的开口中沉积在单晶硅衬底40a上的硅层40c的材料并且该材料因此可以作为横向蚀刻停止件起作用。在沉积硅层40c之后，还可以执行平坦化步骤以制造平坦表面。
[0089]
在一个替代变体中，首先在硅衬底40a中产生凹陷部，该凹陷部用绝缘层40b来填充。绝缘层40b的沉积的层厚度在此以有利的方式被选择为大于在硅衬底40a的凹陷部中剥蚀的层厚度。接着，通过平坦化步骤如此剥蚀表面，使得绝缘层40b仅还位于硅衬底中的凹陷部中并且产生平坦表面。在后续的沉积工艺中，将硅层40c沉积到平坦化的表面上并且形成横向彼此分离的、由绝缘层40c的材料制成的岛。硅层40c在其中与硅衬底40a接触的区域在这里也可以用作横向蚀刻边界。
[0090]
在另一个变体中，彼此分离的岛借助于locos工艺由绝缘层40b形成。通过使用利用其也去除用于产生局部sio2区域的氮化物掩模的平坦化步骤，在这里也可以产生具有彼此分开的sio2区域的平坦表面。所有前述的示例可以理解为典范，并且可以以多种方式来修改和/或组合。此外，弹性结构以及感测区域的悬挂件的类型和形式可以被任意地选择并且适配于相应的应用情况。
[0091]
有利地，所示出的应力解耦变体不是仅限于压力传感器，而是还可以使用在其他应力敏感传感器(例如微机械惯性传感器)或温度传感器中。有利地，本发明可以应用于应实现感测区域的应力解耦的所有类型的微机械传感器。由此，可以减小或者说避免构建和连接技术(avt)对传感器信号的影响，并且可以省去或者说减少用于减少应力输入的成本密集型结构。
[0092]
前面仅列出了粗略的工艺步骤。因此，本领域技术人员可以基于说明书及其专业知识推导出必需的处理细节。进一步，在所描述的流程中或者说所描述的流程后，如有必要也可执行附加的cmp步骤，以便产生表面，在所述表面上可以使用标准半导体工艺执行另外的工艺步骤或者说工艺序列。
[0093]
图41以原理的形式示出用于制造所提出的微机械传感器100的方法的流程。
[0094]
在步骤200中，执行将第一氧化物牺牲层2施加到衬底1上。
[0095]
在步骤210中，执行通过在第一氧化物牺牲层2中的开口x3来去除衬底1的材料。
[0096]
在步骤220中，执行通过施加第二氧化物牺牲层6来封闭在第一氧化物牺牲层2中的开口x3。
[0097]
在步骤230中，执行在载体结构3a、3b上构造感测区域20，其中，感测区域20和载体结构3a、3b构造在氧化物牺牲层2、6上，并且感测区域20和/或载体结构3a、3b通过至少一个形成柔性结构15的附接区域30与衬底1连接。
[0098]
在步骤240中，执行借助蚀刻工艺至少部分地去除在载体结构3a、3b和衬底1之间的氧化物牺牲层2、6。