一种伏羲处理器的ADC采样周期波动降低方法和系统与流程

一种伏羲处理器的adc采样周期波动降低方法和系统
技术领域
1.本发明属于电力数据采集领域，尤其涉及一种伏羲处理器的adc采样周期波动降低方法和系统。


背景技术：

2.在电力行业中，需要adc提供的数据以周期的间隔提供给电能参数检测应用程序，用于针对电流和电压进行感测，计算相关指标数据。
3.通常周期采样方法是直接使用主控芯片内部定时器做一个定时，然后在定时器中断中触发adc采样。此方法受操作系统对中断的响应时间浮动影响，一般的操作系统会有十几微秒的中断响应延迟波动，即便是实时操作系统仍有几微秒的中断响应延迟波动。一般应用而言，这点误差不产生影响，而对电力应用则已经影响到了指标数据的准确性。


技术实现要素：

4.为解决上述技术问题，本发明提出一种伏羲处理器的adc采样周期波动降低方法的技术方案，以解决上述技术问题。
5.本发明第一方面公开了一种伏羲处理器的adc采样周期波动降低方法，所述方法包括：
6.步骤s1、将伏羲处理器的xpwma功能模块的输出引脚与adc的采样转换引脚进行连接；
7.步骤s2、配置所述伏羲处理器的管脚复用寄存器，把所述输出引脚复用为pwm输出功能；
8.步骤s3、配置xpwma功能模块的控制寄存器；
9.步骤s4、配置xpwma功能模块的周期寄存器和占空比寄存器；
10.步骤s5、再次配置xpwma功能模块的控制寄存器，开启所述输出引脚的pwm输出。
11.根据本发明第一方面的方法，在所述步骤s1中，所述输出引脚需要进行接电阻上拉。
12.根据本发明第一方面的方法，在所述步骤s3中，所述配置xpwma功能模块的控制寄存器的方法包括：
13.设置pwm的首个半周期为高，关闭pwm输出，并设置工作模式为正常模式，设置停止模式为停止完全模式。
14.根据本发明第一方面的方法，在所述步骤s4中，所述配置xpwma功能模块的周期寄存器的方法包括：
15.设置pwm的周期频率为152us。
16.根据本发明第一方面的方法，在所述步骤s4中，所述配置xpwma功能模块的占空比寄存器的方法包括：
17.设置pwm的占空比为在152us的周期内，低电平维持2us，高电平维持150us。
18.本发明第二方面公开了一种伏羲处理器的adc采样周期波动降低系统，所述系统包括：伏羲处理器和adc模块；
19.所述伏羲处理器与所述adc模块通过spi通信连接，具体的连接方式包括：
20.所述adc模块的spi_miso引脚、spi_misi引脚、spi_clk引脚和spi_cs引脚与伏羲处理器的spi4引脚连接，所述adc模块的conv引脚接入到所述伏羲处理器的xpwma功能模块的第五引脚，所述adc模块的busy引脚和rst引脚接入到伏羲处理器的普通gpio引脚。
21.根据本发明第二方面的系统，所述系统还包括：电平转换芯片；
22.所述伏羲处理器与所述adc模块之间连接所述电平转换芯片，并通过spi通信连接。
23.根据本发明第二方面的系统，所述系统包括：程序配置；
24.所述程序配置包括，首先复用伏羲处理器的spi4引脚功能为spi4，复用conv引脚为xpwma功能模块的第五引脚，busy引脚和rst引脚复用为gpio引脚；
25.所述xpwma功能模块的第五引脚的配置包括：
26.配置xpwma功能模块的控制寄存器：
27.设置pwm的首个半周期为高，关闭pwm输出，并设置工作模式为正常模式，设置停止模式为停止完全模式；
28.配置xpwma功能模块的周期寄存器：
29.设置pwm的周期频率为152us；
30.配置xpwma功能模块的占空比寄存器：
31.设置pwm的占空比为在152us的周期内，低电平维持2us，高电平维持150us；
32.初始化spi4接口，设置busy引脚为输入，并设置为下降沿触发中断，绑定中断函数，于中断调用spi读取函数；使能busy引脚中断，开启xpwma功能模块的第五引脚的pwm的输出。
33.本发明第三方面公开了一种电子设备。电子设备包括存储器和处理器，存储器存储有计算机程序，处理器执行计算机程序时，实现本发明第一方面中任一项的一种伏羲处理器的adc采样周期波动降低方法中的步骤。
34.本发明第四方面公开了一种计算机可读存储介质。计算机可读存储介质上存储有计算机程序，计算机程序被处理器执行时，实现本发明第一方面中任一项的一种伏羲处理器的adc采样周期波动降低方法中的步骤。
35.本发明提出的方案，利用伏羲电力专用芯片的xpwma功能模块，对adc采样发起信号的方法进行改进，稳定了adc的采样周期间隔。相比较通用的处理方法，本发明在伏羲电力专用芯片上进行定制的优化，避免采样发起信号因系统的中断负载及临界区造成的中断响应延迟影响，使得伏羲电力专用芯片的adc采样周期波动符合电力行业的应用要求。
附图说明
36.为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
37.图1为根据本发明实施例的一种伏羲处理器的adc采样周期波动降低方法的流程图；
38.图2为根据本发明实施例的xpwma控制的adc转换流程；
39.图3为根据本发明实施例的一种伏羲处理器的adc采样周期波动降低系统的框图；
40.图4为根据本发明实施例的电力装置的电路原理框图；
41.图5为根据本发明实施例的一种电子设备的结构图。
具体实施方式
42.为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例只是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
43.本发明第一方面公开了一种伏羲处理器的adc采样周期波动降低方法。图1为根据本发明实施例的一种伏羲处理器的adc采样周期波动降低方法的流程图，如图1和图2所示，所述方法包括：
44.步骤s1、将伏羲处理器的xpwma功能模块的输出引脚与adc的采样转换引脚进行连接；在步骤s1，将伏羲处理器的xpwma功能模块的输出引脚与adc的采样转换引脚进行连接；所述输出引脚需要进行接电阻上拉。
45.步骤s2、配置伏羲处理器的管脚复用寄存器，把所述输出引脚复用为pwm输出功能；
46.步骤s3、配置xpwma功能模块的控制寄存器；所述配置xpwma功能模块的控制寄存器的方法包括：设置pwm的首个半周期为高，关闭pwm输出，并设置工作模式为正常模式，设置停止模式为停止完全模式。
47.步骤s4、配置xpwma功能模块的周期寄存器和占空比寄存器；所述配置xpwma功能模块的周期寄存器的方法包括：设置pwm的周期频率为152us。所述配置xpwma功能模块的占空比寄存器的方法包括：设置pwm的占空比为在152us的周期内，低电平维持2us，高电平维持150us。
48.步骤s5、再次配置xpwma功能模块的控制寄存器，开启所述输出引脚的pwm输出。
49.上述流程中转换信号是由xpwma功能模块根据配置进行定周期输出，不再需要软件的介入，如此避免了使用定时器中断输出转换信号会受中断负载及临界区而导致的转换信号间隔波动大问题。
50.综上，本发明提出的方案能够利用伏羲电力专用芯片的xpwma功能模块，对adc采样发起信号的方法进行改进，稳定了adc的采样周期间隔。相比较通用的处理方法，本发明在伏羲电力专用芯片上进行定制的优化，避免采样发起信号因系统的中断负载及临界区造成的中断响应延迟影响，使得伏羲电力专用芯片的adc采样周期波动符合电力行业的应用要求。
51.本发明第二方面公开了一种伏羲处理器的adc采样周期波动降低系统。图3为根据本发明实施例的一种伏羲处理器的adc采样周期波动降低系统的结构图；如图3所示，所述系统包括：
52.伏羲处理器和adc模块；
53.adc模块会具备转换引脚用于接收转换信号，忙引脚用表示正在进行采样转换，复位引脚用于复位adc状态，以及数据传输引脚，通常都是spi接口；
54.所述adc模块采用ad7606芯片；
55.所述伏羲处理器与所述adc模块通过spi通信连接，具体的连接方式包括：
56.所述adc模块的spi_miso引脚、spi_misi引脚、spi_clk引脚和spi_cs引脚与伏羲处理器的spi4引脚连接，所述adc模块的conv引脚接入到所述伏羲处理器的xpwma功能模块的第五引脚，所述adc模块的busy引脚和rst引脚接入到伏羲处理器的普通gpio引脚。
57.在一些实施例中，如图4所示，所述系统还包括：电平转换芯片；
58.所述伏羲处理器与所述adc模块之间连接所述电平转换芯片，通过spi通信连接。
59.具体的，使用hpt205ha电压互感器进行交流高电压转换为交流低电压，使用hct226hjz-2电流互感器进行交流高电流转换为交流低电压，然后接入转换电路变为直流低电压，如此才是输入给ad7606这样的模数转换芯片，输出的时候经过sn74lv245的电平转换芯片来增加信号传输中抗干扰的能力，最后去到伏羲处理器中进行数据处理
60.在一些实施例中，所述系统包括：程序配置；
61.所述程序配置包括，首先复用伏羲处理器的spi4引脚功能为spi4，复用conv引脚为xpwma功能模块的第五引脚，busy引脚和rst引脚复用为gpio引脚；
62.所述xpwma功能模块的第五引脚的配置包括：
63.配置xpwma功能模块的控制寄存器：
64.设置pwm的首个半周期为高，关闭pwm输出，并设置工作模式为正常模式，设置停止模式为停止完全模式；
65.配置xpwma功能模块的周期寄存器：
66.设置pwm的周期频率为152us；
67.配置xpwma功能模块的占空比寄存器：
68.设置pwm的占空比为在152us的周期内，低电平维持2us，高电平维持150us；
69.初始化spi4接口，设置busy引脚为输入，并设置为下降沿触发中断，绑定中断函数，于中断调用spi读取函数；使能busy引脚中断，开启xpwma功能模块的第五引脚的pwm的输出。
70.本发明第三方面公开了一种电子设备。电子设备包括存储器和处理器，存储器存储有计算机程序，处理器执行计算机程序时，实现本发明公开第一方面中任一项的一种伏羲处理器的adc采样周期波动降低方法中的步骤。
71.图5为根据本发明实施例的一种电子设备的结构图，如图5所示，电子设备包括通过系统总线连接的处理器、存储器、通信接口、显示屏和输入装置。其中，该电子设备的处理器用于提供计算和控制能力。该电子设备的存储器包括非易失性存储介质、内存储器。该非易失性存储介质存储有操作系统和计算机程序。该内存储器为非易失性存储介质中的操作系统和计算机程序的运行提供环境。该电子设备的通信接口用于与外部的终端进行有线或无线方式的通信，无线方式可通过wifi、运营商网络、近场通信(nfc)或其他技术实现。该电子设备的显示屏可以是液晶显示屏或者电子墨水显示屏，该电子设备的输入装置可以是显示屏上覆盖的触摸层，也可以是电子设备外壳上设置的按键、轨迹球或触控板，还可以是外
接的键盘、触控板或鼠标等。
72.本领域技术人员可以理解，图5中示出的结构，仅仅是与本公开的技术方案相关的部分的结构图，并不构成对本技术方案所应用于其上的电子设备的限定，具体的电子设备可以包括比图中所示更多或更少的部件，或者组合某些部件，或者具有不同的部件布置。
73.本发明第四方面公开了一种计算机可读存储介质。计算机可读存储介质上存储有计算机程序，计算机程序被处理器执行时，实现本发明公开第一方面中任一项的一种伏羲处理器的adc采样周期波动降低方法中的步骤中的步骤。
74.请注意，以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。以上实施例仅表达了本技术的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本技术构思的前提下，还可以做出若干变形和改进，这些都属于本技术的保护范围。因此，本技术专利的保护范围应以所附权利要求为准。