检测寄生电容方法、装置、介质、设备及电路仿真方法与流程

1.本公开涉及半导体和集成电路领域，具体而言，涉及一种检测寄生电容方法、装置、介质、设备及电路仿真方法。


背景技术：

2.在集成电路设计中，金属线的布局至关重要，不同的布局会带来不一样的寄生效应(r/l/c)，这些寄生效应会对电路设计带来很大的影响，这就需要有一个仿真模型供设计者在设计过程中评估影响，从而调整电路来实现最优性能。
3.在模型构建中，需要针对所有的寄生效应(r/l/c)做测试，得到测量数据才能构建精准的仿真模型。相对于寄生电感l和寄生电阻r，寄生电容c因为要考虑到周围其他很多因素的影响，包括测量过程中受到的干扰，需要设计特殊的测量结构，获得精准的测量数，从而构建精准仿真模型。
4.相关技术中，无法通过仿真模型准确量测可控硅中bjt结构的寄生电容。
5.需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。


技术实现要素：

6.本公开的目的在于克服上述现有技术的不足，提供一种检测寄生电容方法、装置、介质、设备及电路仿真方法。
7.根据本公开的一个方面，提供一种检测可控硅中寄生电容的方法，包括：构建cbcm电容测量电路；构建第一可控硅器件；构建复合器件，其中，所述复合器件包括第二可控硅器件和半导体器件，所述第二可控硅器件的参数与所述第一可控硅器件的参数相同，且所述半导体器件的结构与所述第一可控硅器件中任一三极管产生寄生电容的结构相同；利用所述cbcm电容测量电路向与其连接的所述第一可控硅器件和所述复合器件提供激励信号，以检测出所述复合器件的寄生电容；基于所述复合器件的寄生电容与所述第一可控硅器件的寄生电容的电容差确定出所述第一可控硅器件中任一三极管的寄生电容。
8.在本公开的示例性实施例中，所述第一可控硅器件包括第一n型阱、第一p型阱以及设置于所述第一n型阱中的第一p掺杂区和设置于所述第一p型阱中的第一n掺杂区。
9.在本公开的示例性实施例中，所述复合器件包括第二n型阱和第二p型阱；所述第二n型阱包括第一子n型阱、第二子n型阱以及设置于所述第一子n型阱中的第一子p掺杂区和设置于所述第二子n型阱中的第二n掺杂区，且所述第一子n型阱的参数和所述第二子n型阱的参数均与所述第一n型阱的参数相同，所述第一子p掺杂区的参数和所述第二子p掺杂区的参数均与所述第一p掺杂区的参数相同；所述第二p型阱包括第一子p型阱、第二子p型阱以及设置于所述第一子p型阱中的第一子n掺杂区和/或设置于所述第二子p型阱中的第二子n掺杂区，且所述第一子p型阱的参数、所述第二子p型阱的参数均与所述第一p型阱的参数相同，所述第一子n掺杂区的参数、所述第二子n掺杂区的参数均与所述第一n掺杂区的
参数相同；其中，所述第一子n型阱、所述第一子p型阱以及所述第一子p掺杂区和所述第一子n掺杂区构成所述第二可控硅器件，且所述第二子n型阱、所述第二子p型阱以及所述第二子p掺杂区构成所述半导体器件；或者，所述第一子n型阱、所述第一子p型阱以及所述第一子p掺杂区和所述第一子n掺杂区构成所述第二可控硅器件，且所述第二子n型阱、所述第二子p型阱和所述第二子n掺杂区构成所述半导体器件。
10.在本公开的示例性实施例中，所述第一子n型阱与所述第二子n型阱相邻设置，且所述第一子p型阱与所述第二子p型阱相邻设置；所述第一子n型阱与所述第一p型阱相邻设置，且所述第二子n型阱与所述第二子p型阱相邻设置。
11.在本公开的示例性实施例中，所述第一子n型阱与所述第二子n型阱相邻设置；所述第一子p型阱相邻于所述第一子n型阱且位于所述第一子n型阱远离所述第二子n型阱的一侧；所述第二子p型阱相邻于所述第二子n型阱且位于所述第二子n型阱远离所述第一子n型阱的一侧。
12.在本公开的示例性实施例中，所述第一子p型阱与所述第二子p型阱相邻设置；所述第一子n型阱相邻于所述第一子p型阱且位于所述第一子p型阱远离所述第二子p型阱的一侧；所述第二子n型阱相邻于所述第二子p型阱且位于所述第二子p型阱远离所述第一子p型阱的一侧。
13.在本公开的示例性实施例中，所述cbcm电容测量电路包括第一p型晶体管、第二p型晶体管、第一n型晶体管和第二n型晶体管；所述第一p型晶体管的控制端与所述第二p型晶体管的控制端相连接形成所述cbcm电容测量电路的第一控制信号端，所述第一n型晶体管的控制端与所述第二n型晶体管的控制端相连接形成所述cbcm电容测量电路的第二控制信号端；所述第一p型晶体管的第二连接端与所述第一n型晶体管的第一连接端相连接形成所述cbcm电容测量电路的第一负载端，所述第二p型晶体管的第二连接端与所述第二n型晶体管的第一连接端相连接形成所述cbcm电容测量电路的第二负载端；所述第一p型晶体管的第一连接端、所述第二p型晶体管的第一连接端分别连接第一供电端，且所述第一n型晶体管的第二连接端、所述第二n型晶体管的第二连接端均连接接地端；其中，所述第一p型晶体管的参数与所述第二p型晶体管的参数相同，所述第一n型晶体管的参数与所述第二n型晶体管的参数相同。
14.在本公开的示例性实施例中，所述利用所述cbcm电容测量电路向与其连接的所述第一可控硅器件和所述复合器件提供激励信号，以检测出所述复合器件的寄生电容，包括：将所述第一可控硅器件和所述复合器件分别连接于所述cbcm电容测量电路的两个负载端；向所述第一控制信号端提供第一控制信号以及向所述第二控制信号端提供第二控制信号，以控制所述cbcm电容测量电路向所述半导体器件提供第一充电电流以及控制所述cbcm电容测量电路向所述复合器件提供第二充电电流，其中，所述第一控制信号的导通电平与所述第二控制信号的导通电平不交叠，且所述第一控制信号的信号频率与所述第二控制信号的信号频率相同；利用所述第一充电电流和所述第二充电电流检测出所述复合器件的寄生电容。
15.在本公开的示例性实施例中，所述第一可控硅器件中的第一n掺杂区作为所述第一可控硅器件的第一连接端，所述第一可控硅器件中的第一p掺杂区作为所述第一可控硅器件的第二连接端；所述第一子n掺杂区作为所述复合器件的第一连接端，且所述第一子p
掺杂区和所述第二子p掺杂区连接后作为所述复合器件的第二连接端；或者，所述第一子n掺杂区和所述第二子n掺杂区连接后作为所述复合器件的第一连接端，且所述第一子p掺杂区作为所述复合器件的第二连接端。
16.在本公开的示例性实施例中，所述将所述第一可控硅器件和所述复合器件分别连接于所述cbcm电容测量电路的两个负载端，包括：将所述第一可控硅器件的第一连接端和第二连接端分别与所述cbcm电容测量电路的第一负载端和接地端对应连接；以及，将所述复合器件的第一连接端和第二连接端分别与所述cbcm电容测量电路的第二负载端和接地端对应连接。
17.根据本公开的第二方面，还提供一种检测可控硅中寄生电容的装置，包括：电路构建模块，用于构建cbcm电容测量电路；第一器件构建模块，用于构建第一可控硅器件；第二器件构建模块，用于构建复合器件，其中，所述复合器件包括第二可控硅器件和半导体器件，所述第二可控硅器件的参数与所述第一可控硅器件的参数相同，且所述半导体器件的结构与所述第一可控硅器件中任一三极管产生寄生电容的结构相同；检测模块，用于利用所述cbcm电容测量电路向与其连接的所述第一可控硅器件和所述复合器件提供激励信号，以检测出所述复合器件的寄生电容；计算模块，用于基于所述复合器件的寄生电容与所述第一可控硅器件的寄生电容的电容差确定出所述第一可控硅器件中任一三极管的寄生电容。
18.根据本公开的第三方面，还提供一种计算机可读存储介质，其上存储有计算机程序，所述程序被处理器执行时实现本公开任意实施例所述的检测可控硅中寄生电容的方法。
19.根据本公开的第四方面，还提供一种测试设备，包括：一个或多个处理器；存储装置，用于存储一个或多个程序，当所述一个或多个程序被所述一个或多个处理器执行时，使得所述一个或多个处理器实现本公开任意实施例所述的检测可控硅中寄生电容的方法。
20.根据本公开的第五方面，还提供一种静电防护电路仿真方法，所述静电防护电路包括可控硅，所述方法包括：构建包含寄生电容值的npn型三极管模型和pnp型三极管模型，其中，所述npn型三极管的寄生电容值和所述pnp型三极管的寄生电容值通过本公开任意实施例所述的方法进行确定；利用所述npn型三极管模型和所述pnp型三极管模型构建可控硅模型；获得所述静电防护电路的网表，将所述网表中对应所述可控硅的信息替换为所述可控硅模型的信息以生成更新网表；基于所述更新网表进行仿真处理。
21.本公开检测可控硅中寄生电容的方法，先构建cbcm电容测量电路，再构建第一可控硅器件，利用第一可控硅器件的参数来构建复合器件，其中，复合器件中包含有第二可控硅器件和半导体器件，且第二可控硅器件的参数与第一可控硅器件的参数相同，半导体器件的结构与构成第一可控硅器件的任一三极管的结构相同，使得复合器件与第一可控硅器件具有共同的结构，再利用所构建的测试电路对第一可控硅器件和复合器件进行检测而得到复合器件的寄生电容，从而复合器件的寄生电容与第一可控硅器件的寄生电容进行差值计算后可得到第一可控硅器件内部的任一三极管的寄生电容，本公开检测方法具有测试结果准确性高的优点。并且所构建的复合器件能够进行参数调节，即可以检测出不同参数下的寄生电容，局限性小。
22.应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不
能限制本公开。
附图说明
23.此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
24.图1为根据本公开一种实施方式的检测半导体器件寄生电容的方法流程图；
25.图2为根据本公开一种实施方式的cbcm电容测量电路的结构示意图；
26.图3为根据本公开一种实施方式的可控硅的结构示意图；
27.图4为根据本公开一种实施方式的复合器件的结构示意图；
28.图5为根据本公开另一种实施方式的复合器件的结构示意图；
29.图6a为根据本公开再一种实施方式的复合器件的结构示意图；
30.图6b为根据本公开再一种实施方式的复合器件的结构示意图；
31.图7为根据本公开再一种实施方式的复合器件的结构示意图；
32.图8为根据本公开再一种实施方式的复合器件的结构示意图；
33.图9为根据本公开一种实施方式的检测可控硅中寄生电容的装置的结构框图；
34.图10为根据本公开一种实施方式的测试设备的结构示意图。
具体实施方式
35.现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本公开将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。此外，附图仅为本公开的示意性图解，并非一定是按比例绘制。
36.虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。
37.用语“一个”、“一”、“该”、“所述”和“至少一个”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等；用语“第一”、“第二”和“第三”等仅作为标记使用，不是对其对象的数量限制。
38.图1为根据本公开一种实施方式的检测半导体器件寄生电容的方法流程图，本公开所述的半导体器件包括但不限于可控硅，本公开方法可以检测可控硅内部三极管的寄生电容。该检测方法可以由测试设备来执行，测试设备例如可以为运行有特定软件的计算机、服务器等。如图1所示，该检测方法可以包括如下步骤：
39.s110、构建cbcm(charge based capacitance measurement method，基于电荷的电容测量)电容测量电路；
40.s120、构建第一可控硅器件；
41.s130、构建复合器件，其中，复合器件包括第二可控硅器件和半导体器件，第二可控硅器件的参数与第一可控硅器件的参数相同，且半导体器件的结构与第一可控硅器件中任一三极管产生寄生电容的结构相同；
42.s140、利用cbcm电容测量电路向与其连接的第一可控硅器件和复合器件提供激励信号，以检测出复合器件的寄生电容；
43.s150、基于复合器件的寄生电容与第一可控硅器件的寄生电容的电容差确定出第一可控硅器件中任一三极管的寄生电容。
44.本公开检测可控硅中寄生电容的方法，先构建cbcm电容测量电路，再构建第一可控硅器件，利用第一可控硅器件的参数来构建复合器件，其中，复合器件中包含有第二可控硅器件和半导体器件，且第二可控硅器件的参数与第一可控硅器件的参数相同，半导体器件的结构与构成第一可控硅器件的任一三极管的结构相同，使得复合器件与第一可控硅器件具有共同的结构，再利用所构建的测试电路对第一可控硅器件和复合器件进行检测而得到复合器件的寄生电容，从而复合器件的寄生电容与第一可控硅器件的寄生电容进行差值计算后可得到第一可控硅器件内部的任一三极管的寄生电容，本公开检测方法具有测试结果准确性高的优点。并且所构建的复合器件能够进行参数调节，即可以检测出不同参数下的寄生电容，局限性小。
45.下面，对于本示例实施方式的上述步骤进行更加详细的说明。
46.在步骤s110中，基于预设电路模型构建cbcm电容测量电路。
47.示例性的，图2为根据本公开一种实施方式的cbcm电容测量电路的结构示意图，图中，cp表示第一可控硅器件的寄生电容，c表示复合器件的寄生电容，10表示构建的第一可控硅器件，20表示构建的复合器件。如图2所示，该cbcm电容测量电路可以包括两个p型晶体管和两个n型晶体管，p型晶体管和n型晶体管均可以为mos管。两个p型晶体管的参数完全相同，两个n型晶体管的参数完全相同。两个p型晶体管包括第一p型晶体管tp1和第二p型晶体管tp2，两个n型晶体管包括第一n型晶体管tn1和第二n型晶体管tn2，第一p型晶体管tp1的控制端与第二p型晶体管tp2的控制端相连接形成cbcm电容测量电路的第一控制信号端，第一n型晶体管tn1的控制端与第二n型晶体管tn2的控制端相连接形成cbcm电容测量电路的第二控制信号端；第一p型晶体管tp1的第二连接端与第一n型晶体管tn1的第一连接端相连接形成cbcm电容测量电路的第一负载端，第二p型晶体管tp2的第二连接端与第二n型晶体管tn2的第一连接端相连接形成cbcm电容测量电路的第二负载端；第一p型晶体管tp1的第一连接端、第二p型晶体管tp2的第一连接端分别连接第一供电端以及将第一n型晶体管tn1的第二连接端、第二n型晶体管tn2的第二连接端均连接接地端。
48.在检测过程中，可以向第一控制端a1提供第一控制信号以及向第二控制端a2提供第二控制信号，以控制cbcm电容测量电路利用第一电源端的供电电压向两个负载端连接的器件提供充电电流，再利用充电电流计算出复合器件的寄生电容。关于计算可控硅的寄生电容的具体方法可参见后续实施例的介绍。
49.在步骤s120中，构建第一可控硅器件。
50.本步骤的目的是要基于预先确定的参数来构建第一可控硅器件，所构建的第一可控硅器件的参数应该与后续步骤中构建的复合器件中第二可控硅器件的参数完全相同。
51.示例性的，图3为根据本公开一种实施方式的可控硅的结构示意图，如图3所示，第一可控硅器件可以包括第一p型阱pw1、第一n型阱nw1以及设置于第一p型阱pw1中的第一n掺杂区n1和设置于第一n型阱nw1中的第一p掺杂区p1。第一n掺杂区n1、第一p型阱pw1和第一n型阱nw1形成一npn型三极管，第一p掺杂区p1、第一n型阱nw1和第一p型阱pw1形成一pnp型三极管。通过调节第一p型阱pw1参数和/或第一n型阱nw1参数和/或第一n掺杂区n1参数和/或第一p掺杂区p1参数可以调节npn型三极管和pnp型三极管的参数。上述参数例如可以包括材料、尺寸、掺杂浓度等。显然，本公开可以根据设计参数构建出对应的第一可控硅器件，并且第一可控硅器件的寄生电容可以量测到。换言之，本公开方法可以检测出不同材料和/或不同结构的第一可控硅器件的寄生电容。
52.此外，如图3所示，第一可控硅器件中的第一n掺杂区n1可以作为第一可控硅器件的第一连接端vdd，第一可控硅器件中的第一p掺杂区p1可以作为第一可控硅器件的第二连接端io。在与所构建的cbcm电容测量电路进行连接时，可以将第一可控硅器件的第一连接端vdd连接对应负载端，将第一可控硅器件的第二连接端io连接接地端。
53.在步骤s130中，构建复合器件，其中，复合器件包括第二可控硅器件和半导体器件，第二可控硅器件的参数与第一可控硅器件的参数相同，且半导体器件的结构与第一可控硅器件中任一三极管产生寄生电容的结构相同。
54.其中，复合器件包括第二可控硅器件和半导体器件，并且第二可控硅器件的参数与第一可控硅器件的参数相同，由此，复合器件相当于与第一可控硅器件具有相同结构，相同结构即会产生相同的寄生效应，由此，复合器件的寄生电容和第一可控硅器件的寄生电容的电容差即为二者的差异结构半导体器件所具有的寄生电容。
55.第二可控硅器件的参数与第一可控硅器件的参数相同，即第二可控硅器件中的p型阱参数、n型阱参数、p掺杂区参数以及n掺杂区参数分别与第二可控硅器件中的p型阱参数、n型阱参数、p掺杂区参数以及n掺杂区参数对应相同，从而使得第二可控硅器件的寄生效应与第一可控硅器件的寄生效应相同。
56.本步骤中半导体器件的结构与第一可控硅器件中任一三极管产生寄生电容的结构相同，其可以是，半导体器件的结构与形成npn型三极管并产生寄生电容的结构相同或者与形成pnp型三极管并产生寄生电容的结构相同，且二者的参数也对应相同。
57.下面结合附图对复合器件的结构作进一步介绍。
58.示例性的，图4为根据本公开一种实施方式的复合器件的结构示意图，如图4所示，在示例性实施例中，复合器件可以包括第二n型阱nw2和第二p型阱pw2；第二n型阱nw2可以包括第一子n型阱nw21、第二子n型阱nw22以及设置于第一子n型阱nw21中的第一子p掺杂区p21和设置于第二子n型阱nw22中的第二子n掺杂区n22，且第一子n型阱nw21的参数和第二子n型阱nw22的参数均与第一n型阱nw1的参数相同，第一子p掺杂区p21的参数和第二子p掺杂区p22的参数均与第一p掺杂区p1的参数相同；第二p型阱pw2可以包括第一子p型阱pw21、第二子p型阱pw22以及设置于第一子p型阱pw21中的第一子n掺杂区n21和/或设置于第二子p型阱pw22中的第二子n掺杂区n22，且第一子p型阱pw21的参数、第二子p型阱pw22的参数均与第一p型阱pw1的参数相同，第一子n掺杂区n21的参数、第二子n掺杂区n22的参数均与第
一n掺杂区n1的参数相同。
59.其中，第一子n型阱nw21、第一子p型阱pw21以及第一子p掺杂区p21和第一子n掺杂区n21构成第二可控硅器件，且第二子n型阱nw22、第二子p型阱pw22以及第二子p掺杂区p22构成半导体器件，此时，半导体器件的结构与第一可控硅器件中形成pnp型三极管的结构相同。
60.可以看出，在图4所示结构中，第一子n型阱nw21与第二子n型阱nw22相邻设置，且第一子p型阱pw21与第二子p型阱pw22相邻设置，第一子n型阱nw21与第一p型阱pw1相邻设置，且第二子n型阱nw22与第二子p型阱pw22相邻设置。相当于第一子n型阱nw21、第二子n型阱nw22、第一子p型阱pw21和第二子p型阱pw22形成一“田”字型结构。
61.示例性的，图5为根据本公开另一种实施方式的复合器件的结构示意图，在图5所示结构中，第一子n型阱nw21、第一子p型阱pw21以及第一子p掺杂区p21和第一子n掺杂区n21构成第二可控硅器件，且第二子n型阱nw22、第二子p型阱pw22和第二子n掺杂区n22构成半导体器件。此时，半导体器件的结构与第一可控硅器件中形成npn型三极管的结构相同，并且半导体器件具有与第一可控硅器件中形成npn型三极管的结构相同的寄生效应。
62.复合器件均可以同时包括第二子p掺杂区p22和第二子n掺杂区n22。例如，在第二子n型阱nw22、第二子p型阱pw22以及第二子p掺杂区p22构成半导体器件时，复合器件还可以包括第二子n掺杂区n22，复合器件的结构可以如图6a所示，此时，复合器件虽然还包括第二子n掺杂区n22，但是因为第二子n掺杂区n22并未连接复合器件连接外部电路的连接端，因此不会形成寄生电容，即不会对复合器件的寄生电容产生影响。同样地，在第二子n型阱nw22、第二子p型阱pw22和第二子n掺杂区n22构成半导体器件时，复合器件还可以包括第二子p掺杂区p22，复合器件的结构可以如图6b所示，第二子p掺杂区p22因为未连接复合器件连接外部电路的连接端，因此不会形成寄生电容，同样不会对复合器件的寄生电容产生影响。因此，图6b所示复合器件中，半导体器件与第一可控硅器件中形成npn型三极管的结构具有相同的寄生效应。
63.应该理解的，复合器件中的各组成结构之间可以具有不同的排列方式。
64.示例性的，图7为根据本公开再一种实施方式的复合器件的结构示意图，在图7所示的结构中，第一子n型阱nw21与第二子n型阱nw22相邻设置，第一子p型阱pw21相邻于第一子n型阱nw21且位于第一子n型阱nw21远离第二子n型阱nw22的一侧，第二子p型阱pw22相邻于第二子n型阱nw22且位于第二子n型阱nw22远离第一子n型阱nw21的一侧。其中，第一子n型阱nw21、第一子p型阱pw21以及第一子p掺杂区p21和第一子n掺杂区n21构成第二可控硅器件，且第二子n型阱nw22、第二子p型阱pw22以及第二子p掺杂区p22构成半导体器件。此时，半导体器件的结构与第一可控硅器件中形成pnp型三极管的结构相等效，并且具有相同的寄生效应。类似地，复合器件中的第二子p型阱pw22还可以设置有第二子n掺杂区n22，在包括第二子n掺杂区n22的情况下，第二子n掺杂区n22未连接复合器件连接外部电路的连接端，因此第二子n掺杂区n22不会与复合器件中的其他结构形成寄生电容，即不会对复合器件的寄生电容产生影响。此外，在图7所示结构中，还可以是第二子n型阱nw22、第二子p型阱pw22以及第二子n掺杂区n22构成半导体器件，此时，半导体器件的结构与第一可控硅器件中形成npn型三极管的结构相等效，且具有相同的寄生效应。
65.在示例性实施例中，图8为根据本公开再一种实施方式的复合器件的结构示意图，
在图8所示结构中，第一子p型阱pw21与第二子p型阱pw22相邻设置；第一子n型阱nw21相邻于第一子p型阱pw21且位于第一子p型阱pw21远离第二子p型阱pw22的一侧；第二子n型阱nw22相邻于第二子p型阱pw22且位于第二子p型阱pw22远离第一子p型阱pw21的一侧。其中，第一子n型阱nw21、第一子p型阱pw21以及第一子p掺杂区p21和第一子n掺杂区n21构成第二可控硅器件，且第二子n型阱nw22、第二子p型阱pw22以及第二子p掺杂区p22构成半导体器件，或者，第二子n型阱nw22、第二子p型阱pw22以及第二子n掺杂区n22构成半导体器件。此结构与图7所示结构的不同之处在于，第一子p型阱pw21、第一子n型阱nw21、第二子p型阱pw22和第二子n型阱nw22的相对位置关系不同，所形成的第二可控硅器件和半导体器件的结构及其原理相同，此处不再详述。
66.此外，在图4、图6a以及图7所示的复合器件中，第一子n掺杂区n21可以作为复合器件的第一连接端vdd，且第一子p掺杂区p21和第二子p掺杂区p22连接后可以作为复合器件的第二连接端io。在图5、图6b和图8所示的复合器件中，第一子n掺杂区n21和第二子n掺杂区n22连接后可以作为复合器件的第一连接端vdd，且第一子p掺杂区p21可以作为复合器件的第二连接端io。
67.在后续步骤将复合器件连接cbcm电容测量电路时，即是要将复合器件的第一连接端vdd与cbcm电容测量电路的一个负载端相连接、将复合器件的第二连接端io连接接地端，来检测复合器件的寄生电容。
68.相关技术中，因为不能直接准确检测可控硅内部结构的寄生电容，本公开通过构建与第一可控硅器件具有参数关联性和结构关联性的复合器件，再通过后续步骤根据复合器件的寄生电容和第一可控硅器件的寄生电容相减来计算出第一可控硅器件内部三极管的寄生电容，这样可以排除其他因素干扰，所得到的第一可控硅器件内部三极管的寄生电容更加精准。
69.在步骤s140中，利用cbcm电容测量电路向与其连接的第一可控硅器件和复合器件提供激励信号，以检测出复合器件的寄生电容。
70.其中，利用cbcm电容测量电路可以检测出复合器件的寄生电容，而因为所构建的第一可控硅器件的寄生电容可以直接检测得到，因此可以根据第一可控硅器件的寄生电容和复合器件的寄生电容来计算出第一可控硅器件中对应三极管的寄生电容。
71.在示例性实施例中，步骤s140可以具体包括如下步骤：
72.s141、将第一可控硅器件和复合器件分别连接于cbcm电容测量电路的两个负载端；
73.s142、向第一控制信号端提供第一控制信号以及向第二控制信号端提供第二控制信号，以控制cbcm电容测量电路向半导体器件提供第一充电电流以及控制cbcm电容测量电路向复合器件提供第二充电电流，其中，第一控制信号的导通电平与第二控制信号的导通电平不交叠，且第一控制信号的信号频率与第二控制信号的信号频率相同；
74.s143、利用第一充电电流和第二充电电流检测出复合器件的寄生电容。
75.其中，在步骤s141中，首先将第一可控硅器件的第一连接端vdd连接于图2所示cbcm电容测量电路的一个负载端，将第一可控硅器件的第二连接端io连接接地端，将复合器件的第一连接端vdd连接于图2所示cbcm电容测量电路的另一负载端，将复合器件的第二连接端io连接接地端。从而在后续步骤中利用该cbcm电容测量电路分别向第一可控硅器件
和复合器件提供充电电流。
76.然后在步骤s142和步骤s143中，由cbcm电容测量电路响应于提供的控制信号向所连接的第一可控硅器件和复合器件分别提供充电电流，而检测出复合器件的寄生电容。
77.第一控制信号端的控制信号与第二控制信号端的控制信号的信号频率相同，并且第一控制信号的导通电平与第二控制信号的导通电平不交叠。换言之，当第一控制信号为导通电平时，则第二控制信号为非导通电平；当第二控制信号为导通电平时，第一控制信号为非导通电平，即第一控制信号的导通电平与第二控制信号的导通电平交替出现。具体地，因为第一控制信号用于控制两个p型晶体管，则第一控制信号的导通电平即为低电平。第二控制信号用于控制两个n型晶体管，则第二控制信号的导通电平即为高电平。第二控制信号可以控制两个n型晶体管导通而分别对第一可控硅器件和复合器件进行放电。第一控制信号可以控制两个p型晶体管导通而分别对第一可控硅器件和复合器件进行充电。显然，因为第一可控硅器件的寄生电容与复合器件的寄生电容不同，因而该cbcm电容测量电路向第一可控硅器件和向复合器件分别提供的充电电流不同。
78.本公开可以在第一p型晶体管tp1的第一连接端即连接第一电源端的一端测量所产生的对于第一可控硅器件的充电电流，即第一充电电流。以及可以在第二p型晶体管tp2的第一连接端即连接第一电源端的一端测量所产生的对于复合器件结构的充电电流，即第二充电电流。
79.在得到对于第一可控硅器件的第一充电电流和对于复合器件结构模块的第二充电电流后，可以利用这两个电流差利用如下公式计算出复合器件与第一可控硅器件的差异结构的寄生电容：
[0080][0081]
式中：δi表示第一充电电流与第二充电电流的电流差，vdd表示第一供电端的供电电压，f表示第一控制信号和第二控制信号的信号频率，c表示复合器件的寄生电容。
[0082]
在步骤s150中，基于复合器件的寄生电容与第一可控硅器件的寄生电容的电容差确定出第一可控硅器件中任一三极管的寄生电容。
[0083]
其中，在得到复合器件的寄生电容后，将复合器件的寄生电容与第一可控硅器件的寄生电容作差后得到的差值电容即为复合器件与第一可控硅器件的差异结构所产生的寄生电容。
[0084]
应该理解的，本公开可以分别构建第一复合器件和第二复合器件，第一复合器件例如可以包括第二可控硅器件和第一半导体器件，且第一半导体器件的结构与第一可控硅器件中形成npn型三极管的结构相同且具有相同的寄生效应，从而可以根据第一复合器件的寄生电容与第一可控硅器件的寄生电容的差值电容来确定出第一可控硅中pnp型三极管的寄生电容。同样地，第二复合器件例如可以为第二可控硅器件和第二半导体器件，且第二半导体器件的结构与第一可控硅器件中形成pnp型三极管的结构相同且具有相同的寄生效应，从而可以根据第一复合器件的寄生电容和第一可控硅器件的寄生电容的差值电容来确定出第一可控硅器件中npn型三极管的寄生电容。
[0085]
可以看出，本公开通过构建第一可控硅器件，再根据第一可控硅器件的参数来构建复合器件，使得复合器件与第一可控硅器件具有共同结构且具有与第一可控硅器件中形
成寄生电容的三极管相等效的半导体器件结构，再利用所构建的cbcm电容测量电路可以检测出复合器件的寄生电容，由此复合器件的寄生电容与第一可控硅器件的寄生电容的差值电容即为第一可控硅器件中对应三极管的寄生电容，解决了相关技术中无法准确检测第一可控硅器件中内部结构寄生电容的问题。
[0086]
此外，可以理解的，在通过本公开方法精确检测出第一可控硅器件内部结构的寄生电容后，后续可以利用仿真软件具体构建出具有相应寄生电容参数的可控硅器件，从而在仿真软件中构建出精准的仿真模型，并进一步基于仿真结果来调整电路设计，使得电路能够实现最优性能。
[0087]
本公开还提供一种检测可控硅中寄生电容的装置600，图9为根据本公开一种实施方式的检测可控硅中寄生电容的装置的结构框图，如图9所示，该装置600可以包括：电路构建模块610、第一器件构建模块620、第二器件构建模块630、检测模块640和计算模块650，其中，
[0088]
电路构建模块，用于构建cbcm电容测量电路；
[0089]
第一器件构建模块，用于构建第一可控硅器件；
[0090]
第二器件构建模块，用于构建复合器件，其中，复合器件包括第二可控硅器件和半导体器件，第二可控硅器件的参数与第一可控硅器件的参数相同，且半导体器件的结构与第一可控硅器件中任一三极管产生寄生电容的结构相同；
[0091]
检测模块，用于利用cbcm电容测量电路向与其连接的第一可控硅器件和复合器件提供激励信号，以检测出复合器件的寄生电容；
[0092]
计算模块，用于基于复合器件的寄生电容与第一可控硅器件的寄生电容的电容差确定出第一可控硅器件中任一三极管的寄生电容。
[0093]
在示例性实施例中，第一可控硅器件包括第一n型阱、第一p型阱以及设置于第一n型阱中的第一p掺杂区和设置于第一p型阱中的第一n掺杂区。
[0094]
在示例性实施例中，复合器件包括第二n型阱和第二p型阱；第二n型阱包括第一子n型阱、第二子n型阱以及设置于第一子n型阱中的第一子p掺杂区和设置于第二子n型阱中的第二n掺杂区，且第一子n型阱的参数和第二子n型阱的参数均与第一n型阱的参数相同，第一子p掺杂区的参数和第二子p掺杂区的参数均与第一p掺杂区的参数相同；第二p型阱包括第一子p型阱、第二子p型阱以及设置于第一子p型阱中的第一子n掺杂区和/或设置于第二子p型阱中的第二子n掺杂区，且第一子p型阱的参数、第二子p型阱的参数均与第一p型阱的参数相同，第一子n掺杂区的参数、第二子n掺杂区的参数均与第一n掺杂区的参数相同；其中，第一子n型阱、第一子p型阱以及第一子p掺杂区和第一子n掺杂区构成第二可控硅器件，且第二子n型阱、第二子p型阱以及第二子p掺杂区构成半导体器件；或者，第一子n型阱、第一子p型阱以及第一子p掺杂区和第一子n掺杂区构成第二可控硅器件，且第二子n型阱、第二子p型阱和第二子n掺杂区构成半导体器件。
[0095]
在示例性实施例中，第一子n型阱与第二子n型阱相邻设置，且第一子p型阱与第二子p型阱相邻设置；第一子n型阱与第一p型阱相邻设置，且第二子n型阱与第二子p型阱相邻设置。
[0096]
在示例性实施例中，第一子n型阱与第二子n型阱相邻设置；第一子p型阱相邻于第一子n型阱且位于第一子n型阱远离第二子n型阱的一侧；第二子p型阱相邻于第二子n型阱
且位于第二子n型阱远离第一子n型阱的一侧。
[0097]
在示例性实施例中，第一子p型阱与第二子p型阱相邻设置；第一子n型阱相邻于第一子p型阱且位于第一子p型阱远离第二子p型阱的一侧；第二子n型阱相邻于第二子p型阱且位于第二子p型阱远离第一子p型阱的一侧。
[0098]
在示例性实施例中，cbcm电容测量电路包括第一p型晶体管、第二p型晶体管、第一n型晶体管和第二n型晶体管；第一p型晶体管的控制端与第二p型晶体管的控制端相连接形成cbcm电容测量电路的第一控制信号端，第一n型晶体管的控制端与第二n型晶体管的控制端相连接形成cbcm电容测量电路的第二控制信号端；第一p型晶体管的第二连接端与第一n型晶体管的第一连接端相连接形成cbcm电容测量电路的第一负载端，第二p型晶体管的第二连接端与第二n型晶体管的第一连接端相连接形成cbcm电容测量电路的第二负载端；第一p型晶体管的第一连接端、第二p型晶体管的第一连接端分别连接第一供电端，且第一n型晶体管的第二连接端、第二n型晶体管的第二连接端均连接接地端；其中，第一p型晶体管的参数与第二p型晶体管的参数相同，第一n型晶体管的参数与第二n型晶体管的参数相同。
[0099]
在示例性实施例中，检测模块还可以用于：将第一可控硅器件和复合器件分别连接于cbcm电容测量电路的两个负载端；向第一控制信号端提供第一控制信号以及向第二控制信号端提供第二控制信号，以控制cbcm电容测量电路向半导体器件提供第一充电电流以及控制cbcm电容测量电路向复合器件提供第二充电电流，其中，第一控制信号的导通电平与第二控制信号的导通电平不交叠，且第一控制信号的信号频率与第二控制信号的信号频率相同；利用第一充电电流和第二充电电流检测出复合器件的寄生电容。
[0100]
在示例性实施例中，第一可控硅器件中的第一n掺杂区作为第一可控硅器件的第一连接端，第一可控硅器件中的第一p掺杂区作为第一可控硅器件的第二连接端；第一子n掺杂区作为复合器件的第一连接端，且第一子p掺杂区和第二子p掺杂区连接后作为复合器件的第二连接端；或者，第一子n掺杂区和第二子n掺杂区连接后作为复合器件的第一连接端，且第一子p掺杂区作为复合器件的第二连接端。
[0101]
在示例性实施例中，检测模块还可以用于：将第一可控硅器件的第一连接端和第二连接端分别与cbcm电容测量电路的第一负载端和接地端对应连接；以及，将复合器件的第一连接端和第二连接端分别与cbcm电容测量电路的第二负载端和接地端对应连接。
[0102]
图10为根据本公开一种实施方式的测试设备的结构示意图，需要说明的是，图10示出的测试设备700仅是一个示例，不应对本公开实施例的功能和使用范围带来任何限制。如图10所示，测试设备700可以包括但不限于运行有预设软件的pc机、服务器等。
[0103]
如图10所示，测试设备700包括中央处理单元(cpu)701，其可以根据存储在只读存储器(rom)702中的程序或者从存储部分708加载到随机访问存储器(ram)703中的程序而执行各种适当的动作和处理。在(ram)703中，还存储有系统操作所需的各种程序和数据。(cpu)701、(rom)702以及(ram)703通过总线704彼此相连。输入/输出(i/o)接口705也连接至总线704。
[0104]
以下部件连接至(i/o)接口705：包括键盘、鼠标等的输入部分706；包括诸如阴极射线管(crt)、液晶显示器(lcd)等以及扬声器等的输出部分707；包括硬盘等的存储部分708；以及包括诸如lan卡、调制解调器等的网络接口卡的通信部分709。通信部分709经由诸如因特网的网络执行通信处理。驱动器710也根据需要连接至(i/o)接口705。可拆卸介质
711，诸如磁盘、光盘、磁光盘、半导体存储器等等，根据需要安装在驱动器710上，以便于从其上读出的计算机程序根据需要被安装入存储部分708。
[0105]
特别地，根据本公开的实施例，上述参考流程图3描述的过程可以被实现为计算机软件程序。例如，本公开的实施例包括一种计算机程序产品，其包括承载在计算机可读存储介质上的计算机程序，该计算机程序包含用于执行流程图所示的方法的程序代码。在这样的实施例中，该计算机程序可以通过通信部分709从网络上被下载和安装，和/或从可拆卸介质711被安装。在该计算机程序被中央处理单元(cpu)701执行时，执行本公开的方法和装置中限定的各种功能。
[0106]
需要说明的是，本公开所示的计算机可读存储介质可以是计算机可读信号介质或者计算机可读存储介质或者是上述两者的任意组合。计算机可读存储介质例如可以是但不限于电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。计算机可读存储介质的更具体的例子可以包括但不限于：具有一个或多个导线的电连接、便携式计算机磁盘、硬盘、随机访问存储器(ram)、只读存储器(rom)、可擦式可编程只读存储器(eprom或闪存)、光纤、便携式紧凑磁盘只读存储器(cd-rom)、光存储器件、磁存储器件、或者上述的任意合适的组合。在本公开中，计算机可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。而在本公开中，计算机可读的信号介质可以包括在基带中或者作为载波一部分传播的数据信号，其中承载了计算机可读的程序代码。这种传播的数据信号可以采用多种形式，包括但不限于电磁信号、光信号或上述的任意合适的组合。计算机可读的信号介质还可以是计算机可读存储介质以外的任何计算机可读存储介质，该计算机可读存储介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。计算机可读存储介质上包含的程序代码可以用任何适当的介质传输，包括但不限于：无线、电线、光缆等等，或者上述的任意合适的组合。
[0107]
作为另一方面，本公开还提供了一种计算机可读存储介质，该计算机可读存储介质可以是上述实施例中描述的测试设备700中所包含的；也可以是单独存在，而未装配入该测试设备700中。上述计算机可读存储介质承载有一个或者多个程序，当上述一个或者多个程序被一个该测试设备700执行时，使得该测试设备700实现上述实施例中的方法。例如，测试设备700可以实现如图1所示的各个步骤等。
[0108]
此外，本公开还提供一种静电防护电路仿真方法，该静电防护电路可以包括可控硅，该方法可以通过仿真软件来实现，该方法可以包括：
[0109]
s210、构建包含寄生电容值的npn型三极管模型和pnp型三极管模型；
[0110]
s220、利用npn型三极管模型和pnp型三极管模型构建可控硅模型。
[0111]
s230、获得静电防护电路的网表，将网表中对应可控硅的信息替换为可控硅模型的信息以生成更新网表；
[0112]
s240、基于更新网表进行仿真处理。
[0113]
其中，在步骤s210中，根据本公开的检测半导体器件寄生电容的方法来得到可控硅中的npn型三极管的寄生电容值和pnp型三极管的寄生电容值，再在仿真软件中对选取的npn型三极管和pnp型三极管赋予相应的寄生电容值，即可得到对应的npn型三极管模型和pnp型三极管模型，然后在步骤s220中利用已经构建的npn型三极管模型和pnp型三极管模
型来构建出可控硅器件。显然，因为npn型三极管的参数及其寄生电容参数以及pnp型三极管的参数及其寄生电容参数均为已知值，因此本公开仿真方法可以根据设计需要自由调整可控硅器件的大小和参数，提高电路的仿真精准度。再通过步骤s230和步骤s240利用仿真软件来仿真出相匹配的静电防护电路。
[0114]
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其他实施例。本技术旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性远离并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求指出。