一种SIP跳频源及其制备方法与流程

一种sip跳频源及其制备方法
技术领域
1.本技术涉及射频和微波技术领域，尤其涉及一种sip跳频源及其制备方法。


背景技术：

2.随着无线通信领域技术的发展，特别是频率合成技术的广泛应用，对信号源的频率带宽、信号源的信号质量和频率变化速度等都提出了更高的要求，现代信息技术的发展，对微小型化系统及模块的需求日益增加，例如雷达、卫星、通信，电子对抗系统小型化轻量化的核心是高密度的电子功能系统集成，现有技术中的跳频源采用独立器件加外围电路在pcb上分板设计，再将分板分别组装在一个模块内，导致跳频源的体积大，重量重，不适用于对微小型跳频源的应用需求。


技术实现要素：

3.为了克服现有技术中sip跳频源的问题，本技术提供了一种sip跳频源及其制备方法。
4.其中，一种sip跳频源，包括依次连接的锁相环电路、dds芯片、混频电路、倍频电路和放大滤波电路，锁相环电路、dds芯片、混频电路、倍频电路和放大滤波电路通过sip封装工艺集成在基板上。
5.本技术提供的一种sip跳频源的有益效果是：通过sip封装工艺可以将锁相环电路、dds芯片、混频电路、倍频电路和放大滤波电路集成到一起，形成sip跳频源。sip封装工艺可将基板连带各种有源或无源元件集成在一种ic芯片上，以保证产品完整性，还可将性能不同的有源或无源元件集成在一种ic芯片上，实现复杂的异质集成需求，保证产品完整性，从而实现跳频源体积的小型化。
6.在上述技术方案的基础上，本技术的一种sip跳频源还可以做如下改进。
7.进一步，上述dds芯片为裸芯片。
8.采用上述进一步方案的有益效果是：dds芯片为裸芯片，可节省基板的体积，进而减小sip跳频源的体积。
9.进一步，上述锁相环电路为内置压控振荡器的集成裸芯片。
10.采用上述进一步方案的有益效果是：锁相环电路为内置压控振荡器的集成裸芯片，可节省基板的体积，进而减小sip跳频源的体积。
11.进一步，上述基板为基于低温共烧陶瓷工艺加工得到的陶瓷基片。
12.采用上述进一步方案的有益效果是：采用低温共烧陶瓷工艺制作的陶瓷基片作为基板，可减少基板的体积，进而减小sip跳频源的体积。
13.进一步，上述sip封装工艺为引线键合封装。
14.采用上述进一步方案的有益效果是：采用引线键合封装可使得sip跳频源的尺寸进一步减小。
15.进一步，上述sip跳频源的尺寸为22mm*18mm*3mm，重量为50g。
16.采用上述进一步方案的有益效果是：相较于现有技术中的跳频源，通过本技术得到的sip跳频源的尺寸更小，重量更轻。
17.第二方面，本技术还提供了一种sip跳频源的制备方法，包括以下步骤：
18.制作基板；
19.通过芯片粘结的方式将多组跳频源电路分别贴装到基板上，每组跳频源电路包括锁相环电路、dds芯片、混频电路、倍频电路和放大滤波电路；
20.通过引线键合的方式，将贴装到基板上的锁相环电路、dds芯片、混频电路、倍频电路和放大滤波电路固定到基板上，得到第一电路模块；
21.对第一电路模块进行等离子清洗，得到第二电路模块；
22.将第二电路模块置于模具中，通过液态密封剂灌封的方式将第二电路模块密封在模具中，得到第一密封模块；
23.通过平行封焊的方式对第一密封模块进行封焊处理，得到第二密封模块；
24.通过表面打标的方式在第二密封模块的表面进行打标，得到携带多个身份标识的第二密封模块，对于每个身份标识，身份标识表征了该身份标识对应的跳频源电路的身份；
25.通过分离的方式从基板上分离出每组跳频源电路，得到多个携带身份标识的跳频源电路对应的第二密封模块，将每一个携带身份标识的跳频源电路对应的第二密封模块作为一个sip跳频源。
26.采用上述进一步方案的有益效果是：采用上述的sip封装工艺制备得到sip跳频源，sip封装工艺可将基板连带各种有源或无源元件集成在一种ic芯片上，以保证产品完整性，还可将性能不同的有源或无源元件集成在一种ic芯片上，实现复杂的异质集成需求，保证产品完整性，从而实现跳频源体积的小型化。
27.进一步，上述制作基板，包括：
28.通过低温共烧陶瓷工艺制作陶瓷基片，将陶瓷基片作为基板。
29.采用上述进一步方案的有益效果是：采用低温共烧陶瓷工艺制作的陶瓷基片作为基板，可减少基板的体积，进而减小sip跳频源的体积。
附图说明
30.为了更清楚地说明本技术实施例或现有技术中的技术方案，下面结合附图和实施例对本技术作进一步说明。
31.图1为本技术实施例提供的一种sip跳频源的结构示意图；
32.图2为本技术实施例提供的一种sip跳频源的尺寸示意图。
33.附图标记：锁相环电路1，dds芯片2、混频电路3、倍频电路4，放大滤波电路5。
具体实施方式
34.下列实施例是对本技术的进一步解释和补充，对本技术不构成任何限制。
35.以下结合附图描述本技术实施例的一种sip跳频源。
36.如图1所示，本技术实施例的一种sip跳频源，包括依次连接的锁相环电路1、dds芯片2、混频电路3、倍频电路4和放大滤波电路5，锁相环电路1、dds芯片2、混频电路3、倍频电路4和放大滤波电路5通过sip封装工艺集成在基板上。
37.可选的，上述dds芯片2为裸芯片。dds芯片2为裸芯片，可节省基板的体积，进而减小sip跳频源的体积。
38.可选的，上述锁相环电路1为内置压控振荡器的集成裸芯片。锁相环电路1为内置压控振荡器的集成裸芯片，可节省基板的体积，进而减小sip跳频源的体积。
39.可选的，上述基板为基于低温共烧陶瓷工艺加工得到的陶瓷基片。采用低温共烧陶瓷工艺制作的陶瓷基片作为基板，可减少基板的体积，进而减小sip跳频源的体积。
40.可选的，上述sip封装工艺为引线键合封装。采用引线键合封装可使得sip跳频源的尺寸进一步减小。
41.可选的，上述sip跳频源的尺寸为22mm*18mm*3mm，重量为50g。相较于现有技术中的跳频源，通过本技术得到的sip跳频源的尺寸更小，重量更轻。具体可参见图2所示的跳频源的尺寸示意图。
42.需要说明的是，上述锁相环电路1、dds芯片2、混频电路3、倍频电路4和放大滤波电路5均可采用现有技术中的电路实现，在此不再赘述。
43.基于上述sip跳频源，该sip跳频源是通过sip封装工艺制备得到的，对应的制备方法包括以下步骤：
44.制作基板；
45.通过芯片粘结的方式将多组跳频源电路分别贴装到基板上，每组跳频源电路包括锁相环电路1、dds芯片2、混频电路3、倍频电路4和放大滤波电路5；
46.通过引线键合的方式，将贴装到基板上的多组跳频源电路固定到基板上，得到第一电路模块；
47.对第一电路模块进行等离子清洗，得到第二电路模块；
48.将第二电路模块置于模具中，通过液态密封剂灌封的方式将第二电路模块密封在模具中，得到第一密封模块；
49.通过平行封焊的方式对第一密封模块进行封焊处理，得到第二密封模块；
50.通过表面打标的方式在第二密封模块的表面进行打标，得到携带多个身份标识的第二密封模块，对于每个身份标识，身份标识表征了该身份标识对应的跳频源电路的身份；
51.通过分离的方式从基板上分离出每组跳频源电路，得到多个携带身份标识的跳频源电路对应的第二密封模块，将每一个携带身份标识的跳频源电路对应的第二密封模块作为一个sip跳频源。
52.采用上述的sip封装工艺制备得到sip跳频源，sip封装工艺可将基板连带各种有源或无源元件集成在一种ic芯片上，以保证产品完整性，还可将性能不同的有源或无源元件集成在一种ic芯片上，实现复杂的异质集成需求，保证产品完整性，从而实现跳频源体积的小型化。
53.可选的，上述制作基板，包括：
54.通过低温共烧陶瓷工艺制作陶瓷基片，将陶瓷基片作为基板。采用低温共烧陶瓷工艺制作的陶瓷基片作为基板，可减少基板的体积，进而减小sip跳频源的体积。
55.其中，在基板上可以预先设置焊接区域，通过芯片粘结的方式将多组跳频源电路分别贴装到焊接区域上，焊接区域的尺寸和跳频源电路大小相匹配，若焊接区域尺寸大，则会导致引线跨度太大，在转移成型过程中会由于流动产生的应力而造成引线弯曲及芯片位
移现象。贴装的方式可以是用软焊料(指pb-sn合金，尤其是含sn的合金)、au-si低共熔合梼焊接到基板上,在塑料封装中最常用的方法是使用聚合物粘结剂粘贴到金属框架上。
56.其中，在塑料封装中使用的引线主要是金线，其直径一般为0.025mm～0.032mm。引线的长度常在1.5mm～3mm之间，而弧圈的高度可比芯片所在平面高0.75mm。键合技术有热压焊、热超声焊等。采用引线键合方式，可使得sip跳频源的封装厚度变薄，大概在0.4mm左右。
57.其中，等离子清洗的重要作用之一是提高膜的附着力，如在si衬底上沉积au膜，经ar等离子体处理掉表面的碳氢化合物和其他污染物，可明显改善了au的附着力。等离子体处理后的基体表面，会留下一层含氟化物的灰色物质，可用溶液去掉。同时清洗也有利于改善表面黏着性和润湿性。
58.其中，上述将第二电路模块置于模具中，通过液态密封剂灌封的方式将第二电路模块密封在模具中，得到第一密封模块的具体实现过程为：将已贴装好芯片(第二电路模块)置于模具中，将塑封料的预成型块在预热炉中加热(预热温度在90℃～95℃之间)，然后放进转移成型机的转移罐中。在转移成型活塞的压力之下，塑封料被挤压到浇道中，并经过浇口注入模腔(在整个过程中，模具温度保持在170℃～175℃左右)。塑封料在模具中快速固化，经过一段时间的保压，使得第二电路模块达到一定的硬度，然后用顶杆顶出模块，成型过程就完成了。对于大多数塑封料来说，在模具中保压几分钟后，模块的硬度足可以达到允许顶出的程度，但是聚合物的固化(聚合)并未全部完成。由于材料的聚合度(固化程度)强烈影响材料的玻璃化转变温度及热应力，所以促使材料全部固化以达到一个稳定的状态，对于提高器件可靠性是十分重要的，后固化就是为了提高塑封料的聚合度所需的工艺步骤，一般后固化条件为170℃～175℃，2h～4h。
59.其中，上述通过表面打标的方式在第二密封模块的表面进行打标，得到携带多个身份标识的第二密封模块的具体实现方式为：在第二密封模块的表面印上去不掉、自己清晰的字母和标识，用于标识每组跳频源电路的身份，身份标识可以包括但不限于制造商的信息、器件代码等，可用来进行识别和跟踪。
60.为了提高生产效率和节约材料，大多数sip的组装工作都是以阵列组合的方式进行，在完成模塑与测试工序以后进行划分，分割成为单个的器件，即单个的sip跳频源。划分分割可以采用锯开或者冲压工艺，锯开工艺灵活性比较强，也不需要多少专用工具，冲压工艺则生产效率比较高、成本较低，但是需要使用专门的工具。
61.上述进行分离后的sip跳频源还可进行最终检查、测试和包装几个处理过程，使得最终得到的sip跳频源可正常工作。
62.基于上述得到的sip跳频源，对其工作原理进行说明：锁相环电路1采用内置压控振荡器的集成裸芯片，为dds芯片2提供高质量，低相噪和低杂散的时钟信号，同时也作为混频电路3的本振信号，dds(direct digital synthesizer)即数字合成器，是一种新型的频率合成技术，具有相对带宽大，频率转换时间短、分辨率高和相位连续性好等优点，较容易实现频率、相位以及幅度的数控调制，广泛应用于通信领域。本技术方案中，dds芯片2产生细步进的变频信号，同时也是混频电路3的中频信号，经过混频电路3得到的混频信号经滤波放大电路5后，作为倍频电路4的基频信号，基频信号经4倍频，放大滤波电路5后就是sip跳频源的输出信号。
63.可选的，上述锁相环电路1是由国产化集成vco的小数/整数分频频率源芯片实现，采用管芯的方式，体积小，集成度高，便于实现sip的小型化。
64.可选的，上述dds芯片2是一款采样率最高位4gsps的单通道国产化芯片，内部集成14位高速dac，芯片支持单频率点、线性调频、fsk、psk、ask以及相干fsk等多种信号调制方式，采用管芯的方式，体积小，集成度高，便于实现sip的小型化。dds可实现频率的快速跳变，调频速率小于1us。
65.可选的，上述混频电路3可通过混频器实现频率的变换，混频电路3输出快速变化的基频信号，信号经滤波放大电路5后，经4倍频输出所需要的射频信号。
66.可选的，本技术方案可采用dds快速跳频方式，跳频时间主要取决于dds的时间，频率转换速度快，其转换速度主要由数字集成电路的开关时间和输出滤波器(lpf)的响应时间决定，可达到10-6甚至10-9秒，fpga的送数速度ns级，所以dds跳频速率能小于1us。
67.通过本技术方案设计得到的sip跳频源可应用于对尺寸、体积有要求的雷达，卫星，通信级电子对抗系统等领域。
68.本技术方案的有益之处是：
69.(1)本技术设计的ku波段微小型化sip快速跳频源可实现小于1us的快速跳频，对于要求快速扫描及频率快速转换具有特别重要的意义。
70.(2)本技术设计的ku波段微小型化sip快速跳频源，实现了体积小型化和重量轻，弥补由于空间不足带来的烦恼。
71.(3)本技术设计的ku波段微小型化sip快速跳频源。具有低杂散和低相位噪声的特点，广泛应用于通信中。
72.在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本技术的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
73.尽管上面已经示出和描述了本技术的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本技术的限制，本领域的普通技术人员在本技术的范围内可以对上述实施例进行变化、修改、替换和变型。