像素电路、显示面板及显示装置的制作方法

1.本技术涉及显示技术领域，尤其涉及一种像素电路、一种具有该像素电路的显示面板以及一种具有该显示面板的显示装置。


背景技术：

2.随着显示技术的发展，市场对于显示装置的显示效果和品味的要求逐渐提升。现有市场中，有机发光二极管（organic light-emitting diode，oled）显示屏大多采用直流驱动的方式。然而，在直流驱动方式下，oled在空穴传输层与发光层的界面处或发光层与电子传输层的界面处积累未复合的多余载流子。这些未复合的多余载流子的数量积累到一定程度后，会在内部形成内建电场。但是形成的内建电场会导致下一周期的载流子注入困难，进而导致复合率降低，从而影响oled显示屏的显示品味以及显示寿命。


技术实现要素：

3.鉴于现有技术的不足，本技术的目的在于提供一种像素电路、显示面板及显示装置。像素电路中设置第一发光元件和第二发光元件，控制单元选择性控制第一发光元件和/或第二发光元件发光，同时，控制单元控制第一发光元件或第二发光元件接收第二阴极电压，使其不发光时释放其内积累的电荷，进一步提升发光单元的显示寿命。降低烧屏的风险，提升显示品味。
4.第一方面，本技术提供了一种像素电路，所述像素电路包括发光单元、驱动单元和控制单元，其中，所述发光单元包括第一发光元件和第二发光元件，所述第一发光元件和所述第二发光元件与所述驱动单元和所述控制单元同时电性连接；所述驱动单元用于向所述发光单元传输用于驱动所述第一发光元件和/或所述第二发光元件发光的数据信号；所述控制单元用于控制所述第一发光元件和/或所述第二发光元件电性连接至第一电源；所述发光单元在接收到所述数据信号时，所述控制单元选择性控制所述第一发光元件和/或所述第二发光元件发光。
5.在一些实施方式中，所述驱动单元包括第一晶体管、第二晶体管和存储电容，所述存储电容的一端电性连接至所述第一晶体管的第二端，所述存储电容的另一端电性连接至所述第二晶体管的第一端；所述第一晶体管的控制端接收扫描信号，所述第一晶体管的第一端接收所述数据信号，所述第一晶体管的第二端电性连接至所述第二晶体管的控制端；所述第二晶体管的第一端用于接收电源信号，所述第二晶体管的第二端电性连接于所述发光单元；所述第一晶体管根据接收的所述扫描信号的电位选择性将所述数据信号传输至所述第二晶体管，所述第二晶体管根据接收到的所述数据信号选择性传输所述电源信号至所述发光单元。
6.在一些实施方式中，当所述第一晶体管接收的所述扫描信号处于第一电位时，所述第一晶体管的第一端和所述第一晶体管的第二端电性断开；当所述第一晶体管接收的所
述扫描信号处于第二电位时，所述第一晶体管的第一端和所述第一晶体管的第二端电性导通，所述数据信号传输至所述第二晶体管；当所述第二晶体管接收的所述数据信号处于第一电位时，所述第二晶体管的第一端和第二晶体管的第二端电性断开；当所述第二晶体管接收的所述数据信号处于第二电位时，所述第二晶体管的第一端和所述第二晶体管的第二端电性导通，所述电源信号传输至所述发光单元。
7.在一些实施方式中，所述第一发光元件的第一端和所述第二发光元件的第一端均电性连接至所述第二晶体管的第二端，所述第一发光元件的第二端和所述第二发光元件的第二端均电性连接至所述控制单元；所述控制单元接收第一信号和第二信号，并根据所述第一信号和所述第二信号的电位控制所述第一发光元件和/或所述第二发光元件的第二端电性连接至所述第一电源。
8.在一些实施方式中，所述控制单元还用于控制所述第一发光元件的第二端或所述第二发光元件的第二端电性连接至第二电源，使所述第一发光元件或所述第二发光元件释放其内部积累的电荷。
9.在一些实施方式中，当所述控制单元接收的所述第一信号处于第一电位，且所述第二信号处于第一电位时，所述第一发光元件的第二端电性连接至所述第一电源，并自所述第一电源接收第一阴极电压，所述第一发光元件用于发光，所述第二发光元件的第二端电性连接至所述第二电源，并自所述第二电源接收第二阴极电压；当所述控制单元接收的所述第一信号处于第二电位，且所述第二信号处于第一电位时，所述第二发光元件的第二端电性连接至所述第一电源，并自所述第一电源接收所述第一阴极电压，所述第二发光元件用于发光，所述第一发光元件的第二端电性连接至所述第二电源，并自所述第二电源接收所述第二阴极电压；当所述控制单元接收的所述第二信号处于第二电位时，所述第一发光元件和所述第二发光元件的第二端均电性连接至所述第一电源，并同时自所述第一电源接收所述第一阴极电压，所述第一发光元件和所述第二发光元件均用于发光。
10.在一些实施方式中，所述控制单元包括导通选择单元、导通控制单元和开关单元，所述导通控制单元与所述导通选择单元和所述开关单元均电性连接，所述开关单元还电性连接至所述第一发光元件的第二端和所述第二发光元件的第二端；所述导通选择单元用于接收所述第一信号，并根据所述第一信号选择性控制所述导通控制单元处于第一导通状态或第二导通状态；所述开关单元接收所述第二信号，所述开关单元根据所述导通选择单元的导通状态和所述第二信号的电位控制所述第一发光元件和/或第二发光元件的第二端电性连接至所述第一电源。
11.在一些实施方式中，所述导通选择单元包括第一选择晶体管、第二选择晶体管、第三选择晶体管和第四选择晶体管，所述第一选择晶体管的控制端用于接收所述第一信号，所述第二选择晶体管的控制端用于接收反相信号，所述第一晶体管的第一端和所述第二选择晶体管的第一端接收控制电源信号，所述第一选择晶体管的第二端同时电性连接至所述第三选择晶体管的第一端和所述导通控制单元，所述第二选择晶体管的第二端电性连接至所述第四选择晶体管的第一端和所述导通控制单元；
所述第三选择晶体管的控制端电性连接至所述第二选择晶体管的第二端，所述第四选择晶体管的控制端电性连接至所述第一选择晶体管的第二端，所述第三选择晶体管的第二端和所述第四选择晶体管的第二端均电性连接至所述第一电源。
12.在一些实施方式中，当所述第一信号处于第一电位时，所述反相信号处于第二电位，所述第一选择晶体管和所述第四选择晶体管均处于截至状态，所述第二选择晶体管和所述第三选择晶体管处于导通状态，所述控制电源信号自所述第二选择晶体管的第二端传输至所述导通控制单元；当所述第一信号处于第二电位时，所述反相信号处于第一电位，所述第二选择晶体管和所述第三选择晶体管处于截止状态，所述第一选择晶体管和所述第四选择晶体管均处于导通状态，所述控制电源信号自所述第一选择晶体管的第二端传输至所述导通控制单元。
13.在一些实施方式中，所述导通控制单元包括第一导通晶体管和第二导通晶体管，所述第一导通晶体管的控制端电性连接至所述第二选择晶体管的第二端，所述第二导通晶体管的控制端电性连接至所述第一选择晶体管的第二端，所述第一导通晶体管和所述第二导通晶体管的第一端均电性连接至所述第一电源，所述第一导通晶体管和所述第二导通晶体管的第二端均电性连接至所述开关单元；当所述第一导通晶体管自所述第二选择晶体管接收所述控制电源信号时，所述第一导通晶体管导通，所述第二导通晶体管截止，所述导通控制单元处于第一导通状态；当所述第二导通晶体管自所述第一选择晶体管接收所述控制电源信号时，所述第一导通晶体管截止，所述第二导通晶体管导通，所述导通控制单元处于第二导通状态。
14.在一些实施方式中，所述开关单元包括第一释放晶体管、第二释放晶体管、第三释放晶体管和第四释放晶体管，所述第一释放晶体管的控制端电性连接于所述第一导通晶体管的第二端，所述第二释放晶体管的控制端电性连接于所述第二导通晶体管的第二端，所述第一释放晶体管和所述第二释放晶体管的第一端均电性连接于所述第二电源，所述第一释放晶体管的第二端电性连接至所述第二导通晶体管的第二端，所述第二释放晶体管的第二端电性连接至所述第一导通晶体管的第二端；所述第三释放晶体管的控制端用于接收所述第二信号，所述第三释放晶体管的第一端电性连接至所述第二导通晶体管的第二端和所述第一释放晶体管的第二端，所述第三释放晶体管的第二端电性连接至所述第二发光元件的第二端；所述第四释放晶体管的控制端接收所述第二信号，所述第四释放晶体管的第一端同时电性连接至所述第一导通晶体管的第二端和所述第二释放晶体管的第二端，所述第四释放晶体管的第二端电性连接至所述第一发光元件的第二端。
15.在一些实施方式中，当所述导通控制单元处于第一导通状态，且所述第二信号处于第一电位时，所述第一释放晶体管、所述第三释放晶体管、所述第四释放晶体管处于导通状态，所述第二释放晶体管处于截止状态，所述第一电源的第一阴极电压传输至所述第一发光元件的第二端，所述第一发光元件用于发光，所述第二电源的第二阴极电压传输至所述第二发光元件的第二端；当所述导通控制单元处于第二导通状态，且所述第二信号处于第一电位时，所述第二释放晶体管、所述第三释放晶体管、所述第四释放晶体管处于导通状态，所述第一释放
支撑框架；11-显示区；13-非显示区；40-像素电路；152-第一子像素；154-第二子像素；156-第三子像素；50-控制单元；60-发光单元；70-驱动单元；71-第一晶体管；73-第二晶体管；75-存储电容；51-导通选择单元；53-导通控制单元；55-开关单元；511-第一选择晶体管；513-第二选择晶体管；515-第三选择晶体管；517-第四选择晶体管；531-第一导通晶体管；533-第二导通晶体管；551-第一释放晶体管；552-第二释放晶体管；554-第三释放晶体管；556-第四释放晶体管；553-第二开关晶体管；555-第一开关晶体管；a-第一发光元件；b-第二发光元件；elvss-第一电源；elvdd-第二电源；data-数据信号；scan-扫描信号；vdd-电源信号；vdd1-控制电源信号；f1-第一方向；f2-第二方向；ab-第一信号；ba-反相信号；sw-第二信号。
具体实施方式
23.为了便于理解本技术，下面将参照相关附图对本技术进行更全面的描述。附图中给出了本技术的较佳实施方式。但是，本技术可以以许多不同的形式来实现，并不限于本文所描述的实施方式。相反地，提供这些实施方式的目的是使对本技术的公开内容理解的更加透彻全面。
24.以下各实施例的说明是参考附加的图示，用以例示本技术可用以实施的特定实施例。本文中为部件所编序号本身，例如“第一”、“第二”等，仅用于区分所描述的对象，不具有任何顺序或技术含义。而本技术所说“连接”、“联接”，如无特别说明，均包括直接和间接连接（联接）。本技术中所提到的方向用语，例如，“上”、“下”、“前”、“后”、“左”、“右”、“内”、“外”、“侧面”等，仅是参考附加图式的方向，因此，使用的方向用语是为了更好、更清楚地说明及理解本技术，而不是指示或暗指所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。
25.在本技术的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸地连接，或者一体地连接；可以是机械连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本技术中的具体含义。需要说明的是，本技术的说明书和权利要求书及所述附图中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序。此外，本技术中使用的术语“包括”、“可以包括”、“包含”、或“可以包含”表示公开的相应功能、操作、元件等的存在，并不限制其他的一个或多个更多功能、操作、元件等。此外，术语“包括”或“包含”表示存在说明书中公开的相应特征、数目、步骤、操作、元素、部件或其组合，而并不排除存在或添加一个或多个其他特征、数目、步骤、操作、元素、部件或其组合，意图在于覆盖不排他的包含。还需要理解的是，本文中描述的“至少一个”的含义是一个及其以上，例如一个、两个或三个等，而“多个”的含义是至少两个，例如两个或三个等，除非另有明确具体的限定。本技术的说明书和权利要求书及所述附图中的术语“步骤1”、“步骤2”等是用于区别不同对象，而不是用于描述特定顺序。
26.请参阅图1，图1为本技术实施例公开的一种显示装置100的结构示意图。如图1所示，本技术实施例提供的显示装置100至少可以包括显示面板10、电源模组20和支撑框架30，其中，所述显示面板10固定于支撑框架30，所述电源模组20设置于所述显示面板10的背
面，即所述显示面板10的非显示面，也即所述显示面板10背对用户的一侧。所述显示面板10用于显示图像，所述电源模组20与所述显示面板10电性连接，用于为所述显示面板10行图像显示提供电源电压，所述支撑框架30为所述显示面板10和所述电源模组20提供支撑与保护作用。
27.可以理解的是，所述显示面板10还具有与所述非显示面相对设置的显示面，即所述显示面板10的正面，也即所述显示面板10面对用户的一侧。所述显示面用于面对使用所述显示装置100的用户，以显示图像。
28.请一并参阅图2，图2为图1所示的显示装置100中显示面板10的结构示意图。如图2所示，所述显示面板10包括显示区11以及非显示区13。其中，所述显示区11用作图像显示，所述非显示区13环绕设置于所述显示区11周围，并不用作图像显示。可以理解，在一些实施方式中，所述显示面板10可以以液晶材料作为显示介质，并不以此为限。
29.在本技术实施例中，显示面板10的内部互相呈网格状设置有沿着第一方向f1延伸的多条扫描线（scan line）和沿着第二方向f2延伸的多条数据线（data line）。其中，所述第一方向f1与第二方向f2（见图5）相互垂直，并且多条扫描线之间、多条数据线之间、以及扫描线与数据线之间均相互绝缘。也即，多条扫描线之间沿着所述第二方向f2间隔排列设置且相互绝缘，多条数据线之间所述第一方向f1间隔排列设置且相互绝缘，多条扫描线与多条数据线之间相互绝缘设置。
30.多条扫描线和数据线的交叉部均对应设置像素电路40（见图4）。具体为，任意相邻的两条扫描线和任意相邻的两条数据线之间设置有所述像素电路40，位于同一列的所述像素电路40均与同一条所述数据线电性连接，位于同一行的所述像素电路40均与同一条所述扫描线电性连接。本技术实施例中，多个像素电路40呈阵列分布。
31.请一并参阅图3，图3为图2所示的显示面板10中像素单元的结构示意图。如图3所示，所述显示面板10包括用于显示的像素单元15，每个像素单元15对应一个像素电路40。所述像素单元15包括多行多列子像素，每一行包括依次排列的第一子像素152、第二子像素154和第三子像素156。每一列包含同一颜色的多个子像素，每一行的子像素和每一列的子像素形成了像素阵列。
32.在本技术具体实施例中，所述第一子像素152可以为红色(red)子像素，所述第二子像素154可以为绿色(green)子像素，所述第三子像素156可以为蓝色(blue)子像素，所述第一子像素152、第二子像素154和第三子像素156也可以不遵循上述的对应原则，三者可为其他颜色组合的子像素，本技术对此不做具体限制。
33.如图3所示，在本技术实施例中，每个子像素中均包含第一发光元件a和第二发光元件b。具体地，所述第一子像素152、所述第二子像素154和所述第三子像素156均包括所述第一发光元件a和所述第二发光元件b。其中，在示意性实施例中，所述第一发光元件a和所述第二发光元件b均可为有机发光二极管（organic light-emitting diode，oled），因此，所述显示面板10形成了双灯oled显示。
34.请一并参阅图4，图4为本技术实施例公开的一种像素电路40的电路结构示意图。如图4所示，在本技术实施例中，像素电路40包括控制单元50、发光单元60和驱动单元70。其中，所述发光单元60包括所述第一发光元件a和所述第二发光元件b，所述第一发光元件a和所述第二发光元件b均与所述驱动单元70和所述控制单元50同时电性连接。
35.所述驱动单元70用于向所述发光单元60传输用于驱动所述第一发光元件a和/或所述第二发光元件b发光的数据信号data。所述控制单元50用于控制所述第一发光元件a和/或所述第二发光元件b电性连接至第一电源elvss。所述发光单元60在接收到所述数据信号data时，所述控制单元50选择性控制所述第一发光元件a和/或所述第二发光元件b发光。
36.在本技术具体实施例中，所述发光单元60发光的颜色可以为所述第一子像素152、所述第二子像素154或所述第三子像素156对应发光的颜色，本技术不做具体限制。
37.在本技术实施例中，所述控制单元50还用于控制所述第一发光元件a或所述第二发光元件b电性连接至第二电源elvdd，用于所述第一发光元件a或所述第二发光元件b释放其内部积累的电荷。
38.在本技术具体实施例中，所述第一电源elvss可以为低电势像素电源，所述第二电源elvdd可以为高电势像素电源，本技术对此不做具体限制。
39.请一并参阅图5，图5为图4所示的像素电路40的具体电路结构示意图。如图5所示，在本技术实施例中，所述驱动单元70包括数据输入端、扫描输入端和输出端。所述数据输入端电性连接至所述数据线，所述驱动单元70通过所述数据线接收所述数据信号data。所述扫描输入端电性连接至所述扫描线，所述驱动单元70通过所述扫描线接收扫描信号scan。所述驱动单元70根据接收到的所述数据信号data和所述扫描信号scan选择性控制电源信号vdd自所述输出端传输至所述发光单元60。
40.在本技术具体实施例中，所述驱动单元70可以包括第一晶体管71、第二晶体管73和存储电容75。具体地，所述第一晶体管71和所述第二晶体管73均包括控制端、第一端和第二端。所述存储电容75的一端电性连接至所述第一晶体管71的第二端，所述存储电容75的另一端电性连接至所述第二晶体管73的第一端。所述存储电容75用于存储控制所述发光单元60发光的图像数据。
41.所述第一晶体管71的控制端电性连接至所述扫描输入端，自所述扫描输入端接收所述扫描信号scan。所述第一晶体管71的第一端电性连接至所述数据输入端，自所述数据输入端接收所述数据信号data。所述第一晶体管71的第二端电性连接至所述第二晶体管73的控制端。
42.所述第一晶体管71根据接收的所述扫描信号scan的电位选择性电性导通或电性断开。
43.具体地，当所述第一晶体管71接收的所述扫描信号scan处于第一电位时，所述第一晶体管71的第一端和所述第一晶体管71的第二端电性断开；当所述第一晶体管71接收的所述扫描信号scan处于第二电位时，所述第一晶体管71的第一端和所述第一晶体管71的第二端电性导通。此时，所述数据信号data自所述第一晶体管71的第二端传输至所述第二晶体管73的控制端。
44.在本技术具体实施例中，所述第二晶体管73的第一端用于接收所述电源信号vdd，所述第二晶体管73的第二端电性连接于所述输出端。所述第二晶体管73根据所述控制端接收的所述数据信号data，选择性处于导通状态或截止状态。即所述第二晶体管73根据接收的所述数据信号data的电位选择性电性导通或断开，进而选择性将所述电源信号vdd传输至所述输出端。
45.具体地，当所述第二晶体管73接收的所述数据信号data处于第一电位时，所述第二晶体管73的第一端和第二晶体管73的第二端电性断开；当所述第二晶体管73接收的所述数据信号data处于第二电位时，所述第二晶体管73的第一端和所述第二晶体管73的第二端电性导通。此时，所述电源信号vdd传输至所述输出端。进一步地，所述电源信号vdd通过所述输出端传输至所述发光单元60。
46.在本技术实施例中，所述第一电位可以为高电位，所述第二电位可以为低电位，本技术对此不做具体限制。
47.在本技术实施例中，所述第一晶体管71和所述第二晶体管73可为p型金属氧化物半导体（p-metal-oxide-semiconductor，pmos）晶体管，本技术对此不做具体限制。其中，所述第一端可为漏极，所述第二端可为源极，所述控制端可为栅极。
48.请继续参阅图5，所述发光单元60可以包括所述第一发光元件a和所述第二发光元件b。其中，所述第一发光元件a和所述第二发光元件b的第一端均电性连接至所述输出端，所述第一发光元件a和所述第二发光元件b的第二端均电性连接至所述控制单元50。其中，所述第一发光元件a和所述第二发光元件b的第一端可以为阳极，第二端可以为阴极。
49.在本技术实施例中，所述控制单元50接收第一信号ab和第二信号sw，并根据接收的第一信号ab和第二信号sw的电位控制所述第一发光元件a和/或所述第二发光元件b的第二端电性连接至所述第一电源elvss，进而控制所述第一发光元件a和/或所述第二发光元件b选择性发光。
50.在本技术具体实施例中，当所述控制单元50接收的所述第一信号ab处于第一电位，且所述第二信号sw处于第一电位时，所述第一发光元件a的第二端电性连接至所述第一电源elvss，并自所述第一电源elvss接收第一阴极电压。此时，所述第一发光元件a用于发光。
51.当所述控制单元50接收的所述第一信号ab处于第二电位，且所述第二信号sw处于第一电位时，所述第二发光元件b的第二端电性连接至所述第一电源elvss，并自所述第一电源elvss接收第一阴极电压。此时，所述第二发光元件b用于发光。
52.当所述控制单元50接收的所述第二信号sw处于第二电位时，无论所述第一信号ab处于第一电位或第二电位，此时所述第一发光元件a和所述第二发光元件b的第二端均电性连接至所述第一电源elvss，并同时自所述第一电源elvss接收第一阴极电压，此时，所述第一发光元件a和所述第二发光元件b均用于发光。
53.在本技术实施例中，所述控制单元50还可以控制所述第一发光元件a或所述第二发光元件b的第二端电性连接至所述第二电源elvdd，并自所述第二电源elvdd接收第二阴极电压。
54.当所述第一发光元件a和/或所述第二发光元件b的第一端接收到所述电源信号vdd，同时第二端接收到所述第二阴极电压，那么所述第一发光元件a和/或所述第二发光元件b的外部形成的电场与内部累计的电荷形成的电场同向，所述第一发光元件a和/或所述第二发光元件b内部积累的电荷即被消耗掉，从而提高了所述发光单元60的显示寿命，降低了烧屏的风险。
55.具体地，在本技术实施例中，当所述控制单元50接收的所述第一信号ab处于第一电位，且所述第二信号sw处于第一电位时，所述第二发光元件b的第二端电性连接至所述第
二电源elvdd，并自所述第二电源elvdd接收第二阴极电压。此时，所述第二发光元件b的外部形成的电场与内部累计的电荷形成的电场同向，所述第二发光元件b内部积累的电荷即被消耗掉，从而提高了所述第二发光元件b的显示寿命，降低了烧屏的风险。
56.当所述控制单元50接收的所述第一信号ab处于第二电位，且所述第二信号sw处于第一电位时，所述第一发光元件a的第二端电性连接至所述第二电源elvdd，并自所述第二电源elvdd接收第二阴极电压。此时，所述第一发光元件a的外部形成的电场与内部累计的电荷形成的电场同向，所述第一发光元件a内部积累的电荷即被消耗掉，从而提高了所述第一发光元件a的显示寿命，降低了烧屏的风险。
57.当所述控制单元50接收的所述第二信号sw处于第二电位时，无论所述第一信号ab处于第一电位或第二电位，此时所述第一发光元件a和第二发光元件b的第二端均电性连接至所述第一电源elvss，并自所述第一电源elvss接收第一阴极电压。此时，所述第一发光元件a和第二发光元件b均发光，以补充发光元件的发光亮度，避免由于发光亮度不足导致的残影或烧屏问题，进而提高所述像素电路40的寿命，提高所述显示面板10的显示效果。
58.在本技术具体实施例中，可以理解的是，为使发光元件外部形成的电场与内建电场同向，所述第二电源elvdd的第二阴极电压的电势高于所述电源信号vdd的电势。同时，所述第一电源elvss的第一阴极电压的电势应当低于所述电源信号vdd的电势，以保证所述发光元件正常发光。同时，可以理解的是，所述电源信号vdd用于驱动所述发光元件发光，其电压值应当与所述发光元件的发光亮度相匹配，本技术对此不做具体限制。
59.在本技术实施例中，所述第一信号ab自第一电位切换至第二电位或自第二电位切换至第一电位有预设切换时间，该预设切换时间可以根据具体情况确定，所述预设切换时间可以为1帧，10帧，100帧或其他数值，本技术不做具体限制。
60.在本技术实施例中，所述第二信号sw自第一电位切换至第二电位或自第二电位切换至第一电位的切换时间也可以根据实际情况确定，本技术不做具体限制。
61.接下来，将对所述像素电路40的不同发光路径进行阐述。
62.第一发光元件a发光：所述驱动单元70接收处于第二电位的扫描信号scan和处于第二电位的数据信号data，进而使得所述第一晶体管71和所述第二晶体管73处于导通状态，所述电源信号vdd自所述输出端输出至所述发光单元60，所述第一发光元件a和所述第二发光元件b的第一端均接收所述电源信号。所述控制单元50接收处于第一电位的所述第一信号ab和处于第一电位的第二信号sw，进而所述第一发光元件a的第二端电性连接至所述第一电源elvss以接收所述第一阴极电压，所述第二发光元件b的第二端电性连接至所述第二电源elvdd以接收所述第二阴极电压。此时，所述第一发光元件a发光，第二发光元件b释放内部积累的电荷。
63.第二发光元件b发光：所述驱动单元70接收处于第二电位的扫描信号scan和处于第二电位的数据信号data，进而使得所述第一晶体管71和所述第二晶体管73处于导通状态，所述电源信号自所述输出端输出至所述发光单元60，所述第一发光元件a和所述第二发光元件b的第一端均接收所述电源信号。所述控制单元50接收处于第二电位的所述第一信号ab和处于第一电位的第二信号sw，进而所述第二发光元件b的第二端电性连接至所述第一电源elvss以接收所述第一阴极电压，所述第一发光元件a的第二端电性连接至所述第二电源elvdd以接收所述第二阴极电压。此时，所述第二发光元件b发光，第一发光元件a释放
内部积累的电荷。
64.第一发光元件a和第二发光元件b均发光：所述驱动单元70接收处于第二电位的扫描信号scan和处于第二电位的数据信号data，进而使得所述第一晶体管71和所述第二晶体管73处于导通状态，所述电源信号自所述输出端输出至所述发光单元60，所述第一发光元件a和所述第二发光元件b的第一端均接收所述电源信号。所述控制单元50接收处于第二电位的所述第二信号sw，进而所述第一发光元件a和所述第二发光元件b的第二端均电性连接至所述第一电源elvss以接收所述第一阴极电压。此时，所述第一发光元件a和所述第二发光元件b均发光。
65.请一并参阅图6，图6为图5所示的像素电路40中控制单元50的电路结构示意图。如图6所示，在本技术实施例中，所述控制单元50包括导通选择单元51、导通控制单元53和开关单元55。所述导通控制单元53与所述导通选择单元51和所述开关单元55均电性连接，所述开关单元还电性连接至所述第一发光元件和所述第二发光元件。所述导通选择单元51用于接收所述控制电源信号vdd1和所述第一信号ab，并根据所述第一信号ab选择性控制所述导通控制单元53处于第一导通状态或第二导通状态。所述开关单元55接收所述第二信号sw，所述开关单元55根据所述导通选择单元51的导通状态和所述第二信号sw的电位控制所述第一发光元件和/或第二发光元件的第二端导通至所述第一电源。具体地，所述开关单元55控制所述第一发光元件a的第二端导通至所述第一电源elvss，所述第二发光元件b的第二端导通至所述第二电源elvdd，或，驱动所述第二发光元件b的第二端导通至所述第一电源elvss，所述第一发光元件a的第二端导通至所述第二电源elvdd，或，所述第一发光元件a和所述第二发光元件b的第二端均导通至所述第一电源elvss。
66.如图6所示，在本技术实施例中，所述导通选择单元51包括第一选择晶体管511、第二选择晶体管513、第三选择晶体管515和第四选择晶体管517。其中，所述第一选择晶体管511的控制端用于接收所述第一信号ab，所述第二选择晶体管513的控制端用于接收所述第一信号ab的反相信号ba。所述第一选择晶体管511的第一端和所述第二选择晶体管513的第一端接收控制电源信号vdd1，所述第一选择晶体管511的第二端同时电性连接至所述第三选择晶体管515的第一端和所述导通控制单元53。所述第二选择晶体管513的第二端电性连接至所述第四选择晶体管517的第一端和所述导通控制单元53。其中，第一信号ab的反相信号ba为非a非b。
67.所述第三选择晶体管515的控制端电性连接至所述第二选择晶体管513的第二端。所述第四选择晶体管517的控制端电性连接至所述第一选择晶体管511的第二端。所述第三选择晶体管515的第二端和所述第四选择晶体管517的第二端均电性连接至所述第一电源elvss。
68.在本技术实施例中，所述第一选择晶体管511的控制端用于接收所述第一信号ab，所述第一信号ab控制所述第一选择晶体管511的第一端和第二端电性导通或电性断开。
69.在本技术实施例中，所述第四选择晶体管517的控制端用于自所述第一选择晶体管511的第二端接收所述控制电源信号vdd1，所述控制电源信号vdd1控制所述第一选择晶体管511处于导通或截止状态。同时，所述控制电源信号vdd1选择性自所述第一选择晶体管
511的第二端选择性传输至所述导通控制单元53。
70.当所述第一信号ab处于第一电位时，所述第一选择晶体管511的第一端和第二端电性断开，所述控制电源信号vdd1无法从第一端传输至第二端。此时，所述第四选择晶体管517的控制端未接收到所述控制电源信号vdd1，处于截至状态。所述控制电源信号vdd1无法自所述第一选择晶体管511的第二端传输至所述导通控制单元53。
71.当所述第一信号ab处于第二电位时，所述第一选择晶体管511的第一端和第二端电性导通，所述控制电源信号vdd1从第一端传输至第二端。此时，所述第四选择晶体管517的控制端接收到所述控制电源信号vdd1，处于导通状态。所述控制电源信号vdd1自所述第一选择晶体管511的第二端传输至所述导通控制单元53。
72.在本技术实施例中，所述第二选择晶体管513的控制端用于接收所述第一信号ab的反相信号ba，所述反相信号ba控制所述第二选择晶体管513的第一端和第二端电性导通或电性断开。
73.在本技术实施例中，所述第三选择晶体管515的控制端用于自所述第二选择晶体管513的第二端接收所述控制电源信号vdd1，所述控制电源信号vdd1控制所述第三选择晶体管515处于导通或截止状态。同时，所述控制电源信号vdd1自所述第二选择晶体管513的第二端选择性传输至所述导通控制单元53。
74.当所述反相信号ba处于第一电位时，所述第二选择晶体管513的第一端和第二端电性断开，所述控制电源信号vdd1无法从所述第二选择晶体管513的第一端传输至第二端。此时，所述第三选择晶体管515的控制端未接收到所述控制电源信号vdd1，处于截至状态。所述控制电源信号vdd1无法自所述第二选择晶体管513的第二端传输至所述导通控制单元53。
75.当所述反相信号ba处于第二电位时，所述第二选择晶体管513的第一端和第二端电性导通，所述控制电源信号vdd1从所述第二选择晶体管513的第一端传输至第二端。此时，所述第三选择晶体管515的控制端接收到所述控制电源信号vdd1，处于导通状态。所述控制电源信号vdd1自所述第二选择晶体管513的第二端传输至所述导通控制单元53。
76.在本技术的实施例中，所述导通控制单元53包括第一导通晶体管531和第二导通晶体管533。所述第一导通晶体管531的控制端电性连接至所述第二选择晶体管513的第二端，所述第二导通晶体管533的控制端电性连接至所述第一选择晶体管511的第二端。所述第一导通晶体管531和所述第二导通晶体管533的第一端均电性连接至所述第一电源elvss。所述第一导通晶体管531和所述第二导通晶体管533的第二端均电性连接至所述开关单元55。
77.在本技术实施例中，所述第一导通晶体管531的控制端用于自所述第二选择晶体管513的第二端接收所述控制电源信号vdd1，所述控制电源信号vdd1控制所述第一导通晶体管531处于导通或截止状态。
78.所述第二导通晶体管533的控制端用于自第一选择晶体管511的第二端接收所述控制电源信号vdd1，所述控制电源信号vdd1控制所述第二导通晶体管533处于导通或截止状态。
79.其中，由于所述控制电源信号vdd1始终处于第一电位，故所述第一导通晶体管531或所述第二导通晶体管533接收到控制电源信号vdd1时，所述第一导通晶体管531或所述第
二导通晶体管533处于导通状态。此时，所述第一导通晶体管531或所述第二导通晶体管533的第二端均导通至所述第一电源elvss。
80.具体地，当所述第一导通晶体管531的控制端自所述第二选择晶体管513的第二端接收所述控制电源信号vdd1时，所述第一导通晶体管531处于导通状态，所述第二导通晶体管533处于截止状态。此时，所述导通控制单元53处于第一导通状态。
81.当所述第二导通晶体管533的控制端自所述第一选择晶体管511的第二端接收所述控制电源信号vdd1时，所述第一导通晶体管531处于截止状态，所述第二导通晶体管533处于导通状态。此时，所述导通控制单元53处于第二导通状态。
82.在本技术实施例中，所述开关单元55包括第一释放晶体管551、第二释放晶体管552、第三释放晶体管554和第四释放晶体管556。所述第一释放晶体管551的控制端电性连接于所述第一导通晶体管531的第二端，所述第二释放晶体管552的控制端电性连接于所述第二导通晶体管533的第二端。所述第一释放晶体管551和所述第二释放晶体管552的第一端均电性连接于所述第二电源elvdd。所述第一释放晶体管551的第二端电性连接至所述第二导通晶体管533的第二端，所述第二释放晶体管552的第二端电性连接至所述第一导通晶体管531的第二端。
83.所述第三释放晶体管554的控制端用于接收所述第二信号sw，所述第三释放晶体管554的第一端同时电性连接至所述第二导通晶体管533的第二端和所述第一释放晶体管551的第二端。所述第三释放晶体管554的第二端电性连接至所述第二发光元件b的第二端。
84.所述第四释放晶体管556的控制端接收所述第二信号sw，所述第四释放晶体管556的第一端同时电性连接至所述第一导通晶体管531的第二端和所述第二释放晶体管552的第二端。所述第四释放晶体管556的第二端电性连接至所述第一发光元件a的第二端。
85.在本技术实施例中，所述第一释放晶体管551的控制端用于自所述第一导通晶体管531的第二端接收所述第一电源elvss的第一阴极电压，所述第一电源elvss的第一阴极电压控制所述第一释放晶体管551的第一端和第二端电性导通。
86.所述第二释放晶体管552的控制端用于自所述第二导通晶体管533的第二端接收所述第一电源elvss的第一阴极电压，所述第一电源elvss的第一阴极电压控制所述第二释放晶体管552的第一端和第二端电性导通。
87.在本实施例中，由于所述第一阴极电压始终处于第二电位，故当所述第一释放晶体管551或所述第二释放晶体管552的控制端接收到所述第一阴极电压时，所述第一释放晶体管551或所述第二释放晶体管552处于导通状态。此时，所述第二电源elvdd的第二阴极电压自所述第一释放晶体管551或所述第二释放晶体管552的第一端传输至第二端。
88.在本技术实施例中，所述第三释放晶体管554的控制端接收第二信号sw，所述第二信号sw控制所述第三释放晶体管554处于导通或截止状态。
89.具体为，当所述第二信号sw处于第一电位时，所述第三释放晶体管554处于导通状态。当所述第二信号sw处于第二电位时，所述第三释放晶体管554处于截止状态。
90.在本技术实施例中，所述第四释放晶体管556的控制端接收第二信号sw，所述第二信号sw控制所述第四释放晶体管556处于导通或截止状态。
91.具体为，当所述第二信号sw处于第一电位时，所述第四释放晶体管556处于导通状态。当所述第二信号sw处于第二电位时，所述第四释放晶体管556处于截止状态。相应地，所
述第三释放晶体管554处于导通状态，所述导通控制单元53处于第一导通状态时，所述第一发光元件a用于发光。所述第四释放晶体管556处于导通状态，所述导通控制单元53处于第二导通状态时，所述第二发光元件b用于发光。
92.在本技术实施例中，所述开关单元55还包括第一开关晶体管555和第二开关晶体管553。所述第一开关晶体管555和所述第二开关晶体管553的控制端用于接收所述第二信号sw，所述第一开关晶体管555和所述第二开关晶体管553的第一端均电性连接至所述第一电源elvss。所述第一开关晶体管555的第二端电性连接至所述第一发光元件a的第二端，所述第二开关晶体管553的第二端电性连接至所述第二发光元件b的第二端。
93.在本技术实施例中，所述第二信号sw控制所述第一开关晶体管555和所述第二开关晶体管553处于导通或截止状态。
94.当所述第二信号sw处于第二电位时，所述第一开关晶体管555和所述第二开关晶体管553均处于导通状态，所述第一开关晶体管555和所述第二开关晶体管553的第二端均电性导通至所述第一电源elvss，则所述第一发光元件a和所述第二发光元件b的第二端均电性导通至所述第一电源elvss。此时，所述第一发光元件a和所述第二发光元件b同时发光，以补充发光元件的发光亮度，避免由于发光亮度不足导致的残影或烧屏问题，进而提高所述像素电路40的寿命，提高所述显示面板10的显示效果。
95.当所述第二信号sw处于第一电位时，所述第一开关晶体管555和所述第二开关晶体管553均处于截止状态。所述第一发光元件a和所述第二发光元件b的第二端的信号输入由第一释放晶体管551、第二释放晶体管552、第三释放晶体管554和第四释放晶体管556控制。
96.在本技术具体实施例中，当所述导通控制单元53处于第一导通状态，且所述第二信号sw处于第一电位时，所述第一释放晶体管551、所述第三释放晶体管554、所述第四释放晶体管556处于导通状态，所述第二释放晶体管552处于截止状态，所述第一电源elvss的第一阴极电压传输至所述第一发光元件a的第二端，所述第一发光元件a用于发光，所述第二电源elvdd的第二阴极电压传输至所述第二发光元件b的第二端；当所述导通控制单元53处于第二导通状态，且所述第二信号sw处于第一电位时，所述第二释放晶体管552、所述第三释放晶体管554、所述第四释放晶体管556处于导通状态，所述第一释放晶体管551处于截止状态，所述第一电源elvss的第一阴极电压传输至所述第二发光元件b的第二端，所述第二发光元件b用于发光，所述第二电源elvdd的第二阴极电压传输至所述第一发光元件a的第二端。
97.当所述第二信号sw处于第一电位时，无论所述导通控制单元53处于何种导通状态，所述第一开关晶体管555和所述第二开关晶体管553均处于导通状态，所述第一电源elvss的第一阴极电压分别传输至所述第一发光元件a和所述第二发光元件b的第二端。
98.在本技术实施例中，第一选择晶体管511、第二选择晶体管513、第三选择晶体管515、第四选择晶体管517、第一导通晶体管531、所述第二导通晶体管533、第一释放晶体管551、第二释放晶体管552、第一开关晶体管555、第三释放晶体管554、所述第二开关晶体管553和第四释放晶体管556可为金属-氧化物半导体场效应晶体管（metal-oxide-semiconductor field-effect transistor，mosfet），本技术对此不作具体限制。其中，第三选择晶体管515、第四选择晶体管517、第一导通晶体管531、所述第二导通晶体管533、第
三释放晶体管554和第四释放晶体管556可以为n沟道mos场效应管。第一选择晶体管511、第二选择晶体管513、第一释放晶体管551、第二释放晶体管552、第一开关晶体管555和所述第二开关晶体管553可以为p沟道mos场效应管。本技术对此不做具体限制。
99.在本技术实施例中，第一选择晶体管511、第二选择晶体管513、第三选择晶体管515、第四选择晶体管517、第一释放晶体管551、第二释放晶体管552、第三释放晶体管554和第四释放晶体管556的第一端可为漏极，第二端可为源极，所述控制端可为栅极。
100.在本技术实施例中，第一导通晶体管531、所述第二导通晶体管533、第一开关晶体管555和所述第二开关晶体管553的第一端可为源极，第二端可为漏极，所述控制端可为栅极。
101.接下来，就所述控制单元50控制第一发光元件a和/或所述第二发光元件b的发光过程进行阐述。
102.第一发光元件a用于发光：当所述第一信号ab为处于第一电位，所述第二信号sw处于第一电位时，所述第一选择晶体管511处于截止状态，所述第二选择晶体管513处于导通状态。故，所述第四选择晶体管517处于截至状态。所述控制电源信号vdd1自所述第二选择晶体管513的第一端传输至第二端。
103.所述第三选择晶体管515和所述第一导通晶体管531的控制端自所述第二选择晶体管513的第二端接收所述控制电源信号vdd1均处于导通状态。故所述第一电源elvss的第一阴极电压传输至所述第一导通晶体管531的第二端。
104.由于所述第四释放晶体管556的控制端接收处于第一电位的所述第二信号sw，处于导通状态，故所述第一阴极电压自所述第一导通晶体管531的第二端传输至所述第四释放晶体管556的第二端，进而传输至所述第一发光元件a的第二端。进一步地，所述第一发光元件a用于发光。
105.此外，所述第一释放晶体管551的控制端自所述第一导通晶体管531的第二端接收所述第一阴极电压，处于导通状态，则所述第二电源elvdd的第二阴极电压自所述第一释放晶体管551的第一端传输至第二端。由于所述第三释放晶体管554的控制端接收处于第一电位的所述第二信号sw，处于导通状态，故进一步地，所述第二阴极电压经由所述第三释放晶体管554传输至所述第二发光元件b的第二端。此时，所述第二发光元件b不发光，且释放内部积累的电荷，避免显示残影，增强显示寿命。
106.第二发光元件b用于发光：当所述第一信号ab为处于第二电位，所述第二信号sw处于第一电位时，所述第一选择晶体管511处于导通状态，所述第二选择晶体管513处于截止状态。故，所述第三选择晶体管515处于截至状态。所述控制电源信号vdd1自所述第一选择晶体管511的第一端传输至第二端。
107.所述第四选择晶体管517和所述第二导通晶体管533的控制端自所述第一选择晶体管511的第二端接收所述控制电源信号vdd1进而均处于导通状态。故所述第一电源elvss的第一阴极电压传输至所述第二导通晶体管533的第二端。
108.由于所述第三释放晶体管554的控制端接收处于第一电位的所述第二信号sw，处于导通状态，故所述第一阴极电压自所述第二导通晶体管533的第二端传输至所述第三释放晶体管554的第二端，进而传输至所述第二发光元件b的第二端。此时，所述第二发光元件b用于发光。
109.此外，所述第二释放晶体管552的控制端自所述第二导通晶体管533的第二端接收所述第一阴极电压，处于导通状态，则所述第二电源elvdd的第二阴极电压自所述第二释放晶体管552的第一端传输至第二端。由于所述第四释放晶体管556的控制端接收处于第一电位的所述第二信号sw，处于导通状态，故进一步地，所述第二阴极电压经由所述第四释放晶体管556传输至所述第一发光元件a的第二端。此时，所述第一发光元件a不发光，且释放内部积累的电荷，避免显示残影，增强显示寿命。
110.所述第一发光元件a和所述第二发光元件b同时用于发光：当所述第二信号sw处于第二电位时，所述第一开关晶体管555和所述第二开关晶体管553均处于导通状态，所述第一开关晶体管555和所述第二开关晶体管553的第二端均电性导通至所述第一电源elvss，则所述第一发光元件a和所述第二发光元件b的第二端均电性导通至所述第一电源elvss。此时，所述第一发光元件a和所述第二发光元件b同时发光，用于补充发光元件的发光亮度，避免由于发光亮度不足导致的残影或烧屏问题，进而提高所述像素电路40的寿命，提高所述显示面板10的显示效果。
111.请一并参阅图7，图7为图5所示的像素电路40的工作时序图。如图7所示，scan n和scan n 1对应曲线分别对应数据线中的任意相邻两条的时序，data对应的曲线为数据信号data对应的时序，ab对应的曲线为所述第一信号ab对应的时序，sw对应曲线为所述第二信号sw对应的时序。其中，所述第一信号ab的电位切换具有预设切换时间，即每经过预设切换时间，所述第一信号ab的电位切换一次。
112.在本技术具体实施例中，所述预设切换时间可以为200帧，可以理解的是，所述预设切换时间可以根据显示装置100的具体情况确定，本技术不做具体限制。
113.在本技术实施例中，所述像素电路40设置控制单元50，所述发光单元60设置第一发光元件a和第二发光元件b，通过所述控制单元50选择性控制所述第一发光元件a和/或所述第二发光元件b选择性发光，以提升所述像素电路40的显示寿命。
114.另一方面，所述控制单元50选择性控制所述第一发光元件a或所述第二发光元件b电性连接于至所述第二电源elvdd以接收所述第二阴极电压，进而在其不发光时释放其内积累的电荷，进一步提升所述发光单元60的显示寿命。降低烧屏的风险，提升显示品味。
115.基于同一构思，本技术还提供了一种显示面板10，所述显示面板10包括若干上述的像素电路40。
116.请一并参阅图8，图8为本技术实施例公开的另一种显示面板1的示意图。在本技术实施例中，所述显示面板1相较于显示面板10的区别在于，所述显示面板1还包括总控制单元18，所述总控制单元18电性连接于若干个所述像素电路40，所述总控制单元18用于同时控制多个像素电路40切换至所述第一发光元件a和/或所述第二发光元件b发光。
117.如图8所示，图中所示为所述显示面板1中的一个显示区块，该显示区块包括9个像素电路40。可以理解的是，对所述显示面板1中的像素电路40分区块控制，每个显示区块包含的像素电路的数量可以根据实际情况确定，本技术对此不做具体限制。
118.在本技术具体实施例中，所述总控制单元18与所述像素电路40之间可以通过集成电路总线（inter-integrated circuit，iic）、串行外设接口（serial peripheral interface，spi）等实现通讯，如何选择协议可以根据通过实际情况而定，本技术对此不做具体限制。
119.需要说明的是，在本技术实施例中，所述显示面板10中包含多个像素电路40，每个像素电路40中均包含一个控制单元50，每个控制单元50对应一个地址，当总控制单元18向多个所述控制单元50发送控制信号。所述控制信号包含起始段，若干地址段和若干指令段，起始段包含0.5毫秒（ms）的处于第一电位的起始信号。每个地址段为4微秒（us）的包含区块地址的数据信号。每个指令段为2微秒（us）的包含指令信息的数据信号。
120.换言之，所述控制信号包含起始部分和若干数据部分，起始部分不包含数据信息，每个数据部分包含6个字节（bit）的数据，其中前4个字节（bit）为对应的显示区块的地址，后2个字节（bit）为对应的信号指令。信号指令即对应第二信号sw和第一信号ab。
121.在实施例中，所述总控制单元18控制的显示区块接收到控制信号，所述控制信号的地址段识别对应的控制单元后继续输出所述控制信号的指令段，以控制所述像素电路40切换用于发光的发光元件。可以理解的是，与所述控制信号的地址段不对应的像素电路40继续由原先用于发光的发光元件发光。
122.在本技术实施例中，1bit的时间为1us，本技术对此不做具体限制，控制信号包含信号的长短可以根据实际情况确定。
123.请一并参阅图9和图10，图9为图8所示的显示面板1中的总控制单元18发出控制信号的时序图。图10为图8所示的显示面板1中各控制单元对应的地址。
124.如图9所示，所述总控制单元18发送的控制信号的时序图，所述控制信号的起始段为“111111”，第一个地址段为0001。第一个指令段为11，其中，第一个指令段的第一个1对应第一信号ab处于第一电位，第二个1为第二信号sw处于第一电位。第二个地址段为0010。第二个指令段也为11，其中，第二个指令段的第一个1对应第一信号ab处于第一电位，第二个1为第二信号sw处于第一电位。第三个地址段为0011，第三个指令段为01，其中，第三个指令段的0对应第一信号ab处于第二电位，1对应第二信号sw处于第一电位。
125.不同控制单元50根据接收到的控制信号地址段，相应的接收或不接收指令段。具体为，总控制单元18将与地址段对应的指令信号发送至与地址段对应的控制单元50，进而控制所述像素电路40切换用于发光的发光元件。
126.如图10所示，将图8中所示的9个像素电路40的控制单元50依次记为控制单元1、控制单元2至控制单元9，则9个控制单元50对应的地址如图所示。
127.接下来，以每个区块包含9个像素电路为例，对本实施例进行阐述。
128.在本技术实施例中，所述总控制单元18电性连接于9个所述像素电路40的控制单元50。此时，当所述显示区块内的两个或两个以上的所述像素电路40出现显示异常，所述总控制单元18可以控制两个或两个以上的所述像素电路40切换发光单元60的发光元件发光。其中，可以理解的是，显示异常是指出现烧屏、残影等现象。
129.为了清楚的阐述总控制单元同时控制两个所述像素电路40切换发光元件，将所述显示区块的其中两个像素电路记为第一像素电路和第二像素电路。
130.例如，在本技术具体实施中，当所述第一像素电路的第一发光元件a显示异常，所述第二像素电路的第二发光元件b显示异常，此时，通过所述总控制单元18同时控制第一像素电路和第二像素电路切换至另一个发光元件进行画面显示。即所述第一像素电路切换为第二发光元件b进行显示，所述第二像素电路切换为第一发光元件a进行显示。可以理解的是，所述总控制单元18也可以同时控制三个、四个或其他数量个的像素电路40进行发光元
件切换，本技术对此不做具体限制。
131.基于同一构思，本技术还提供了一种显示装置100，所述显示装置100包括上述的显示面板。
132.在本技术的像素电路40、显示面板和显示装置100中，所述像素电路40中设置控制单元50，所述发光单元60设置第一发光元件a和第二发光元件b，所述控制单元50选择性控制所述第一发光元件a和/或所述第二发光元件b选择性发光，以提升所述像素电路40的显示寿命。同时，所述控制单元50选择性控制所述第一发光元件a或所述第二发光元件b电性连接于至所述第二电源elvdd以接收所述第二阴极电压，进而在其不发光时释放其内积累的电荷，进一步提升所述发光单元60的显示寿命。降低烧屏的风险，提升显示品味。
133.此外，在所述显示面板中设置总控制单元18，对所述显示面板中的若干像素电路40进行区块化控制，在每一个显示区块设置总控制单元18，利用总控制单元18对出现显示异常现象的像素电路40一同切换用于显示的发光元件，进一步提高控制显示效果的效率。
134.对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
135.在本说明书的描述中，参考术语“一个实施方式”、“一些实施方式”、“示意性实施方式”、“示例”、“具体示例”或“一些示例”等的描述意指结合所述实施方式或示例描述的具体特征、结构、材料或者特点包含于本技术的至少一个实施方式或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。
136.应当理解的是，以上所述实施例仅表达了本技术的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本技术构思的前提下，还可以做出若干变形和改进，这些都属于本技术的保护范围。因此，本技术专利的保护范围应以所附权利要求为准。