半导体结构的制备方法及半导体结构与流程

1.本公开涉及半导体技术领域，尤其涉及一种半导体结构的制备方法及半导体结构。


背景技术：

2.通常动态随机存储器(dynamic random access memory，dram)中包含有大量存储单元。一般而言，一个存储单元包括一个电容和一个晶体管，晶体管的漏极和源极中的一个电连接到电容的一端，另一个则电连接到位线，晶体管的栅极则电连接到字线。一个存储单元中的各个元件之间应当具有适当的电连接，以保证该存储单元信息的正常读取和擦除。
3.位线接触有源区的部分材料通常为多晶硅，位线与有源区之间的界面接触情况会直接影响位线接触结构的接触电阻。在传统的位线制程工艺中通常需要沉积两次多晶硅，每次沉积多晶硅材料之前都需要对包括有源区的衬底进行去膜处理，以去除硅基底表面上的晶格损伤区和自然氧化区。去膜处理指的是采用含氟的腐蚀性气体蚀刻硅基底表面，这一过程不仅会刻蚀硅基底表面的自然氧化区，还会刻蚀硅侧壁的氧化介质。由此，在最终刻蚀位线的过程中，还会导致位线接触与字线接触之间短路的风险。


技术实现要素：

4.基于此，为了尽可能避免有源区的损伤、减少位线接触与字线接触之间短路的风险，有必要提供一种半导体结构的制备方法。
5.根据本公开的一个实施例，一种半导体结构的制备方法，其特征在于，包括如下步骤：
6.提供衬底，所述衬底内形成有浅沟槽隔离结构，所述浅沟槽隔离结构于所述衬底内隔离出多个间隔排布的有源区；
7.于所述衬底内形成接触孔，所述接触孔位于所述有源区内，并延伸至所述浅沟槽隔离结构内；所述接触孔的底部具有晶格损伤区及位于所述晶格损伤区上表面的氧化区；
8.于所述接触孔的侧壁形成侧壁阻挡层；去除所述氧化区及所述晶格损伤区；于所述接触孔内形成位线接触材料层；
9.刻蚀所述侧壁阻挡层及所述位线接触材料层，以形成位线接触结构。
10.在一些实施例中，于所述衬底内形成接触孔之前，还包括：于所述衬底的上表面形成保护层；于所述保护层的上表面形成图形化掩膜层，所述图形化掩膜层内具有开口，所述开口定义出所述接触孔的形状及位置。
11.在一些实施例中，于所述衬底的上表面形成保护层，包括：于所述衬底的上表面形成衬底介质层；于所述衬底介质层的上表面形成隔离层；于所述隔离层的上表面形成导电基层。
12.在一些实施例中，于所述接触孔的侧壁形成侧壁阻挡层，包括：于所述接触孔内形成侧壁保护材料，并刻蚀所述侧壁保护材料，在所述侧壁保护材料内形成暴露所述氧化区
的通孔。
13.在一些实施例中，所述位线接触材料层还延伸覆盖至所述图形化掩膜层的上表面；所述于所述接触孔内形成位线接触材料层之后，刻蚀所述侧壁阻挡层及所述位线接触材料层，以形成所述位线接触结构之前还包括：去除位于所述保护层上表面以上的所述位线接触材料层；去除所述图形化掩膜层，以暴露出所述保护层。
14.在一些实施例中，去除所述图形化掩膜层之后，刻蚀所述侧壁阻挡层及所述位线接触材料层，以形成所述位线接触结构之前还包括：于所述保护层的上表面形成第一导电层；于所述第一导电层的上表面形成第二导电层；于所述第二导电层的上表面形成位线介质层；刻蚀所述位线介质层、所述第二导电层及所述第一导电层，以得到包括由下至上依次叠置的第一导电层、第二导电层及位线介质层的位线。
15.在一些实施例中，所述位线接触结构的顶部高于所述衬底的上表面；所述位线接触结构与所述接触孔的侧壁具有间隙，形成所述位线接触结构之后，还包括：形成位线侧墙，所述位线侧墙包覆所述位线的侧壁、顶部及暴露的所述位线接触结构的侧壁。
16.在一些实施例中，所述形成位线侧墙，包括：于所述位线的侧壁及暴露的所述位线接触结构的侧壁形成第一氮化物层；于所述第一氮化物层的表面形成氧化物层；于所述氧化物层的表面及所述位线的顶部形成第二氮化物层。
17.在一些实施例中，所述侧壁阻挡层的厚度为7nm～9nm。
18.在一些实施例中，所述去除所述氧化区及所述晶格损伤区包括：采用分多次清洗的方式去除氧化区及所述晶格损伤区，相邻的两次清洗之间存在间隔。
19.在一些实施例中，所述去除所述氧化区及所述晶格损伤区包括：对具有所述侧壁阻挡层的所述半导体结构进行第一清洗，以去除所述氧化区；对第一清洗后的结构进行第二清洗，以去除所述晶格损伤区，第一清洗与第二清洗之间存在间隔。
20.在一些实施例中，所述第一清洗及所述第二清洗的过程中，均使用清洗气体进行清洗，所述清洗气体包括刻蚀气体；所述第二清洗的过程中的刻蚀气体的流量小于所述第一清洗的过程中的刻蚀气体的流量。
21.在一些实施例中，所述清洗气体还包括保护气体，所述第二清洗的过程中的保护气体的流量小于所述第一清洗的过程中的保护气体的流量。
22.在一些实施例中，所述第二清洗的过程中的清洗压力小于所述第一清洗的过程中的清洗压力；第二清洗的过程中的清洗功率小于第一清洗的过程中的清洗功率。
23.在一些实施例中，在第一清洗时，刻蚀气体的流速为5～10sccm，保护气体的流速为200～500sccm，清洗压力为200～500mtorr，清洗功率为1000～1500w；和/或
24.在第二清洗时，刻蚀气体的流速为3～6sccm，保护气体的流速为30～100sccm，清洗压力为50～200mtorr，清洗功率为1000～1500w。
25.根据本公开的另一个实施例，提供一种半导体结构，通过上述任意一项所述的制备方法制备而成。
26.于上述实施例提供的半导体结构的制备方法中，提供包括浅沟槽隔离结构间隔出的多个有源区的衬底，其中有源区表面具有位线接触孔且位线接触孔的底部具有氧化区和晶格损伤区；其后于所述位线接触孔内形成侧壁阻挡层，去除氧化区和晶格损伤区之后再形成位线接触材料层；其后刻蚀以形成位线接触结构。其中侧壁阻挡层能够保护接触孔的
侧壁，在去除氧化区和晶格损伤区的过程中，接触孔的侧壁更难以被刻蚀到。因此上述半导体结构的制备方法有利于尽可能保护接触孔的侧壁不被刻蚀，减少有源区的损伤，进而减少存储单元之间短路的风险。
27.上述说明仅是本公开技术方案的概述，为了能够更清楚了解本公开的技术手段，并可依照说明书的内容予以实施，以下以本公开的较佳实施例并配合附图详细说明如后。
附图说明
28.为了更清楚地说明本公开实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他实施例的附图。
29.图1为本公开一实施例的半导体结构的制备步骤示意图；
30.图2为处于步骤s1的半导体结构的局部截面示意图；
31.图3为处于步骤s2的半导体结构的局部截面示意图；
32.图4为处于步骤s3的半导体结构的局部截面示意图；
33.图5为处于步骤s4的半导体结构的局部截面示意图；
34.图6为处于步骤s5.1的半导体结构的局部截面示意图；
35.图7为处于步骤s5.2的半导体结构的局部截面示意图；
36.图8为处于步骤s6的半导体结构的局部截面示意图；
37.图9为处于步骤s7的半导体结构的局部截面示意图；
38.图10为处于步骤s8的半导体结构的局部截面示意图；
39.图11为在一次清洗过程中氧化区的刻蚀厚度随清洗时长变化的示意图，图中的数字表示刻蚀厚度；
40.图12为在一次清洗过程中晶格损伤区的刻蚀厚度随清洗时长变化的示意图，图中的数字表示刻蚀厚度。
41.附图标记说明：
42.110、浅沟槽隔离结构；120、有源区；130、接触孔；131、晶格损伤区；132、氧化区；133、侧壁阻挡层；134、位线接触材料层；210、隔离层；220、导电基层；221、位线接触结构；230、第一导电层；240、第二导电层；250、位线介质层；300、掩膜层；410、非晶碳层；420、第一掩膜介质层；430、硬掩膜层；440、第二掩膜介质层；450、遮蔽层。
具体实施方式
43.为了便于理解本公开，下面将参照相关附图对本公开进行更全面的描述。附图中给出了本公开的首选实施例。但是，本公开可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本公开的公开内容更加透彻全面。
44.除非另有定义，本文所使用的所有的技术和科学术语与属于本公开的技术领域的技术人员通常理解的含义相同。本文中在本公开的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本公开。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
45.应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本公开教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
46.空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
47.在此使用的术语的目的仅在于描述具体实施例并且不作为本公开的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
48.这里参考作为本公开的理想实施例(和中间结构)的示意图的横截面图来描述公开的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本公开的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本公开的范围。
49.本公开提供了一种半导体结构的制备方法，其包括如下步骤：提供衬底，衬底内形成有浅沟槽隔离结构，浅沟槽隔离结构于衬底内隔离出多个间隔排布的有源区；于衬底内形成接触孔，接触孔位于有源区内，并延伸至浅沟槽隔离结构内；接触孔的底部具有晶格损伤区及位于晶格损伤区上表面的氧化区；于接触孔的侧壁形成侧壁阻挡层；依次去除氧化区及晶格损伤区；于接触孔内形成位线接触材料层；及，刻蚀侧壁阻挡层及位线接触材料层，以形成位线接触结构。
50.在本公开的一个实施例中，如图1所示，该半导体结构的制备方法包括如下步骤s1～s8。步骤s1～s8中半导体结构对应的局部截面示意图可参照图2～图10。
51.参照图2所示，步骤s1：提供衬底，衬底内形成有浅沟槽隔离结构110和有源区120。
52.作为该实施例的一个具体示例，如图1中的步骤s1所示，提供的衬底包括但不限于硅衬底，衬底内形成有若干个浅沟槽隔离结构110及有源区120，浅沟槽隔离结构110隔离出多个间隔排布的有源区120。
53.参照图3所示，步骤s2，于衬底的上表面形成保护层。
54.其中，保护层可以用于在后续的刻蚀过程中保护衬底的部分区域不被一并刻蚀。
55.作为该实施例的一个具体示例，于衬底的上表面形成保护层的步骤包括：于衬底上形成衬底介质层，于衬底介质层的上表面形成隔离层210，以及，于隔离层210的上表面形成导电基层220。如图3所示，衬底介质层位于有源区120的上方，并间隔有源区120与隔离层210。
56.可选地，衬底介质层的材料可以包括氧化硅。导电基层220的材料可以包括多晶硅，隔离层210的材料可以包括氮化硅。氮化硅具有较好的绝缘性，并且该材料有利于在刻蚀过程中进行选择性刻蚀。
57.可以理解，保护层可以采用气相沉积的方式于衬底上依次进行制备，制备所得的保护层可以覆盖衬底的表面。
58.参照图4所示，步骤s3，于保护层的上表面形成图形化的掩膜层300，刻蚀保护层及衬底，于衬底内形成接触孔130。
59.在本实施例的一个具体示例中，在形成图形化的掩膜层300时，先将掩膜层300的材料形成于保护层的上表面，即，将制备掩膜层300的材料形成于导电基层220的上表面，可以通过涂覆工艺，在掩膜层300上形成一定厚度的光刻胶层，然后通过曝光、显影、刻蚀工艺在光刻胶层上形成掩膜图案，然后，刻蚀未被光刻胶层覆盖的掩膜层300，将光刻胶层上的掩膜图案转移到掩膜层300中，以形成图形化的掩膜层300。图形化的掩膜层300的开口定义出接触孔130的形状及位置。
60.在形成图形化的掩膜层300之后，沿图形化的掩膜层300中的开口依次刻蚀保护层及衬底。作为本实施例的一个具体示例，采用干法刻蚀的方式刻蚀保护层及衬底。例如，采用干法刻蚀的方式，先刻蚀导电基层220，露出掩膜层300开口下方的隔离层210。再对隔离层210进行刻蚀，露出掩膜层300开口下方的衬底介质层；再刻蚀衬底介质层，露出该开口下方的有源区120，并最终刻蚀有源区120，在有源区120内形成接触孔130。接触孔130位于有源区120内，并延伸至浅沟槽隔离结构110内。
61.参照图4所示，在刻蚀形成接触孔130之后，接触孔130的底部会暴露出有源区120的材料，有源区120暴露的材料会产生晶格损伤，因而具有晶格损伤区131及位于晶格损伤区131上表面的氧化区132。晶格损伤区131指的有源区120的材料表面的原子排布出现明显畸变，氧化区132指的是有源区120的材料表面的被氧化形成氧化区132。通常，晶格损伤区131的厚度可以达到2nm以上，例如2nm～3nm，氧化区132的厚度可以达到0.5nm以上，例如0.5nm～1nm。晶格损伤区131和氧化区132不利于后续制备的位线接触结构与有源区120之间的电连接，因而需要在制备位线接触结构之前进行去除。
62.基于去除晶格损伤区131和氧化区132的直观考虑，一些传统技术采用如下的方式去除晶格损伤区131和氧化区132，并进行后续位线接触的制备。
63.首先对接触孔130内的有源区120进行第一次前清洗，在前清洗的过程中直接去除有源区120上表面的氧化区132和晶格损伤区131，第一次前清洗的过程不可避免地会对暴露于接触孔130内的浅沟槽隔离结构110进行刻蚀，使得浅沟槽隔离结构110的厚度减薄。
64.第一次前清洗之后，在接触孔130的周壁上沉积导电材料，并且对位于接触孔130内的导电材料进行刻蚀，去除部分导电材料，保留的导电材料覆盖在接触孔130的侧壁，以形成暴露出有源区120的通孔，这又使得有源区120的上表面产生了新的晶格损伤区131。因
此在形成通孔后，需要再进行一次前清洗以去除新产生的晶格损伤区131，但是通孔周边的导电材料限制了清洗的工艺窗口，这导致此次前清洗很难去除新的晶格损伤区131。
65.清洗完成之后再于通孔内沉积填满通孔的导电材料，并在导电材料上方依次沉积其他所需的材料层并最终刻蚀以形成位线接触结构221。由于第一次前清洗工艺消耗掉了部分浅沟槽隔离结构110的材料，因此在刻蚀形成位线接触结构221的过程中存在损伤相邻有源区120的情况，并进而导致了存储单元之间发生短路的风险。该实施例后续的步骤s4～s8能够避免这种传统技术中存在的损伤相邻有源区120的情况。
66.参照图5所示，步骤s4，于接触孔130的侧壁形成侧壁阻挡层133。
67.在该实施例的一个具体示例中，于接触孔130的侧壁形成侧壁阻挡层133的步骤包括：于接触孔130内形成侧壁保护材料，并刻蚀部分侧壁保护材料，在侧壁保护材料内形成暴露氧化区132的通孔。其中，于接触孔130内形成侧壁保护材料，以使得接触孔130内填充有侧壁保护材料。并且，在形成接触孔130之后以及形成侧壁保护材料的过程中，不对晶格损伤区131和氧化区132进行清洗去除，使得晶格损伤区131和氧化区132保留于有源区120的表面。在刻蚀侧壁保护材料形成通孔之后，通孔露出未被去除的氧化区132。
68.在该实施例的一个具体示例中，侧壁阻挡层133的厚度为7nm～9nm。传统技术中在接触孔130内沉积导电材料并刻蚀时，通常仅会保留较薄的一层导电材料。在该实施例中形成了加厚的侧壁阻挡层133，其作用是更为有效地保护浅沟槽隔离结构110在后续的清洗过程中不被刻蚀。可选地，可以控制侧壁阻挡层133的厚度为7nm、7.5nm、8nm、8.5nm或9nm。
69.在该实施例的一个具体示例中，侧壁阻挡层133包括与导电基层220相同的材料。例如，侧壁阻挡层133的材料可以包括多晶硅，该多晶硅不仅能够在清洗时保护接触孔130侧壁上的浅沟槽隔离结构110，还能够作为后续沉积的导电材料。当导电基层220的材料也选自多晶硅时，则侧壁阻挡层133与导电基层220实际上连接构成了一整层多晶硅导电层。
70.步骤s5，去除氧化区132和晶格损伤区131。
71.其中，可以选用传统技术中的清洗工艺以去除氧化区132和晶格损伤区131，例如选用包括氟化氮气体的刻蚀剂对氧化区132和晶格区进行干法刻蚀。传统技术中都会采用同一个刻蚀剂配方，在同一次清洗中同时去除氧化区132和晶格损伤区131。采用如步骤s4的方式形成侧壁阻挡层133，虽然能够在清洗去除氧化区132和晶格损伤区131时减少浅沟槽隔离结构110的消耗，但是形成侧壁阻挡层133时的刻蚀工艺还会导致氧化区132和晶格损伤区131加厚，增大了完全去除氧化区132和晶格损伤区131的难度。传统的清洗技术难以完全去除这种加厚的氧化区132和晶格损伤区131，进而影响后续形成的位线接触与有源区120之间的界面电连接。
72.在该实施例的一个具体示例中，在去除氧化区132及晶格损伤区131的过程中，采用多次清洗的方式去除氧化区132及晶格损伤区131，相邻的两次清洗之间存在间隔。例如，去除氧化区132和去除晶格损伤区131的过程具体包括步骤s5.1～s5.2。参照图6所示，步骤s5.1，对制备有侧壁阻挡层133的半导体结构进行第一清洗，以去除氧化区132。参照图7所示，步骤s5.2，对第一清洗后的半导体结构进行第二清洗，以去除晶格损伤区131。
73.如图6～图7示出的步骤s5.1～s5.2中，将传统技术中清洗的过程分为两次中间存在中断的清洗。在第一清洗中去除氧化区132，以及在第二清洗中去除晶格损伤区131。相较于进行一次持续的清洗，分为两次中断的清洗，在相同的清洗时间内具有更多的清洗去除
量，因而能够获得更好的清洗效果，并尽可能避免晶格损伤区131的残留，有利于位线接触结构221与有源区120之间界面的电连接。
74.可选地，第二清洗与第一清洗所使用的刻蚀剂不同。例如，第一清洗及第二清洗的过程中均使用包括刻蚀气体的清洗气体进行清洗，第二清洗的过程中的刻蚀气体的流量小于第一清洗的过程中的刻蚀气体的流量。这一调整能够使得第二清洗的过程中的刻蚀气体能够更为迅速地去除晶格损伤层，同时由于提高了晶格损伤层的去除效率。可选地，刻蚀气体可以选自三氟化氮。
75.在该实施例的一个具体示例中，该清洗气体还包括保护气体。第二清洗的过程中的保护气体的流量小于第一清洗的过程中的保护气体的流量。可选地，保护气体可以选自氮气。
76.在该实施例的一个具体示例中，第二清洗的过程中的清洗压力小于所述第一清洗的过程中的清洗压力，第二清洗的过程中的清洗功率小于第一清洗的过程中的清洗功率。
77.上述第一清洗和第二清洗的过程所用的清洗气体，一种可行的方式包括：在第一清洗时，刻蚀气体的流速为5～10sccm，保护气体的流速为200～500sccm，清洗压力为200～500mtorr，清洗功率为1000～1500w；和/或，在第二清洗时，刻蚀气体的流速为3～6sccm，保护气体的流速为30～100sccm，清洗压力为50～200mtorr，清洗功率为1000～1500w。其中，第一清洗时所用的清洗气体更为适用于去除氧化区132的材料，第二清洗时所用的清洗气体更为适用于去除晶格损伤区131的材料，以提高氧化区132和晶格损伤区131的去除效率以及去除量，并减少侧壁阻挡层133和浅沟槽隔离结构110的损伤。
78.可以理解，如果需要提高清洗效率，第一清洗的过程中还可以划分为中间存在停顿的多次清洗，第二清洗的过程中也可以划分为中间存在停顿的多次清洗。
79.图11和图12示出了分多次清洗相较于单次持续清洗的优势。图11示出了氧化区的刻蚀厚度随着清洗时长的变化，图12示出了晶格损伤区的刻蚀厚度随着清洗时长的变化，其中刻蚀厚度表示被刻蚀物减少的厚度。
80.参照图11所示，在一次持续的清洗过程中，氧化区的刻蚀厚度随清洗时长的变化率逐渐降低，具体地，在0～33s的时间内，刻蚀厚度为4.53nm，如果是两次分段刻蚀，则预期在66s内能够获得9.06nm的刻蚀厚度。而参照图11，在0s～66s的时间内，刻蚀厚度仅有6.1nm，也就是说两次分段刻蚀的方式在刻蚀厚度的总量方面具有明显优势。并且随着清洗时长的增加，刻蚀厚度的变化率迅速减小，在刻蚀时长为100s时基本接近于0，即刻蚀厚度基本不再增加。
81.参照图12所示，对于晶格损伤区的刻蚀厚度也存在类似的情况。在0～17s时间内，刻蚀厚度为4.09nm，而在0～34s的时间内，刻蚀厚度仅提升到了5.65nm，并且在之后的时间内刻蚀厚度基本未提升。因此，采用多段清洗的方式去除氧化区和晶格损伤区，能够在相同的时间内获得更多的刻蚀量，也意味着在获得相同刻蚀量时需要更少的时间。结合加厚的侧壁阻挡层，能够更为有效地避免浅沟槽隔离结构在清洗过程中的损伤。
82.参照图8所示，步骤s6，于接触孔130内形成位线接触材料层134。
83.其中，于接触孔130内形成位线接触材料层134的方式可以包括但不限于气相沉积。通过气相沉积的方式能够将位线接触材料层134填充于位线接触孔130中。在形成位线接触材料层134时，其材料也可以延伸沉积于保护层的通孔中，并最终延伸至覆盖保护层的
上表面。在该实施例的一个具体示例中，在形成位线接触材料层134之后，还包括去除位于保护层上表面以上的位线接触材料层134，以及去除图形化的掩膜层300，以暴露保护层中的导电基层220。通过步骤s6，能够在接触孔130内形成位线接触材料，以便于形成后续的位线接触结构221。
84.在该实施例的一个具体示例中，位线接触材料包括与侧壁阻挡层133的材料相同的材料，位线接触材料包括与导电基层220的材料相同的材料。以便于位线接触的制备。具体地，位线接触材料可以包括多晶硅。
85.参照图9所示，步骤s7，于衬底上形成第一导电层230、第二导电层240以及位线介质层250。
86.导电基层220露出之后，在导电基层220上依次沉积第一导电层230和第二导电层240，第一导电层230、第二导电层240与导电基层220相互接触。第一导电层230应当与导电基层220和第二导电层240之间具有较好的附着力。因此可选地，第一导电层230的材料包括氮化钛，第二导电层240的材料包括金属，例如金属钨。其中，氮化钛不仅具有较高的电导率，而且还与导电基层220中的多晶硅、第二导电层240中的金属之间具有较好的附着力。
87.在该实施例的一个具体示例中，在形成第一导电层230和第二导电层240之后，还包括形成位线介质层250的步骤。可选地，位线介质层250的材料包括氮化硅。
88.在该实施例的一个具体示例中，继续参阅图9，在形成位线介质层250之后，还包括于位线介质层250的上表面形成依次层叠设置的非晶碳层410、第一掩膜介质层420、硬掩膜层430、第二掩膜介质层440及图形化的遮蔽层450的步骤。可选地，第一掩膜介质层420和第二掩膜介质层440的材料均可以包括氮氧化硅。遮蔽层450的材料可以包括光刻胶。图形化的遮蔽层450定义出位线的位置。
89.参照图10所示，步骤s8，刻蚀侧壁阻挡层及位线介质层250、第二导电层240和第一导电层230。
90.其中，在刻蚀过程中，由于遮蔽层450的遮蔽，有源区120上方的部分位线接触材料层134保留，形成位线接触结构221。位线接触结构221上方的第一导电层230、第二导电层240和位线介质层250保留，形成位线。
91.由于在步骤s4中先形成了侧壁阻挡层133，再清洗去除有源区120上的晶格损伤区131和氧化区132，因此有源区120周围的浅沟槽隔离结构110基本未被消耗。在该步骤的刻蚀工艺能够具有更大的制程窗口，并减少或避免刻蚀工艺对于有源区120的损伤，从而减少或避免传统技术中存在的损伤有源区120的情况。
92.直接形成侧壁阻挡层133可能带来氧化区132和晶格损伤区131加厚难以完全去除的问题，步骤s6中还采用了将传统技术中的一次清洗分为间隔的多次清洗的方式，以提高氧化区132和晶格损伤区131的去除效率，提高位线接触结构221与有源区120之间的电连接性能。
93.在该实施例的又一具体示例中，位线接触结构221的顶部高于衬底的上表面，位线接触结构221与接触孔130的侧壁具有间隙。在形成位线接触结构221之后，还包括形成位线侧墙的步骤(图中未示出)位线侧墙包覆位线的侧壁、顶部及暴露的位线接触结构221的侧壁。
94.在该具体示例中，形成位线侧墙的步骤可以包括：于位线的侧壁及暴露的位线接
触结构221的侧壁形成第一氮化物层；于第一氮化物层的表面形成氧化物层；于氧化物层的表面及位线的顶部形成第二氮化物层。其中，第一氮化物层的材料可以包括氮化硅，氧化物层的材料可以包括氧化硅，第二氮化物层的材料可以包括氮化硅。
95.本公开的又一实施例还提供了一种半导体结构，该半导体结构由上述实施例的半导体结构的制备方法制备得到。
96.请注意，上述实施例仅出于说明性目的而不意味对本公开的限制。
97.应该理解的是，除非本文中有明确的说明，所述的步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，所述的步骤的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些子步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
98.本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
99.以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。