半导体装置及电子设备的制作方法

1.本发明的一个方式涉及一种半导体装置及电子设备。
2.本发明的一个方式不限定于上述技术领域。本说明书等所公开的发明的技术领域涉及一种物体、工作方法或制造方法。另外，本发明的一个方式涉及一种工序(process)、机器(machine)、产品(manufacture)或者组合物(composition ofmatter)。因此，具体而言，作为本说明书所公开的本发明的一个方式的技术领域的例子可以举出半导体装置、显示装置、液晶显示装置、发光装置、蓄电装置、摄像装置、存储装置、信号处理装置、传感器、处理器、电子设备、系统、它们的驱动方法、它们的制造方法或它们的检查方法。


背景技术：

3.近年来，个人计算机、显示装置等电子设备所处理的数据量越来越大。这估计为起因于：处理器等的处理能力提高；存储装置等的存储容量增大；显示装置的清晰度提高；等。
4.另外，随着处理器的处理能力的提高、存储装置的存储容量的增大，也有更高速地进行数据传送的需求。例如，即使处理器的处理能力提高，在数据的传送量小的情况下有时整体处理时间也增大。另外，例如，当存储装置的写入工作或者读出工作所处理的数据量较大时，输入输出到该存储装置的数据的传送有时需要较长时间。专利文献1及专利文献2公开了一种电路的结构，该电路使用cml(current mode logic：电流型逻辑)电路而可以进行高速的数据传送。[先行技术文献][专利文献]
[0005]
[专利文献1]日本专利申请公开第2015-2408号公报[专利文献2]日本专利申请公开第2014-50087号公报


技术实现要素：

发明所要解决的技术问题
[0006]
cml电路例如可以使用双极晶体管或mos晶体管构成。但是，例如，难以将使用双极晶体管的cml电路与使用除双极晶体管外的晶体管的电路形成在同一衬底上。另外，例如，难以将使用mos晶体管的cml电路与使用除mos晶体管外的晶体管的电路形成在同一衬底上。
[0007]
因此，在使用彼此不同的晶体管分别构成cml电路和其他电路的情况下，需要将cml电路和其他电路分别形成在不同的衬底上。例如，当将cml电路和其他电路安装到一个印刷电路板上时，由于印刷电路板的面积变大，包括cml电路和其他电路的半导体装置的制造成本也可能会变高。
[0008]
另外，即使能够使用同一晶体管且在同一衬底(例如，半导体晶片等)上形成cml电路和其他电路，根据电路規模电路面积也有时变大。在此情况下，当电路面积变大时，由于在衬底上形成电路所需的面积增大，因此包括cml电路和其他电路的半导体装置的制造成
本也可能会变高。
[0009]
本发明的一个方式的目的之一是提供一种能够进行高速的数据传送的半导体装置。另外，本发明的一个方式的目的之一是提供一种电路面积减小了的半导体装置。另外，本发明的一个方式的目的之一是提供一种制造成本降低了的半导体装置。另外，本发明的一个方式的目的之一是提供一种新颖半导体装置。
[0010]
注意，本发明的一个方式的目的不局限于上述目的。上述列举的目的并不妨碍其他目的的存在。另外，其他目的是上面没有提到而将在下面的记载中进行说明的目的。本领域技术人员可以从说明书或附图等的记载中导出并适当抽出上面没有提到的目的。此外，本发明的一个方式实现上述目的及其他目的中的至少一个目的。此外，本发明的一个方式并不需要实现所有的上述目的及其他目的。解决技术问题的手段
[0011]
(1)本发明的一个方式是一种半导体装置，包括具有两个面的层、半导体芯片以及外部端子。半导体芯片设置在层的一个面一侧，外部端子设置在层的另一个面一侧的至少不与半导体芯片重叠的区域中。半导体芯片包括含有第一晶体管的第一电路，层包括含有第二晶体管的第二电路。第一电路与第二电路电连接，第二电路与外部端子电连接。并且，第二晶体管在沟道形成区域中包含金属氧化物。
[0012]
(2)另外，根据上述(1)的半导体装置，本发明的一个方式也可以具有第二电路为cml电路的结构。
[0013]
(3)另外，根据上述(1)或(2)的半导体装置，本发明的一个方式也可以具有层的一个面的上方及半导体芯片的侧面设置有绝缘体的结构。
[0014]
(4)另外，根据上述(1)至(3)中任一项的半导体装置，本发明的一个方式也可以具有半导体芯片包括连接端子且第一电路与第二电路通过连接端子电连接的结构。并且，外部端子的间距宽度优选大于连接端子的间距宽度。
[0015]
(5)另外，根据上述(1)至(4)中任一项的半导体装置，本发明的一个方式也可以具有金属氧化物包含铟、元素m(m为选自铝、镓、钇、锡、钛中的一种或两种以上的元素)及锌的结构。
[0016]
(6)另外，本发明的一个方式是一种电子设备，包括上述(1)至(5)中的任一个半导体装置、以及外壳。
[0017]
注意，在本说明书等中，半导体装置是指利用半导体特性的装置以及包括半导体元件(晶体管、二极管、光电二极管等)的电路及包括该电路的装置等。另外，半导体装置是指能够利用半导体特性而发挥作用的所有装置。例如，作为半导体装置的例子，有集成电路、具备集成电路的芯片、封装中容纳有芯片的电子构件等。另外，存储装置、显示装置、发光装置、照明装置以及电子设备等本身是半导体装置，或者有时包括半导体装置。
[0018]
另外，在本说明书等中，当记载为“x与y连接”时，表示在本说明书等中公开了如下情况：x与y电连接的情况；x与y在功能上连接的情况；以及x与y直接连接的情况。因此，不局限于附图或文中所示的连接关系，例如其他的连接关系也在附图或文中所记载的范围内记载。x和y都是对象物(例如，装置、元件、电路、布线、电极、端子、导电膜、层等)。
[0019]
作为x和y电连接的情况的一个例子，可以在x和y之间连接一个以上的能够电连接x和y的元件(例如开关、晶体管、电容器、电感器、电阻器、二极管、显示器件、发光器件、负载等)。此外，开关具有控制开启或关闭的功能。换言之，通过使开关处于导通状态(开启状态)或非导通状态(关闭状态)来控制是否使电流流过。
[0020]
作为x与y在功能上连接的情况的一个例子，例如可以在x与y之间连接有一个以上的能够在功能上连接x与y的电路(例如，逻辑电路(反相器、nand电路、nor电路等)、信号转换电路(数字模拟转换电路、模拟数字转换电路、伽马校正电路等)、电位电平转换电路(电源电路(升压电路、降压电路等)、改变信号的电位电平的电平转移电路等)、电压源、电流源、切换电路、放大电路(能够增大信号振幅或电流量等的电路、运算放大器、差动放大电路、源极跟随电路、缓冲电路等)、信号产生电路、存储电路、控制电路等)。注意，例如，即使在x与y之间夹有其他电路，当从x输出的信号传送到y时，就可以说x与y在功能上是连接着的。
[0021]
此外，当明确地记载为“x与y电连接”时，包括如下情况：x与y电连接的情况(换言之，以中间夹有其他元件或其他电路的方式连接x与y的情况)以及x与y直接连接的情况(换言之，以中间不夹有其他元件或其他电路的方式连接x与y的情况)。
[0022]
例如，可以表现为“x、y、晶体管的源极(或第一端子等)与晶体管的漏极(或第二端子等)互相电连接，x、晶体管的源极(或第一端子等)、晶体管的漏极(或第二端子等)与y依次电连接”。或者，可以表现为“晶体管的源极(或第一端子等)与x电连接，晶体管的漏极(或第二端子等)与y电连接，x、晶体管的源极(或第一端子等)、晶体管的漏极(或第二端子等)与y依次电连接”。或者，可以表达为“x通过晶体管的源极(或第一端子等)及晶体管的漏极(或第二端子等)与y电连接，x、晶体管的源极(或第一端子等)、晶体管的漏极(或第二端子等)、y依次设置”。通过使用与这种例子相同的表达方法规定电路结构中的连接顺序，可以区分晶体管的源极(或第一端子等)与漏极(或第二端子等)而决定技术范围。注意，这种表达方法是一个例子，不局限于上述表达方法。在此，x和y为对象物(例如，装置、元件、电路、布线、电极、端子、导电膜、层等)。
[0023]
另外，即使在电路图上独立的构成要素彼此电连接，也有时一个构成要素兼有多个构成要素的功能。例如，在布线的一部分用作电极时，一个导电膜兼有布线和电极的两个构成要素的功能。因此，本说明书中的“电连接”的范畴内还包括这种一个导电膜兼有多个构成要素的功能的情况。
[0024]
在本说明书等中，“电阻器”例如可以是指具有高于0ω的电阻值的电路元件、布线等。因此，在本说明书等中，“电阻器”包括具有电阻值的布线、电流流过源极和漏极之间的晶体管、二极管、线圈等。因此，“电阻器”也可以被称为“电阻”、“负载”、“具有电阻值的区域”等，与此相反，“电阻”、“负载”、“具有电阻值的区域”也可以被称为“电阻器”等。作为电阻值，例如优选为1mω以上且10ω以下，更优选为5mω以上且5ω以下，进一步优选为10mω以上且1ω以下。此外，例如也可以为1ω以上且1
×
109ω以下。
[0025]
在本说明书等中，“电容器”例如可以是指具有高于0f的静电电容值的电路元件、具有静电电容值的布线的区域、寄生电容、晶体管的栅极电容等。因此，在本说明书等中，“电容器”除包括具有一对电极及在该电极之间的介电体的电路元件外还包括产生在布线和布线之间的寄生电容、产生在晶体管的源极和漏极中的一个与栅极之间的栅极电容等。“电容器”、“寄生电容”、“栅极电容”等也可以称为“电容”等，与此相反，“电容”也可以称为“电容器”、“寄生电容”、“栅极电容”等。另外，“电容”的“一对电极”也可以称为“一对导电体”、“一对导电区域”、“一对区域”等。静电电容值例如可以为0.05ff以上且10pf以下。此外，例如，还可以为1pf以上且10μf以下。
[0026]
在本说明书等中，晶体管包括栅极、源极以及漏极这三个端子。栅极被用作控制晶体管的导通状态的控制端子。被用作源极或漏极的两个端子是晶体管的输入输出端子。根据晶体管的导电型(n沟道型、p沟道型)及对晶体管的三个端子施加的电位的高低，两个输入输出端子中的一方被用作源极而另一方被用作漏极。因此，在本说明书等中，源极和漏极可以相互调换。在本说明书等中，在说明晶体管的连接关系时，使用“源极和漏极中的一个”(第一电极或第一端子)、“源极和漏极中的另一个”(第二电极或第二端子)的表述。另外，根据晶体管的结构，有时除了上述三个端子以外还包括背栅极。在此情况下，在本说明书等中，有时将晶体管的栅极和背栅极中的一个称为第一栅极，将晶体管的栅极和背栅极中的另一个称为第二栅极。并且，在相同晶体管中，有时可以将“栅极”与“背栅极”相互调换。另外，在晶体管包括三个以上的栅极时，在本说明书等中，有时将各栅极称为第一栅极、第二栅极、第三栅极等。
[0027]
另外，在本说明书等中，节点也可以根据电路结构或装置结构等被称为端子、布线、电极、导电层、导电体或杂质区域等。另外，端子、布线等也可以被称为节点。
[0028]
另外，在本说明书等中，可以适当地调换“电压”和“电位”。“电压”是指与基准电位之间的电位差，例如在基准电位为地电位(接地电位)时，也可以将“电压”称为“电位”。接地电位不一定意味着0v。此外，电位是相对性的，根据基准电位的变化而供应到布线的电位、施加到电路等的电位、从电路等输出的电位等也产生变化。
[0029]
此外，在本说明书等中，“高电平电位”、“低电平电位”不意味着特定的电位。例如，在两个布线都被记为“用作供应高电平电位的布线”的情况下，两个布线所供应的高电平电位也可以互不相同。同样，在两个布线都被记为“用作供应低电平电位的布线”的情况下，两个布线所供应的低电平电位也可以互不相同。
[0030]“电流”是指电荷的移动现象(导电)，例如，“发生正带电体的导电”的记载可以替换为“在与其相反方向上发生负带电体的导电”的记载。因此，在本说明书等中，在没有特别的说明的情况下，“电流”是指载流子移动时的电荷的移动现象(导电)。在此，作为载流子可以举出电子、空穴、阴离子、阳离子、络离子等，载流子根据电流流过的系统(例如，半导体、金属、电解液、真空中等)不同。另外，布线等中的“电流的方向”是正载流子移动的方向，以正电流量记载。换言之，负载流子移动的方向与电流方向相反，以负电流量记载。因此，在本说明书等中，在没有特别的说明的情况下，关于电流的正负(或电流的方向)，“电流从元件a向元件b流过”等记载可以替换为“电流从元件b向元件a流过”等记载。另外，“对元件a输入电流”等记载可以替换为“从元件a输出电流”等记载。
[0031]
另外，在本说明书等中，“第一”、“第二”、“第三”等序数词是为了避免构成要素的
混淆而附加上的。因此，该序数词不限制构成要素的个数。此外，该序数词不限制构成要素的顺序。另外，例如，本说明书等的实施方式之一中附有“第一”的构成要素有可能在其他的实施方式或权利要求书中附有“第二”的构成要素。此外，例如，在本说明书等中，一个实施方式中的“第一”所指的构成要素有可能在其他实施方式或权利要求书的范围中被省略。
[0032]
在本说明书中，为了方便起见，有时使用“上”、“下”等表示配置的词句以参照附图说明构成要素的位置关系。另外，构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，不局限于说明书等中所说明的词句，根据情况可以适当地换词句。例如，在“位于导电体的顶面的绝缘体”的表述中，通过将所示的附图的方向旋转180度，也可以称为“位于导电体的下面的绝缘体”。
[0033]
另外，“上”或“下”这样的术语不限定于构成要素的位置关系为“正上”或“正下”且直接接触的情况。例如，如果是“绝缘层a上的电极b”的表述，则不一定必须在绝缘层a上直接接触地形成有电极b，也可以包括在绝缘层a与电极b之间包括其他构成要素的情况。
[0034]
此外，在本说明书等中，根据状况，可以互相调换“膜”和“层”等词句。例如，有时可以将“导电层”调换为“导电膜”。此外，有时可以将“绝缘膜”变换为“绝缘层”。另外，根据情况或状态，可以使用其他词句代替“膜”和“层”等词句。例如，有时可以将“导电层”或“导电膜”变换为“导电体”。此外，例如有时可以将“绝缘层”或“绝缘膜”变换为“绝缘体”。
[0035]
注意，在本说明书等中，“电极”、“布线”、“端子”等的词句不在功能上限定其构成要素。例如，有时将“电极”用作“布线”的一部分，反之亦然。再者，“电极”或“布线”还包括多个“电极”或“布线”被形成为一体的情况等。此外，例如，有时将“端子”用作“布线”及/或“电极”的一部分，反之亦然。再者，“端子”的词句包括多个“电极”、“布线”、“端子”等被形成为一体的情况等。因此，例如，“电极”可以为“布线”或“端子”的一部分，例如，“端子”可以为“布线”或“电极”的一部分。此外，“电极”、“布线”、“端子”等的词句有时置换为“区域”等的词句。
[0036]
在本说明书等中，根据情况或状态，可以互相调换“布线”、“信号线”及“电源线”等词句。例如，有时可以将“布线”变换为“信号线”。此外，例如有时可以将“布线”变换为“电源线”等。反之亦然，有时可以将“信号线”或“电源线”等变换为“布线”。有时可以将“电源线”等变换为“信号线”等。反之亦然，有时可以将“信号线”等变换为“电源线”等。另外，根据情况或状态，可以互相将施加到布线的“电位”变换为“信号”等。反之亦然，有时可以将“信号”等变换为“电位”。
[0037]
在本说明书等中，半导体的杂质是指构成半导体膜的主要成分之外的物质。例如，浓度低于0.1atomic％的元素是杂质。当包含杂质时，例如，半导体中的缺陷态密度有可能增高，载流子迁移率有可能降低或结晶性有可能降低。在半导体是氧化物半导体时，作为改变半导体特性的杂质，例如有第1族元素、第2族元素、第13族元素、第14族元素、第15族元素或主要成分之外的过渡金属等，尤其是，例如有氢(也包含于水中)、锂、钠、硅、硼、磷、碳、氮等。具体而言，当半导体是硅层时，作为改变半导体特性的杂质，例如有除氢之外的第1族元素、第2族元素、第13族元素、第15族元素、氧等。
[0038]
在本说明书等中，开关是指具有通过变为导通状态(开启状态)或非导通状态(关闭状态)来控制是否使电流流过的功能的元件。或者，开关是指具有选择并切换电流路径的功能的元件。作为开关的一个例子，可以使用电开关或机械开关等。换而言之，开关只要可
以控制电流，就不局限于特定的元件。
[0039]
电开关的例子包括晶体管(例如双极晶体管或mos晶体管等)、二极管(例如pn二极管、pin二极管、肖特基二极管、金属-绝缘体-金属(mim：metal insulator metal)二极管、金属-绝缘体-半导体(mis：metal insulator semiconductor)二极管或者二极管接法的晶体管)或者组合这些元件的逻辑电路等。当作为开关使用晶体管时，晶体管的“导通状态”是指晶体管的源电极与漏电极在电性上短路的状态。另外，晶体管的“非导通状态”是指晶体管的源电极与漏电极在电性上断开的状态。当将晶体管仅用作开关时，对晶体管的极性(导电型)没有特别的限制。
[0040]
作为机械开关的例子，可以举出利用了mems(微电子机械系统)技术的开关。该开关具有以机械方式可动的电极，并且通过移动该电极来控制导通和非导通而进行工作。
[0041]
在本说明书中，“平行”是指两条直线形成的角度为-10
°
以上且10
°
以下的状态。因此，也包括该角度为-5
°
以上且5
°
以下的状态。“大致平行”是指两条直线形成的角度为-30
°
以上且30
°
以下的状态。另外，“垂直”是指两条直线形成的角度为80
°
以上且100
°
以下的状态。因此，也包括该角度为85
°
以上且95
°
以下的状态。“大致垂直”是指两条直线形成的角度为60
°
以上且120
°
以下的状态。发明效果
[0042]
根据本发明的一个方式，可以提供一种能够进行高速的数据传送的半导体装置。另外，根据本发明的一个方式，可以提供一种电路面积减小了的半导体装置。另外，根据本发明的一个方式，可以提供一种制造成本降低了的半导体装置。另外，根据本发明的一个方式，可以提供一种新颖半导体装置。
[0043]
注意，本发明的一个方式的效果不局限于上述效果。上述列举的效果并不妨碍其他效果的存在。另外，其他效果是上面没有提到而将在下面的记载中进行说明的效果。注意，本发明的一个方式至少具有上述列举的效果及其他效果中的一个效果。此外，本发明的一个方式实现上述效果及其他效果中的至少一个效果。因此，本发明的一个方式根据情况有时不具有上述效果。附图简要说明
[0044]
图1是示出半导体装置的结构例子的截面示意图。图2a及图2b是示出半导体装置的结构例子的方框图。图3a至图3c是示出包括在半导体装置中的电路的一个例子的电路图。图4a至图4c是示出包括在半导体装置中的电路的一个例子的电路图。图5a至图5d是示出包括在半导体装置中的电路的一个例子的电路图。图6a至图6e是说明半导体装置的制造方法的一个例子的截面示意图。图7a至图7e是说明半导体装置的制造方法的一个例子的截面示意图。图8a至图8e是说明半导体装置的制造方法的一个例子的截面示意图。图9是示出半导体装置的结构例子的截面示意图。图10是示出半导体装置的结构例子的截面示意图。图11a至图11c是示出晶体管的结构例子的截面示意图。图12是示出半导体装置的结构例子的截面示意图。图13a是说明igzo的结晶结构的分类的图，图13b是说明结晶性igzo的xrd光谱的
图，图13c是说明结晶性igzo的纳米束电子衍射图案的图。图14a是示出半导体晶片的一个例子的立体图，图14b是示出裸片(die)的一个例子的立体图，图14c及图14d是示出半导体装置的一个例子的立体图，图14e是示出安装衬底的一个例子的立体图。图15是示出电子设备的一个例子的立体图。实施发明的方式
[0045]
在本说明书等中，金属氧化物(metal oxide)是指广义上的金属的氧化物。金属氧化物被分类为氧化物绝缘体、氧化物导电体(包括透明氧化物导电体)和氧化物半导体(oxide semiconductor，也可以简称为os)等。例如，在将金属氧化物用于晶体管的活性层的情况下，有时将该金属氧化物称为氧化物半导体。换言之，在金属氧化物能够构成具有放大作用、整流作用及开关作用中的至少一个的晶体管的沟道形成区域时，可以将该金属氧化物称为金属氧化物半导体(metal oxide semiconductor)。此外，也可以将os晶体管称为包含金属氧化物或氧化物半导体的晶体管。
[0046]
此外，在本说明书等中，有时将包含氮的金属氧化物也称为金属氧化物(metal oxide)。此外，也可以将包含氮的金属氧化物称为金属氧氮化物(metal oxynitride)。
[0047]
另外，在本说明书等中，各实施方式所示的结构可以与其他实施方式所示的结构适当地组合而构成本发明的一个方式。另外，当在一个实施方式中示出多个结构例子时，可以适当地组合这些结构例子。
[0048]
另外，可以将某一实施方式中说明的内容(或其一部分)应用/组合/替换成该实施方式中说明的其他内容(或其一部分)和另一个或多个其他实施方式中说明的内容(或其一部分)中的至少一个内容。
[0049]
注意，实施方式中说明的内容是指各实施方式中利用各种附图所说明的内容或者利用说明书所记载的文章而说明的内容。
[0050]
另外，通过将某一实施方式中示出的附图(或其一部分)与该附图的其他部分、该实施方式中示出的其他附图(或其一部分)和另一个或多个其他实施方式中示出的附图(或其一部分)中的至少一个附图组合，可以构成更多图。
[0051]
参照附图说明本说明书所记载的实施方式。注意，所属技术领域的普通技术人员可以很容易地理解一个事实，就是实施方式可以以多个不同形式来实施，其方式和详细内容可以在不脱离本发明的宗旨及其范围的条件下被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在实施方式所记载的内容中。注意，在实施方式中的发明的结构中，有时在不同的附图中共同使用相同的附图标记来表示相同的部分或具有相同功能的部分，而省略反复说明。在立体图等的附图中，为了明确起见，有时省略部分构成要素的图示。
[0052]
另外，在本说明书等中，在多个要素使用同一符号并且需要区分它们时，有时对符号附加“_1”，“[n]”，“[m，n]”等用于识别的符号。
[0053]
在附图中，为便于清楚地说明，有时夸大表示大小、层的厚度或区域。因此，本发明并不局限于附图中的尺寸。此外，在附图中，示意性地示出理想的例子，因此本发明不局限于附图所示的形状或数值等。例如，可以包括因噪声或定时偏差等所引起的信号、电压或电流的不均匀等。
[0054]
(实施方式1)
在本实施方式中，说明本发明的一个方式的半导体装置。
[0055]
《半导体装置的结构例子》图1示出fowlp(fan out wafer level package：扇出型晶片级封装)结构的半导体装置的截面图的一个例子。作为一个例子，半导体装置psd包括裸片scd、层osl、绝缘体pr及凸块hbl。裸片scd包括衬底bsa、层sil及连接端子et。
[0056]
裸片scd可以为在下述的实施方式4中说明的从半导体晶片切割出的半导体芯片。在本实施方式中，在裸片scd中层sil形成在衬底bsa上。层sil例如可以包括切换电路、逻辑电路、模拟电路等。注意，作为模拟电路有时例如包括信号转换电路、电位电平转换电路、放大电路等。另外，层sil也可以包括存储装置、运算电路等。
[0057]
作为衬底bsa例如可以采用以硅为材料的半导体衬底。通过作为衬底bsa采用以硅为材料的半导体衬底，可以在衬底bsa上形成沟道形成区域中包含硅的晶体管(以下称为si晶体管)，而可以由si晶体管构成包括在层sil中的切换电路、逻辑电路、模拟电路等。
[0058]
另外，作为衬底bsa例如也可以采用以锗为材料的半导体衬底或者以碳化硅、硅锗、砷化镓、磷化铟、氧化锌、氧化镓等为材料的化合物半导体衬底等。另外，作为衬底bsa也可以采用在半导体衬底内部具有绝缘体区域的半导体衬底，诸如soi(silicon on insulator；绝缘体上硅)衬底等。
[0059]
另外，作为衬底bsa例如也可以使用绝缘体衬底。作为该绝缘体衬底，例如可以举出玻璃衬底、石英衬底、蓝宝石衬底、稳定氧化锆衬底(氧化钇稳定氧化锆衬底等)、树脂衬底等。另外，作为衬底bsa例如也可以使用导电体衬底。作为该导电体衬底，可以举出石墨衬底、金属衬底、合金衬底、导电树脂衬底等。注意，当作为衬底bsa采用绝缘体衬底或导电体衬底时，因为与半导体衬底不同绝缘体衬底及导电体衬底不能够在衬底中形成沟道形成区域，所以不能够在绝缘体衬底及导电体衬底上直接形成晶体管。因此，当在绝缘体衬底或导电体衬底上形成晶体管时，需要在绝缘体衬底或导电体衬底的上方另行设置半导体膜。
[0060]
在裸片scd中，连接端子et以接触于层osl上的方式设置。连接端子et被用作用来使裸片scd所包括的电路与层osl所包括的布线电连接的端子。
[0061]
另外，层osl的与设置有裸片scd的面相反一侧的面设置有凸块hbl。层osl设置有用来使裸片scd所包括的电路与凸块hbl电连接的布线。由此，层osl被用作fowlp中的重布线层。
[0062]
作为一个例子，在图1中示出圆球状的凸块hbl。另外，凸块hbl也可以使用焊料形成。如此，半导体装置psd包括bga(ball grid array：球栅阵列)的端子。注意，半导体装置psd所具备的端子不局限于bga。例如，半导体装置psd也可以包括lga(land grid array：地栅阵列)、pga(pin grid array：针栅阵列)等端子而不包括bga。
[0063]
通过在层osl的不重叠于裸片scd的区域中设置凸块hbl，可以将连接端子et延伸到裸片scd的外侧。因此，凸块hbl优选至少设置在层osl的不重叠于裸片scd的区域中，优选还设置在层osl的重叠于裸片scd的区域中。另外，通过在层osl的不重叠于裸片scd的区域中设置凸块hbl，可以使该凸块hbl的间距宽度大于裸片scd的连接端子et的间距宽度。
[0064]
层osl中设置有晶体管otr。作为晶体管otr例如可以使用os晶体管。os晶体管的沟道形成区域更优选为包含铟、镓和锌中的至少一个的氧化物。另外，也可以使用包含铟、元素m(作为元素m例如可以举出选自铝、镓、钇、铜、钒、铍、硼、钛、铁、镍、锗、锆、钼、镧、铈、钕、
铪、钽、钨和镁等中的一种或多种等)和锌中的至少一个的氧化物代替上述氧化物。尤其是，os晶体管更优选采用实施方式2所示的晶体管的结构。
[0065]
另外，通过在重布线层的层osl中设置晶体管otr，可以在重布线层中构成所希望的电路。换言之，例如，层osl也可以包括含有晶体管otr的电路。
[0066]
在图1所示的半导体装置psd中，裸片scd与层osl以彼此电连接的方式贴合。具体而言，裸片scd所包括的电连接端子与层osl所包括的电连接端子以彼此接触的方式贴合。这里，作为电连接端子例如可以举出导电体、布线等。将在后面说明使形成在裸片scd上的电路与层osl的重布线层电连接的方法。
[0067]
裸片scd及层osl上设置有绝缘体pr作为密封剂。绝缘体pr具有用来防止裸片scd的静电破坏的保护层的功能以及用来防止外部含有的成分进入到裸片scd中的密封剂的功能。
[0068]
作为绝缘体pr例如可以使用环氧类树脂等的有机树脂层等。
[0069]
在此，作为具体例子，图2a的方框图示出图1的半导体装置psd所包括的电路的结构例子。在图2a的半导体装置psd中，作为一个例子，层sil包括电路sic，层osl包括电路osc。作为电路sic或者电路osc，例如可以包括切换电路、逻辑电路、模拟电路等。另外，在图2a的半导体装置psd中，作为一个例子，电路sic与电路osc电连接，电路osc与外部端子ext1电连接。这里的外部端子ext1例如相当于图1的半导体装置psd中的凸块hbl。此外，如图2a所示，电路sic也可以不通过电路osc与外部端子ext2电连接。与外部端子ext1同样，这里的外部端子ext2例如相当于图1的半导体装置psd中的凸块hbl。
[0070]
尤其是，在图2a的半导体装置psd中，作为电路osc例如也可以包括cml电路。cml电路是使用利用差动放大电路的低压差分信号(low voltage differential signaling)的信号传送电路，该电路实现信号的高速传送。另外，cml电路具有进行高速数据通信时的输出缓冲电路的功能，从而可以使经过cml电路的输出信号的电平稳定化。
[0071]
通过在层osl中设置cml电路，可以使从层sil所包括的电路sic向半导体装置psd1的外部的信号传送及/或从半导体装置psd1的外部向层sil所包括的电路sic的信号传送高速化。
[0072]
本发明的一个方式的半导体装置不局限于图2a所示的半导体装置psd的结构。本发明的一个方式的半导体装置例如也可以采用图2b的方框图所示的结构。图2b的半导体装置psd与图2a的半导体装置psd的电路结构同样之处是层sil包括电路sic且层osl包括电路osc，与图2a的半导体装置psd的电路结构不同之处是由电路sic及电路osc构成电路dev。就是说，电路osc也可以为通过与层sil所包括的电路sic组合可以构成电路dev的一部分电路。作为电路dev例如可以采用存储装置、运算电路等。另外，如图2b所示，与图2a的半导体装置psd同样，电路sic也可以不通过电路osc与外部端子ext2电连接。
[0073]
《《cml电路的结构例子》》在此，说明可设置在电路osc中的cml电路的结构例子。
[0074]
[振荡器]图3a所示的电路rgcm是被用作振荡器的cml电路并包括差动放大电路cm[1]至差动放大电路cm[n 1](这里的n为4以上的偶数)。
[0075]
电路rgcm包括端子ocln及端子oclp。端子oclp及端子ocln被用作电路rgcm的输出
端子。
[0076]
差动放大电路cm[1]的反相输出端子与差动放大电路cm[2]的非反相输入端子电连接，差动放大电路cm[1]的非反相输出端子与差动放大电路cm[2]的反相输入端子电连接。另外，差动放大电路cm[n-1]的反相输出端子与差动放大电路cm[n]的反相输入端子电连接，差动放大电路cm[n-1]的非反相输出端子与差动放大电路cm[2]的非反相输入端子电连接。另外，差动放大电路cm[n]的反相输出端子与差动放大电路cm[n 1]的反相输入端子及差动放大电路cm1的非反相输入端子电连接，差动放大电路cm[n]的非反相输出端子与差动放大电路cm[n 1]的非反相输入端子及差动放大电路cm[1]的反相输入端子电连接。另外，差动放大电路cm[n 1]的反相输入端子与端子ocln电连接，差动放大电路cm[n 1]的非反相输入端子与端子oclp电连接。
[0077]
就是说，通过如图3a所示那样以环状连接差动放大电路cm[1]至差动放大电路cm[n]，可以构成振荡器(环形振荡器)。该振荡器的结构为：在有个彼此邻接的差动放大电路之间，使一个非反相输出端子与另一个非反相输入端子电连接，使一个反相输出端子与另一个反相输入端子电连接；在其他的彼此邻接的差动放大电路之间，使上一级的差动放大电路的非反相输出端子与下一级的差动放大电路的反相输入端子电连接，使上一级的差动放大电路的反相输出端子与下一级的差动放大电路的非反相输入端子电连接。
[0078]
注意，虽然图3a的电路rgcm具有包括差动放大电路cm[n 1]的结构，但图3a的电路rgcm也可以具有不包括差动放大电路cm[n 1]的结构。例如，图3a的电路rgcm也可以具有使差动放大电路cm[n]的反相输出端子与端子ocln电连接且使差动放大电路cm[n]的非反相输出端子与端子oclp电连接的结构。
[0079]
与nand电路、and电路、not电路(反相器电路)等逻辑门相比，差动放大电路可以进行高速工作。另外，差动放大电路还具有耐受电源噪声等的特征。因此，图3a所示的电路rgcm例如可以作为振荡器用于高频电路等。
[0080]
注意，虽然在图3a中以环状连接的差动放大电路的个数为4以上的偶数，但是根据情况也可以为2个。另外，例如在将以环状连接的差动放大电路的个数为3以上的奇数的情况下，例如可以采用图3b所示的电路rgcm的结构。图3b的电路rgcm也是被用作振荡器的cml电路并包括差动放大电路cm[1]至差动放大电路cm[m 1](这里的m为3以上的奇数)。
[0081]
另外，虽然图3b的电路rgcm具有包括差动放大电路cm[m 1]的结构，但图3b的电路rgcm也可以具有不包括差动放大电路cm[m 1]的结构。例如，图3b的电路rgcm也可以具有使差动放大电路cm[m]的反相输出端子与端子ocln电连接且使差动放大电路cm[m]的非反相输出端子与端子oclp电连接的结构。
[0082]
[高速传送电路]图3c所示的电路hstc是被用作高速传送电路的cml电路并包括差动放大电路cma、差动放大电路cmb、电容器c1p、电容器c1n、负载le2p及负载le2n。
[0083]
另外，电路hstc包括端子hip、端子hin、端子hon及端子hop。端子hip及端子hin被用作电路hstc的输入端子，端子hon及端子hop被用作电路hstc的输出端子。
[0084]
差动放大电路cma的非反相输入端子与端子hip电连接，差动放大电路cma的反相输入端子与端子hin电连接。另外，差动放大电路cma的反相输出端子与电容器c1n的第一端子电连接，差动放大电路cma的非反相输出端子与电容器c1p的第一端子电连接。电容器c1p
的第二端子与负载le2p的第一端子及差动放大电路cmb的非反相输入端子电连接，电容器c1n的第二端子与负载le2n的第一端子及差动放大电路cmb的反相输入端子电连接。差动放大电路cmb的反相输出端子与端子hon电连接，差动放大电路cmb的非反相输出端子与端子hop电连接。负载le2p的第二端子与布线vbl1电连接，负载le2n的第二端子与布线vbl2电连接。
[0085]
布线vbl1及布线vbl2被用作供应恒电压的布线。该恒电压例如可以为正电位、负电位、接地电位等。另外，布线vbl1及布线vbl2各自所供应的恒电压可以彼此相同或不同。
[0086]
电容器c1p及电容器c1n被用作用来使差动放大电路cma与差动放大电路cmb交流耦合的隔直电容器。
[0087]
图3c所示的电路hstc的边缘速率比作为同样的高速传送电路的lvds(low voltage differential signaling)电路快。另外，电路hstc的信号振幅有时可以高于lvds电路的信号振幅。
[0088]
[差动放大电路]接着，说明可用于电路rgcm及电路hstc的差动放大电路。图4a示出可用于电路rgcm所包括的差动放大电路cm[1]至差动放大电路cm[n 1]以及电路hstc所包括的差动放大电路cma及差动放大电路cmb的差动放大电路的结构例子。图4a所示的差动放大电路cm例如包括晶体管dtra、晶体管dtrb、负载le1a、负载le1b及电流源cc。另外，差动放大电路cm包括端子inp、端子inn、端子outp及端子outn。尤其是，晶体管dtra和晶体管dtrb被用作差分对。
[0089]
在差动放大电路cm中，端子inp相当于非反相输入端子，端子inn相当于反相输入端子，端子outp相当于非反相输出端子，端子outn相当于反相输出端子。
[0090]
晶体管dtra及/或晶体管dtrb例如被设置为上述晶体管otr。
[0091]
另外，虽然图4a所示的晶体管dtra及晶体管dtrb包括背栅极，但本发明的一个方式的半导体装置不局限于此。例如，图4a所示的晶体管dtra及晶体管dtrb也可以为不包括背栅极的结构，即单栅极结构的晶体管。另外，也可以为一部分晶体管包括背栅极且其他一部分晶体管不包括背栅极。
[0092]
另外，晶体管dtra及晶体管dtrb的尺寸(例如，沟道长度、沟道宽度、晶体管的结构等)优选彼此相同。通过使晶体管的尺寸彼此相同，可以使各晶体管的电特性大致相同。因此，通过使晶体管dtra及晶体管dtrb的尺寸相同，晶体管dtra及晶体管dtrb在相同条件下可以进行大致相同的工作。这里的相同条件例如是指晶体管dtra的源极、漏极、栅极等的电位及晶体管dtrb的源极、漏极、栅极等的电位。
[0093]
注意，在没有特别的说明的情况下，晶体管dtra及晶体管dtrb在开启状态时有时最后在饱和区域中工作。换言之，包括如下情况：对上述各晶体管的栅极电压、源极电压及漏极电压进行适当的偏压，使得该晶体管在饱和区域中工作。注意，本发明的一个方式不局限于此。例如，晶体管dtra、晶体管dtrb在开启状态时也可以在线性区域中工作，也可以有时在饱和区域中工作有时在线性区域中工作。
[0094]
晶体管dtra的栅极与端子inp电连接，晶体管dtra的第一端子与负载le1a的第一端子及端子outp电连接。晶体管dtrb的栅极与端子inn电连接，晶体管dtrb的第一端子与负载le1b的第一端子及端子outn电连接。电流源cc的输入端子与晶体管dtra的第二端子及晶
体管dtrb的第二端子电连接，电流源cc的输出端子与布线vse电连接。负载le1a的第二端子及负载le1b的第二端子与布线vde电连接。
[0095]
布线vde例如被用作供应恒电压的布线。该恒电压例如可以为高电平电位等。
[0096]
布线vse例如被用作供应恒电压的布线。该恒电压例如可以为低电平电位或接地电位(gnd)等。
[0097]
在图4a所示的晶体管dtra及/或晶体管dtrb中示出背栅极而不示出该背栅极的连接关系，但是可以在进行设计时决定该背栅极的电连接点。例如，在包括背栅极的晶体管中，为了提高该晶体管的通态电流，可以使栅极与背栅极电连接。换言之，例如，可以使晶体管dtra的栅极与背栅极电连接，也可以使晶体管dtrb的栅极与背栅极电连接。另外，例如，在包括背栅极的晶体管中，为了使该晶体管的阈值电压改变或降低该晶体管的关态电流，也可以设置用来使该晶体管的背栅极与外部电路等电连接的布线而通过该外部电路等对该晶体管的背栅极供应电位。具体而言，差动放大电路cm能够采用图4b所示的结构。图4b的差动放大电路cm具有图4a的差动放大电路cm所包括的晶体管dtra及晶体管dtrb各自的背栅极与布线bge1电连接的结构。通过向布线bge1供应规定的电位，可以使晶体管dtra及晶体管dtrb各自的阈值电压发生变动。
[0098]
另外，在图4b的差动放大电路cm中，通过使晶体管dtra、晶体管dtrb各自的阈值电压发生变动，可以获得所希望的利益。另外，如图1等所示，在被封装的半导体装置psd中可以调整晶体管dtra及晶体管dtrb各自的阈值电压。
[0099]
另外，虽然图4a所示的晶体管dtra及晶体管dtrb为n沟道型晶体管，但本发明的一个方式的半导体装置不局限于此。例如，也可以将晶体管dtra及晶体管dtrb的一部分或全部代替为p沟道型晶体管。
[0100]
关于上述的晶体管的结构、极性的变形例子不局限于对晶体管dtra及晶体管dtrb的使用。例如，也可以对在说明书的其他部分中记载的晶体管或者其他附图所示的晶体管的结构、极性进行同样的改变。
[0101]
图4a的差动放大电路cm所包括的电流源cc例如可以具有图4c所示的电路结构。图4c还图示布线vse以示出电流源cc的连接关系。
[0102]
图4c所示的电流源cc例如包括晶体管trc。
[0103]
晶体管trc可以使用可用于晶体管dtra或晶体管dtrb的晶体管。例如，晶体管trc可以使用可用于晶体管dtra及晶体管dtrb的os晶体管。
[0104]
注意，在没有特别的说明的情况下，晶体管trc在开启状态时有时最后在饱和区域中工作。换言之，包括如下情况：对上述各晶体管的栅极电压、源极电压及漏极电压进行适当的偏压，使得该晶体管在饱和区域中工作。例如，晶体管trc在开启状态时也可以在线性区域中工作，也可以有时在饱和区域中工作有时在线性区域中工作。
[0105]
晶体管trc的第一端子与电流源cc的输入端子电连接，晶体管trc的第二端子与电流源cc的输出端子电连接。就是说，当在图4a的差动放大电路cm中使用图4c的电流源cc时，晶体管trc的第一端子与晶体管dtra的第二端子及晶体管dtrb的第二端子电连接。另外，晶体管trc的栅极与布线val电连接。
[0106]
布线val例如被用作供应恒电压的布线。尤其是，该恒电压以晶体管trc的栅极与源极间电压高于晶体管trc的阈值电压的方式设定即可。
[0107]
负载le1a及负载le1b例如可以为电阻器、二极管等。
[0108]
作为一个例子，图5a示出负载le1a及负载le1b为电阻器时的电路结构。图5a所示的差动放大电路cm1具有作为负载le1a及负载le1b分别采用电阻器rea及电阻器reb的电路结构。电阻器rea的第一端子与晶体管dtra的第一端子及端子outp电连接，电阻器reb的第一端子与晶体管dtrb的第一端子及端子outn电连接。另外，电阻器rea的第二端子及电阻器reb的第二端子与布线vde电连接。
[0109]
另外，作为一个例子，图5b示出负载le1a及负载le1b为二极管时的电路结构。图5b所示的差动放大电路cm2具有作为负载le1a及负载le1b分别采用二极管dea及二极管deb的电路结构。二极管dea的输出端子与晶体管dtra的第一端子及端子outp电连接，二极管deb的输出端子与晶体管dtrb的第一端子及端子outn电连接。另外，二极管dea的输入端子及二极管deb的输入端子与布线vde电连接。
[0110]
作为图5b所示的差动放大电路cm2所包括的二极管dea及二极管deb也可以使用二极管连接的晶体管。图5c所示的差动放大电路cm2具有作为二极管dea及二极管deb分别采用晶体管itra及晶体管itrb的电路结构。晶体管itra的第一端子与晶体管dtra的第一端子及端子outp电连接，晶体管itrb的第一端子与晶体管dtrb的第一端子及端子outn电连接。另外，布线vde与晶体管itra的第二端子、晶体管itra的栅极、晶体管itrb的第二端子及晶体管itrb的栅极电连接。
[0111]
晶体管itra及晶体管itrb可以使用可用于晶体管dtra或晶体管dtrb的晶体管。例如，晶体管trc可以使用os晶体管。
[0112]
另外，如图5c所示，与晶体管dtra或晶体管dtrb同样，晶体管itra及晶体管itrb也可以为包括背栅极的晶体管。另外，与图4b的差动放大电路cm中的晶体管dtra及晶体管dtrb同样，也可以使晶体管itra及晶体管itrb各自的背栅极电连接于向该背栅极供应电位的布线。具体而言，例如，如图5d所示的差动放大电路cm2那样，图5c的差动放大电路cm2也可以具有晶体管itra及晶体管itrb各自的背栅极与布线bge2电连接的结构。在图5d中，通过向布线bge2供应规定的电位，可以使晶体管itra及晶体管itrb各自的阈值电压发生变动。另外，与图4b的差动放大电路cm的结构同样，图5d的差动放大电路cm2具有晶体管dtra及晶体管dtrb各自的背栅极与布线bge1电连接的结构。
[0113]
另外，在图5d的差动放大电路cm中，通过使晶体管dtra、晶体管dtrb、晶体管itra及晶体管itrb各自的阈值电压发生变动，可以获得所希望的利益。另外，如图1等所示，在被封装的半导体装置psd中可以调整晶体管dtra、晶体管dtrb、晶体管itra及晶体管itrb各自的阈值电压。
[0114]
《半导体装置的制造例子1》接着，说明半导体装置psd的制造方法例子。
[0115]
图6a至图6d是示意性地示出制造工序中途的半导体装置psd1的截面图，图6e是示意性地示出制造工序完成的半导体装置psd1的截面图。本制造方法包括第一步骤至第五步骤。
[0116]
《《第一步骤》》首先，准备裸片scd。裸片scd例如可以通过在晶片上形成电路的半导体工序、晶片的抛光工序、切割工序等而得到。
[0117]
在图6a至图6e所示的裸片scd中，层sil中设置有电连接端子et。
[0118]
接着，将裸片scd贴合到包括剥离层rl的支撑体sb上而固定(参照图6a)。具体而言，裸片scd的层sil及连接端子et与支撑体sb的剥离层rl以彼此接触的方式被贴合。
[0119]
作为支撑体sb，例如可以举出半导体衬底(例如，单晶衬底或硅衬底)、soi(silicon on insulator；绝缘体上硅)衬底、玻璃衬底、石英衬底、塑料衬底、蓝宝石玻璃衬底、金属衬底、不锈钢衬底、包含不锈钢箔的衬底、钨衬底、包含钨箔的衬底、柔性衬底、贴合薄膜、包含纤维状材料的纸或基材薄膜等。作为玻璃衬底的例子，有钡硼硅酸盐玻璃、铝硼硅酸盐玻璃、钠钙玻璃等。作为柔性衬底、贴合薄膜、基材薄膜等，可以举出如下例子。例如可以举出以聚对苯二甲酸乙二醇酯(pet)、聚萘二甲酸乙二醇酯(pen)、聚醚砜(pes)、聚四氟乙烯(ptfe)为代表的塑料。或者，作为一个例子，可以举出丙烯酸树脂等合成树脂等。或者，作为一个例子，可以举出聚丙烯、聚酯、聚氟化乙烯或聚氯乙烯等。或者，作为一个例子，可以举出聚酰胺、聚酰亚胺、芳族聚酰胺、环氧树脂、无机蒸镀薄膜、纸类等。
[0120]
另外，作为剥离层rl，例如可以采用包括钨膜和氧化硅膜的叠层膜、聚酰亚胺等的有机树脂膜等。或者，作为剥离层rl，也可以采用因紫外线等的光而粘结力降低的胶带。
[0121]
《《第二步骤》》接着，在裸片scd及剥离层rl上进行绝缘体pr的成形(参照图6b)。
[0122]
具体而言，例如，作为绝缘体pr的材料使用上述有机树脂等并利用成形用模具等来进行绝缘体pr的成形。
[0123]
《《第三步骤》》接着，从支撑体sb及剥离层rl剥离裸片scd及进行成形的绝缘体pr(参照图6c)。优选的是，通过进行该工序使裸片scd的连接端子et露出。另外，例如，也可以在剥离支撑体sb及剥离层rl之后进行表面的抛光处理、在臭氧气氛下照射紫外线来进行的有机物的去除等。
[0124]
《《第四步骤》》接着，在裸片scd及绝缘体pr上形成层osl(参照图6d)。
[0125]
注意，图6d所示的裸片scd及绝缘体pr以使图6c的裸片scd及绝缘体pr倒转180
°
的方式表示。
[0126]
层osl例如通过半导体工序可以形成。尤其是，在形成层osl的工序中，在裸片scd所包括的连接端子et上形成布线、端子、焊盘等(未图示)。另外，在层osl的与设置有裸片scd的面相反一侧的面上以使它们露出的方式形成布线、端子、焊盘等(未图示)。
[0127]
另外，通过进行该半导体工序，可以在层osl中形成晶体管otr。
[0128]
通过形成层osl，可以在层osl中设置与裸片scd的连接端子et电连接的布线、以及晶体管otr。
[0129]
《《第五步骤》》接着，在露出于层osl上的与设置有裸片scd的面相反一侧的层osl的布线、端子、焊盘等上形成凸块hbl(参照图6e)。凸块hbl以与层osl所包括的布线电连接的方式设置。
[0130]
另外，凸块hbl也可以使用焊料等形成。
[0131]
通过进行上述第一步骤至第五步骤的制造工序，可以制造具有fowlp的结构的半导体装置。
[0132]
《半导体装置的制造例子2》在此，说明具有与图1的半导体装置psd不同结构的半导体装置的制造方法例子。
[0133]
图7a至图7d是示意性地示出制造工序中途的半导体装置psd2的截面图，图7e是示意性地示出制造工序完成的半导体装置psd2的截面图。本制造方法包括第一步骤至第五步骤。
[0134]
《《第一步骤》》首先，准备裸片scd。关于裸片scd参照在半导体装置的制造例子1中说明的裸片scd的记载。
[0135]
接着，将裸片scd贴合到衬底bsb上而固定(参照图7a)。具体而言，裸片scd的衬底bsa与衬底bsb以彼此接触的方式被贴合。
[0136]
作为衬底bsb，例如可以举出半导体衬底(例如，单晶衬底或硅衬底)、soi衬底、玻璃衬底、石英衬底、塑料衬底、蓝宝石玻璃衬底、金属衬底、不锈钢衬底、包含不锈钢箔的衬底、钨衬底、包含钨箔的衬底等。尤其是，当在第二步骤之后进行加热裸片scd及衬底bsb的处理时，衬底bsb优选为具有耐热性的衬底。
[0137]
另外，当使裸片scd与衬底bsb贴合时，可以使用芯片接合薄膜等(图7a至图7e中未图示)。
[0138]
《《第二步骤》》接着，在裸片scd及衬底bsb上进行绝缘体pr的成形(参照图7b)。
[0139]
具体而言，例如，作为绝缘体pr的材料使用上述有机树脂等并利用成形用模具等来进行绝缘体pr的成形。
[0140]
《《第三步骤》》接着，直到使裸片scd的连接端子et露出为止去除进行成形的绝缘体pr的顶部(参照图7c)。作为绝缘体pr的顶部的去除方法，可以举出抛光处理、蚀刻处理、灰化处理等。另外，也可以在进行抛光处理、蚀刻处理、灰化处理等之后对经过处理的表面进行非意图性地附着的化学药液的残留物、绝缘体pr的残留物等的有机物(有时称为有机物的残渣)的去除(在臭氧气氛下进行紫外线照射的洗涤工序等)。
[0141]
《《第四步骤》》接着，在裸片scd及绝缘体pr上形成层osl(参照图7d)。
[0142]
关于层osl的形成参照在半导体装置的制造例子1中说明的第四步骤的记载。
[0143]
通过形成层osl，可以在层osl中设置与裸片scd的连接端子et电连接的布线、以及晶体管otr。
[0144]
《《第五步骤》》接着，在露出于层osl上的与设置有裸片scd的面相反一侧的层osl的布线、端子、焊盘等(图7a至图7e中未图示)上形成凸块hbl(参照图7e)。
[0145]
关于凸块hbl的形成参照在半导体装置的制造例子1中说明的第五步骤的记载。
[0146]
通过进行上述第一步骤至第五步骤的制造工序，可以制造与图1的半导体装置psd(图6e的半导体装置psd1)不同的具有fowlp的结构的半导体装置。
[0147]
《半导体装置的制造例子3》接着，说明与图6a至图6e所示的制造工序及图7a至图7e所示的制造工序不同的半
导体装置psd的制造方法例子。
[0148]
图8a至图8d是示意性地示出制造工序中途的半导体装置psd3的截面图，图8e是示意性地示出制造工序完成的半导体装置psd3的截面图。本制造方法包括第一步骤至第五步骤。
[0149]
《《第一步骤》》首先，准备包括剥离层rl的支撑体sb。关于剥离层rl或支撑体sb参照在半导体装置的制造例子1中说明的剥离层rl或支撑体sb的记载。
[0150]
接着，在剥离层rl上形成层osl(参照图8a)。与上述半导体装置的制造例子1及制造例子2同样，层osl通过半导体工序可以形成。尤其是，在形成层osl的工序中，在设置有剥离层rl的面一侧形成用来使该层osl与下述凸块hbl电连接的布线、端子、焊盘等(未图示)，在与设置有剥离层rl的面相反一侧的面形成用来使该层osl与下述裸片scd电连接的布线、端子、焊盘等(未图示)。另外，与上述半导体装置的制造例子1及制造例子2同样可以在层osl中形成晶体管otr。
[0151]
由此，可以在层osl中形成布线及晶体管otr。
[0152]
《《第二步骤》》接着，准备裸片scd。关于裸片scd参照在半导体装置的制造例子1中说明的裸片scd的记载。
[0153]
接着，通过倒装焊接将裸片scd安装到层osl上(参照图8b)。具体而言，使用焊料等使设置在裸片scd中的连接端子et与露出于层osl的顶面的布线、端子、焊盘等电连接。在图8b中，以接触于裸片scd的连接端子et的方式形成凸块bp。
[0154]
作为倒装焊接，例如有在层osl与裸片scd之间注入含有各向异性导电粒子的树脂而将它们键合的方法、使用snag焊料而将它们键合的方法等。另外，在凸块及连接于凸块的导电体都是金的情况下，可以使用超声波焊接法。另外，不仅进行上述倒装焊接的方法还可以在层osl与裸片scd之间注入底部填充胶(underfill)，以实现减轻物理应力诸如冲击等、热应力等。
[0155]
作为一个例子，图8b示出层osl与裸片scd通过绝缘树脂ij粘合在一起的结构。绝缘树脂ij例如可以采用包含各向异性导电粒子的树脂或底部填充胶等。根据使层osl与裸片scd键合的方法，也可以不注入绝缘树脂ij。
[0156]
《《第三步骤》》接着，在层osl及裸片scd上进行绝缘体pr的成形(参照图8c)。
[0157]
具体而言，例如，作为绝缘体pr的材料使用上述有机树脂等并利用成形用模具等来进行绝缘体pr的成形。
[0158]
《《第四步骤》》接着，从支撑体sb及剥离层rl剥离层osl、裸片scd及绝缘体pr(参照图8d)。优选的是，通过进行该工序在层osl的与设置有裸片scd的面相反一侧露出层osl的布线、端子、焊盘等(图8a至图8e中未图示)。另外，例如，也可以在剥离支撑体sb及剥离层rl之后进行表面的抛光处理、在臭氧气氛下照射紫外线来进行的有机物的去除等。
[0159]
《《第五步骤》》接着，在露出于层osl上的与设置有裸片scd的面相反一侧的层osl的布线、端子、
焊盘等上形成凸块hbl(参照图8e)。
[0160]
注意，图8e所示的裸片scd及绝缘体pr以使图8d的裸片scd及绝缘体pr倒转180
°
的方式表示。
[0161]
关于凸块hbl的形成参照在半导体装置的制造例子1中说明的第五步骤的记载。
[0162]
通过进行上述第一步骤至第五步骤的制造工序，可以制造与图1的半导体装置psd(图6e的半导体装置psd1)及图7e的半导体装置psd2不同的具有fowlp的结构的半导体装置。
[0163]
当由fowlp构成半导体装置时，难以在fowlp的重布线层(相当于图1中的层osl)中形成双极晶体管或mos晶体管。例如，难以在fowlp的重布线层中设置使用双极晶体管的cml电路、使用mos晶体管的cml电路等。另一方面，os晶体管可以形成在fowlp的半导体装置的重布线层中，由此如上所述那样，可以将使用os晶体管的电路设置在fowlp的半导体装置的重布线层中。因此，例如，通过将使用os晶体管的电路配置在fowlp的半导体装置的重布线层中代替目前形成在裸片中的电路，可以缩小安装到重布线层中的裸片的安装面积并缩减裸片的成本。
[0164]
尤其是，在fowlp的重布线层中可以设置使用os晶体管的cml电路，由此由fowlp构成的半导体装置在该半导体装置中的输入输出中可以进行高速的数据传送。
[0165]
注意，在本实施方式中说明利用重布线层以超过裸片的面积的方式使裸片的连接端子的间距变宽的封装方式的fowlp的半导体装置，但本发明的一个方式不局限于此。例如，本发明的一个方式的半导体装置也可以采用图9所示的晶片级芯片尺寸封装(wlcsp：wafer level chip scale package，有时也称为fiwlp(fan in wafer level package：扇入型晶片级封装))的方式的半导体装置psd4。半导体装置psd4具有裸片scd的连接端子et通过相当于重布线层的层osl与凸块hbl电连接的结构。与图1的半导体装置psd的层osl同样，也可以在图9的半导体装置psd4的层osl中设置使用os晶体管的电路。另外，作为该电路，也可以采用cml电路。作为半导体装置psd4的制造方法，在切割裸片scd之前的半导体晶片中形成层osl及凸块hbl，然后以规定的尺寸切割半导体晶片，即可。或者，作为半导体装置psd4的制造方法，也可以在半导体裸片中形成层osl而以规定的尺寸切割半导体裸片之后形成凸块hbl。
[0166]
另外，在本实施方式中说明使用在相对于半导体衬底的面上设置连接端子的裸片的fowlp的半导体装置，但本发明的一个方式不局限于此。例如，本发明的一个方式也可以采用如下半导体装置，即使用tsv(through silicon via：硅穿孔)在裸片的半导体衬底一侧设置连接端子而半导体衬底与重布线层相对地构成。
[0167]
注意，本实施方式可以与本说明书所示的其他实施方式适当地组合。
[0168]
(实施方式2)在本实施方式中，对根据本发明的一个方式的半导体装置的结构例子进行说明。
[0169]
《半导体装置的结构例子1》图10是示意性地示出在实施方式1中说明的半导体装置psd1的结构例子的截面图。具体而言，图10所示的半导体装置psd1例如包括晶体管300及晶体管500。另外，图11a示出晶体管500的沟道长度方向上的截面图，图11b示出晶体管500的沟道宽度方向上的截面图，图11c示出晶体管300的沟道宽度方向上的截面图。
[0170]
晶体管500是在沟道形成区域中包含金属氧化物的晶体管(os晶体管)。晶体管500具有关态电流低且场效应迁移率在高温下也不变的特性。通过将晶体管500例如用作在上述实施方式中说明的半导体装置psd1等所包括的晶体管，可以实现即使在高温下工作能力也不降低的半导体装置。尤其是，os晶体管具有关态电流低的特性，由此通过将os晶体管用作存储单元等所包括的晶体管，可以抑制因经过该晶体管的电流导致的保持在该存储单元中的电位的劣化。换言之，可以长期间地储存保持在该存储单元中的电位。
[0171]
晶体管300包括导电体316、元件分离层312、绝缘体315、由衬底310的一部分而成的半导体区域313、被用作源区域或漏区域的低电阻区域314a以及低电阻区域314b。晶体管300例如可以用于在上述实施方式中说明的层sil所包括的晶体管等。
[0172]
注意，在上述实施方式中说明的裸片scd所包括的衬底bsa相当于图10所示的衬底310。另外，层osl设置在裸片scd的上方。因此，图10中的半导体装置psd1具有晶体管500设置在晶体管300的上方的结构。
[0173]
如图11c所示，在晶体管300中，导电体316隔着绝缘体315覆盖半导体区域313的顶面及沟道宽度方向的侧面。如此，通过使晶体管300具有fin型结构，实效上的沟道宽度增加，所以可以改善晶体管300的通态特性。此外，由于可以增加栅电极的电场的影响，所以可以改善晶体管300的关闭特性。
[0174]
另外，晶体管300可以为p沟道型晶体管或n沟道型晶体管。
[0175]
半导体区域313的沟道形成区域、其附近的区域、被用作源区域或漏区域的低电阻区域314a及低电阻区域314b等优选包含硅类半导体等半导体，更优选包含单晶硅。此外，也可以使用包含ge(锗)、sige(硅锗)、gaas(砷化镓)、gaalas(镓铝砷)、gan(氮化镓)等的材料形成。可以使用对晶格施加应力，改变晶面间距而控制有效质量的硅。此外，晶体管300也可以是使用gaas和gaalas等的hemt(high electron mobility transistor：高电子迁移率晶体管)。
[0176]
在低电阻区域314a及低电阻区域314b中，除了应用于半导体区域313的半导体材料之外，还包含砷、磷等赋予n型导电性的元素或硼等赋予p型导电性的元素。
[0177]
作为被用作栅电极的导电体316，可以使用包含砷、磷等赋予n型导电性的元素或硼等赋予p型导电性的元素的硅等半导体材料、金属材料、合金材料或金属氧化物材料等导电材料。
[0178]
此外，由于导电体的材料决定功函数，所以通过选择该导电体的材料，可以调整晶体管的阈值电压。具体而言，作为导电体优选使用氮化钛、氮化钽等材料。为了兼具导电性和埋入性，作为导电体优选使用钨、铝等金属材料的叠层，尤其在耐热性方面上优选使用钨。
[0179]
为了使形成在衬底310上的多个晶体管彼此分离设置有元件分离层312。元件分离层312例如可以使用locos(local oxidation of silicon：硅局部氧化)法、sti(shallow trench isolation：浅沟槽隔离)法或台面隔离法等形成。
[0180]
注意，图10及图11c所示的晶体管300的结构只是一个例子，不局限于上述结构，根据电路结构或驱动方法等使用适当的晶体管即可。例如，图10及图11c所示的晶体管300也可以为平面型晶体管。
[0181]
《《裸片scd的结构例子》》
接着，说明裸片scd的结构例子。
[0182]
图10所示的晶体管300中从衬底310一侧依次层叠有绝缘体320、绝缘体322、绝缘体324及绝缘体326。
[0183]
作为绝缘体320、绝缘体322、绝缘体324及绝缘体326，例如可以使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化铝、氧氮化铝、氮氧化铝、氮化铝等。
[0184]
注意，在本说明书中，“氧氮化硅”是指在其组成中氧含量多于氮含量的材料，而“氮氧化硅”是指在其组成中氮含量多于氧含量的材料。注意，在本说明书中，“氧氮化铝”是指氧含量多于氮含量的材料，“氮氧化铝”是指氮含量多于氧含量的材料。
[0185]
绝缘体322也可以被用作使因被绝缘体320及绝缘体322覆盖的晶体管300等而产生的台阶平坦化的平坦化膜。例如，为了提高绝缘体322的顶面的平坦性，其顶面也可以通过利用化学机械抛光(cmp)法等的平坦化处理被平坦化。
[0186]
作为绝缘体324，优选使用能够防止水、氢等杂质从衬底310或晶体管300等扩散到设置有晶体管500的区域中的具有阻挡性的膜。
[0187]
作为对氢具有阻挡性的膜的一个例子，例如可以使用通过cvd法形成的氮化硅。在此，有时氢扩散到晶体管500等具有氧化物半导体的半导体元件中，导致该半导体元件的特性下降。因此，优选在晶体管500与晶体管300之间设置抑制氢的扩散的膜。具体而言，抑制氢的扩散的膜是指氢的脱离量少的膜。
[0188]
氢的脱离量例如可以利用热脱附谱分析法(tds)等测量。例如，在tds分析中的膜表面温度为50℃至500℃的范围内，当将换算为氢原子的脱离量换算为绝缘体324的每单位面积的量时，绝缘体324中的氢的脱离量为10
×
10
15
atoms/cm2以下，优选为5
×
10
15
atoms/cm2以下，即可。
[0189]
注意，绝缘体326的介电常数优选比绝缘体324低。例如，绝缘体326的相对介电常数优选低于4，更优选低于3。例如，绝缘体326的相对介电常数优选为绝缘体324的相对介电常数的0.7倍以下，更优选为0.6倍以下。通过将介电常数低的材料用于层间膜，可以减少产生在布线之间的寄生电容。
[0190]
此外，在绝缘体320、绝缘体322、绝缘体324及绝缘体326中埋入导电体328、导电体330等。此外，导电体328及导电体330具有插头或布线的功能。注意，有时使用同一附图标记表示具有插头或布线的功能的多个导电体。此外，在本说明书等中，布线、与布线连接的插头也可以是一个构成要素。就是说，导电体的一部分有时被用作布线，并且导电体的一部分有时被用作插头。
[0191]
作为各插头及布线(导电体328及导电体330等)的材料，可以使用金属材料、合金材料、金属氮化物材料或金属氧化物材料等导电材料的单层或叠层。优选使用兼具耐热性和导电性的钨或钼等高熔点材料，尤其优选使用钨。或者，优选使用铝或铜等低电阻导电材料。通过使用低电阻导电材料可以降低布线电阻。
[0192]
在绝缘体326及导电体330上也可以形成布线层。例如，在图10中，绝缘体350、绝缘体352及绝缘体354依次层叠在绝缘体326及导电体330上。此外，绝缘体350、绝缘体352及绝缘体354中形成有导电体356。导电体356例如具有与晶体管300连接的插头或布线的功能。此外，导电体356可以使用与导电体328及导电体330同样的材料设置。
[0193]
此外，与绝缘体324同样，绝缘体350例如优选使用对水、氢等杂质具有阻挡性的绝
缘体。另外，与绝缘体326同样，绝缘体352及绝缘体354优选使用相对介电常数较低的绝缘体以降低布线间产生的寄生电容。此外，导电体356优选包含对水、氢具有阻挡性的导电体。尤其是，在对氢具有阻挡性的绝缘体350所具有的开口部中形成对氢具有阻挡性的导电体。通过采用该结构，可以使用阻挡层将晶体管300与晶体管500分离，从而可以抑制氢从晶体管300扩散到晶体管500中。
[0194]
注意，作为对氢具有阻挡性的导电体，例如优选使用氮化钽等。此外，通过层叠氮化钽和导电性高的钨，不但可以保持作为布线的导电性而且可以抑制氢从晶体管300扩散。此时，对氢具有阻挡性的氮化钽层优选与对氢具有阻挡性的绝缘体350接触。
[0195]
另外，绝缘体354及导电体356上依次层叠有绝缘体360、绝缘体362及绝缘体370。
[0196]
此外，与绝缘体324等同样，绝缘体360优选使用对水、氢等杂质具有阻挡性的绝缘体。因此，绝缘体360例如可以使用可用于绝缘体324等的材料。
[0197]
绝缘体362被用作层间绝缘膜及平坦化膜。此外，与绝缘体324同样，绝缘体362例如优选使用对水、氢等杂质具有阻挡性的绝缘体。因此，绝缘体362可以使用可用于绝缘体324等的材料。
[0198]
例如，与绝缘体324同样，绝缘体370优选使用不使水、氢等杂质扩散的具有阻挡性的膜。换言之，绝缘体370可以使用可用于绝缘体324的材料。或者，例如，与绝缘体326同样，绝缘体370也可以使用相对介电常数较低的绝缘体以降低布线间产生的寄生电容。换言之，绝缘体370也可以使用可用于绝缘体326的材料。
[0199]
另外，绝缘体360、绝缘体362及绝缘体370各自的重叠于部分导电体356的区域中形成有开口部，并以填埋该开口部的方式设置有导电体366。另外，导电体366还形成在绝缘体362上。然后，通过蚀刻处理等使导电体366图案化而成为布线、端子、焊盘等的形状。
[0200]
作为导电体366例如可以使用铜、铝、锡、锌、钨、银、铂、金等。另外，导电体366优选由与包括在下述层osl中的用于导电体406的材料相同的成分构成。
[0201]
然后，使用化学机械抛光(cmp：chemical mechanical polishing)法等进行平坦化处理以提高绝缘体370及导电体366各自的平坦性。由此，可以将导电体366形成在裸片scd中作为布线、端子、焊盘等。注意，图10中的导电体366相当于在上述实施方式中说明的半导体装置psd1的裸片scd的连接端子et。
[0202]
《《层osl的结构例子》》接着，说明层osl的结构例子。
[0203]
在实施方式1所说明的半导体装置的制造例子1中，半导体装置psd1具有裸片scd上形成有层osl的结构。具体而言，具有裸片scd所包括的连接端子et与层osl所包括的布线电连接的结构。因此，裸片scd的导电体366上形成有相当于裸片scd的布线、端子、焊盘等的导电体406。另外，裸片scd的绝缘体370上形成有用来使裸片scd的多个布线、端子、焊盘等彼此分离的绝缘体402。
[0204]
另外，优选的是，使用化学机械抛光法等对导电体406及绝缘体402进行平坦化处理以提高导电体406及绝缘体402的平坦性。
[0205]
导电体406例如可以使用可用于导电体366的材料。另外，如上所述那样，导电体406优选使用与导电体366相同的材料。
[0206]
另外，绝缘体402例如可以使用可用于绝缘体370的材料。
[0207]
在图10中，绝缘体402及导电体406上依次层叠有绝缘体410、绝缘体412及绝缘体414。
[0208]
例如，与绝缘体324同样，绝缘体410优选使用不使水、氢等杂质扩散到设置有晶体管500的区域中的具有阻挡性的膜。换言之，绝缘体410可以使用可用于绝缘体324的材料。由此，可以使裸片scd与晶体管500隔着阻挡层分离，而可以抑制从裸片scd向晶体管500扩散氢。
[0209]
例如，与绝缘体326同样，绝缘体412及绝缘体414优选使用相对介电常数较低的绝缘体以降低布线间产生的寄生电容。换言之，绝缘体412及绝缘体414也可以使用可用于绝缘体326的材料。
[0210]
另外，也可以在绝缘体410、绝缘体412及绝缘体414中设置布线层。例如，在图10中，绝缘体410、绝缘体412及绝缘体414中埋入有被用作布线的导电体416。此时，导电体416被用作使下述导电体497、晶体管300、晶体管500等连接的布线。因此，导电体416以与导电体406接触的方式形成。导电体416可以使用可用于导电体328、导电体330等的材料。
[0211]
此外，也可以在绝缘体414及导电体416上还设置布线层。例如，在图10中，绝缘体420、绝缘体422及绝缘体424依次层叠在绝缘体414及导电体416上。此外，绝缘体420、绝缘体422及绝缘体424中形成有导电体426。导电体426例如被用作使下述导电体497、晶体管300、晶体管500等连接的插头或布线。因此，导电体426以与导电体416接触的方式形成。此外，导电体426可以使用与导电体328及导电体330同样的材料形成。
[0212]
此外，与绝缘体324同样，绝缘体420优选使用对水、氢等杂质具有阻挡性的绝缘体。另外，与绝缘体326同样，绝缘体422及绝缘体424优选使用相对介电常数较低的绝缘体以降低布线间产生的寄生电容。另外，例如，与导电体356同样，导电体426优选包含对水、氢等杂质具有阻挡性的导电体。由此，在对水、氢等杂质具有阻挡性的绝缘体420所具有的开口部中形成对水、氢等杂质具有阻挡性的导电体。
[0213]
此外，也可以在绝缘体424及导电体426上还设置布线层。例如，在图10中，绝缘体430、绝缘体432及绝缘体434依次层叠在绝缘体424及导电体426上。此外，绝缘体430、绝缘体432及绝缘体434中形成有导电体436。导电体436例如被用作使下述导电体497、晶体管300、晶体管500等连接的插头或布线。因此，导电体436以与导电体426接触的方式形成。此外，导电体436可以使用与导电体328及导电体330同样的材料设置。
[0214]
与绝缘体324及绝缘体420同样，绝缘体430优选使用对水、氢等杂质具有阻挡性的绝缘体。另外，与绝缘体326同样，绝缘体432及绝缘体434优选使用相对介电常数较低的绝缘体以降低布线间产生的寄生电容。另外，例如，与导电体356及导电体426同样，导电体436优选包含对水、氢等杂质具有阻挡性的导电体。
[0215]
绝缘体434及导电体436上依次层叠有绝缘体510、绝缘体512、绝缘体513、绝缘体514及绝缘体516。作为绝缘体510、绝缘体512、绝缘体513、绝缘体514及绝缘体516中的任意个，优选使用对氧、氢具有阻挡性的物质。
[0216]
例如，作为绝缘体510及绝缘体514，优选使用能够防止水、氢等杂质从衬底310等扩散到设置有晶体管500的区域中的具有阻挡性的膜。因此，绝缘体510及绝缘体514可以使用与绝缘体324等同样的材料。
[0217]
作为对氢具有阻挡性的膜的一个例子，可以使用通过cvd法形成的氮化硅。在此，
有时氢扩散到晶体管500等具有氧化物半导体的半导体元件中，导致该半导体元件的特性下降。因此，优选在晶体管500与衬底310之间设置抑制氢的扩散的膜。具体而言，抑制氢的扩散的膜是指氢的脱离量少的膜。
[0218]
例如，作为对氢具有阻挡性的膜，绝缘体510及绝缘体514优选使用氧化铝、氧化铪、氧化钽等金属氧化物。
[0219]
尤其是，氧化铝的不使氧及导致晶体管的电特性变动的氢、水分等杂质透过的阻挡效果高。因此，在晶体管的制造工序中及制造工序之后，氧化铝可以防止氢、水分等杂质进入晶体管500中。此外，氧化铝可以抑制氧从构成晶体管500的氧化物释放。因此，氧化铝适合用于晶体管500的保护膜。
[0220]
另外，例如，与绝缘体510及绝缘体514同样，绝缘体513优选使用不使水、氢等杂质扩散的具有阻挡性的膜。尤其是，在图10中，绝缘体513和下述绝缘体576被用作密封晶体管500的膜。因此，绝缘体513优选使用可用于绝缘体576的材料。另外，绝缘体513也可以使用可用于绝缘体510或绝缘体514的材料。
[0221]
例如，作为绝缘体512及绝缘体516，可以使用与绝缘体320或绝缘体326同样的材料。此外，通过作为上述绝缘体使用介电常数较低的材料，可以减少产生在布线之间的寄生电容。例如，作为绝缘体512及绝缘体516，可以使用氧化硅膜、氧氮化硅膜等。
[0222]
此外，绝缘体510、绝缘体512、绝缘体513、绝缘体514及绝缘体516中埋入有导电体518、构成晶体管500的导电体(例如，图11a及图11b所示的导电体503)等。此外，导电体518被用作使下述导电体497、晶体管300等连接的插头或布线。导电体518例如可以使用与导电体328及导电体330同样的材料设置。
[0223]
尤其是，与绝缘体510及绝缘体514接触的区域的导电体518优选为对氧、氢及水具有阻挡性的导电体。通过采用该结构，可以利用对氧、氢及水具有阻挡性的层将晶体管300与晶体管500分离，从而可以抑制氢从裸片scd扩散到晶体管500中。
[0224]
绝缘体516的上方设置有晶体管500。
[0225]
如图11a和图11b所示，晶体管500包括：嵌入在绝缘体514及绝缘体516中的导电体503；配置在绝缘体516及导电体503上的绝缘体520；配置在绝缘体520上的绝缘体522；配置在绝缘体522上的绝缘体524；配置在绝缘体524上的氧化物530a；配置在氧化物530a上的氧化物530b；配置在氧化物530b上且彼此隔开的导电体542a及导电体542b；配置在导电体542a及导电体542b上且形成有与导电体542a和导电体542b之间重叠的开口的绝缘体580；配置在开口的底面及侧面上的氧化物530c；配置在氧化物530c的形成面的绝缘体550；以及配置在绝缘体550的形成面上的导电体560。注意，在本说明书等中，将导电体542a及导电体542b总称为导电体542。
[0226]
另外，如图11a和图11b所示，氧化物530a、氧化物530b、导电体542a及导电体542b与绝缘体580之间优选配置有绝缘体544。此外，如图11a和图11b所示，导电体560优选包括设置在绝缘体550的内侧的导电体560a及嵌入在导电体560a的内侧的导电体560b。此外，如图11a和图11b所示，绝缘体580、导电体560及绝缘体550上优选配置有绝缘体574。
[0227]
注意，下面有时将氧化物530a、氧化物530b及氧化物530c总称为氧化物530。
[0228]
在晶体管500中，在形成沟道的区域及其附近层叠有氧化物530a、氧化物530b及氧化物530c的三层，但是本发明的一个方式不局限于此。例如，可以设置氧化物530b的单层、
氧化物530b与氧化物530a的两层结构、氧化物530b与氧化物530c的两层结构或者四层以上的叠层结构。另外，在晶体管500中，导电体560具有两层结构，但是本发明的一个方式不局限于此。例如，导电体560也可以具有单层结构或三层以上的叠层结构。注意，图10、图11a及图11b所示的晶体管500的结构只是一个例子而不局限于上述结构，可以根据电路结构或驱动方法等使用适当的晶体管。
[0229]
在此，导电体560被用作晶体管的栅电极，导电体542a及导电体542b被用作源电极或漏电极。如上所述，导电体560填埋于绝缘体580的开口中及夹在导电体542a与导电体542b之间的区域。导电体560、导电体542a及导电体542b相对于绝缘体580的开口的配置是自对准地被选择。换言之，在晶体管500中，可以在源电极与漏电极之间自对准地配置栅电极。由此，可以在不设置用于对准的余地的方式形成导电体560，所以可以实现晶体管500的占有面积的缩小。由此，可以实现半导体装置的微型化及高集成化。
[0230]
再者，导电体560自对准地形成在导电体542a与导电体542b之间的区域，所以导电体560不包括与导电体542a及导电体542b重叠的区域。由此，可以降低形成在导电体560与导电体542a及导电体542b之间的寄生电容。因此，可以提高晶体管500的开关速度，从而晶体管500可以具有高频率特性。
[0231]
导电体560有时被用作第一栅(也称为顶栅极)电极。导电体503有时被用作第二栅(也称为底栅极)电极。在此情况下，通过独立地改变供应到导电体503的电位而不使其与供应到导电体560的电位联动，可以控制晶体管500的阈值电压。尤其是，通过对导电体503供应负电位，可以使晶体管500的阈值电压大于0v且可以减小关态电流。因此，与不对导电体503供应负电位时相比，在对导电体503供应负电位的情况下，可以减小对导电体560供应的电位为0v时的漏极电流。
[0232]
导电体503以与氧化物530及导电体560重叠的方式配置。由此，在对导电体560及导电体503供应电位的情况下，从导电体560产生的电场和从导电体503产生的电场连接，可以覆盖形成在氧化物530中的沟道形成区域。在本说明书等中，将由第一栅电极的电场和第二栅电极的电场电围绕沟道形成区域的晶体管的结构称为surrounded channel(s-channel：围绕沟道)结构。
[0233]
另外，导电体503具有与导电体518同样的结构，以与绝缘体514及绝缘体516的开口的内壁接触的方式形成有导电体503a，其内侧形成有导电体503b。另外，在晶体管500中，层叠有导电体503a与导电体503b，但是本发明的一个方式不局限于此。例如，导电体503可以具有单层结构，也可以具有三层以上的叠层结构。
[0234]
在此，作为导电体503a优选使用具有抑制氢原子、氢分子、水分子、铜原子等杂质的扩散的功能(不容易使上述杂质透过)的导电材料。另外，优选使用具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能(不容易使上述氧透过)的导电材料。在本说明书中，“抑制杂质或氧的扩散的功能”是指抑制上述杂质和上述氧中的任一个或全部的扩散的功能。
[0235]
例如，通过使导电体503a具有抑制氧的扩散的功能，可以抑制因导电体503b氧化而导致导电率的下降。
[0236]
另外，在导电体503还具有布线的功能的情况下，作为导电体503b，优选使用以钨、铜或铝为主要成分的导电性高的导电材料。在可以使该布线的导电性维持高的情况下，不
一定需要设置导电体503a。在附图中，导电体503b具有单层结构，但是也可以具有叠层结构，例如，可以采用钛或氮化钛和上述导电材料的叠层结构。
[0237]
绝缘体520、绝缘体522及绝缘体524被用作第二栅极绝缘膜。
[0238]
在此，与氧化物530接触的绝缘体524优选使用包含超过化学计量组成的氧的绝缘体。换言之，优选绝缘体524中形成有过剩氧区域。通过以与氧化物530接触的方式设置上述包含过剩氧的绝缘体，可以减少氧化物530中的氧空位，从而可以提高晶体管500的可靠性。注意，在本说明书等中，有时将金属氧化物中的氧空位称为vo(oxygen vacancy)。
[0239]
在使用氧化物半导体的晶体管中，如果氧化物半导体中的形成沟道的区域存在杂质或氧空位(vo)，电特性则容易变动，有时降低可靠性。此外，氧空位(vo)附近的氢形成氢进入氧空位(vo)中的缺陷(下面有时称为voh)而可能会生成成为载流子的电子。因此，当在氧化物半导体中的形成沟道的区域中包含氧空位时，晶体管会成为常开启特性(即使不对栅电极施加电压也存在沟道而在晶体管中电流流过的特性)。由此，在氧化物半导体的形成沟道的区域中，优选尽量减少杂质、氧空位及voh。换言之，优选的是，氧化物半导体中的形成沟道的区域的载流子浓度降低且被i型化(本征化)或实质上被i型化。
[0240]
具体而言，作为具有过剩氧区域的绝缘体，优选使用通过加热使一部分的氧脱离的氧化物材料。通过加热使氧脱离的氧化物是指在tds(thermal desorption spectroscopy：热脱附谱)分析中换算为氧原子的氧的脱离量为1.0
×
10
18
atoms/cm3以上，优选为1.0
×
10
19
atoms/cm3以上，进一步优选为2.0
×
10
19
atoms/cm3以上，或者3.0
×
10
20
atoms/cm3以上的氧化物膜。另外，进行上述tds分析时的膜的表面温度优选在100℃以上且700℃以下，或者100℃以上且400℃以下的范围内。
[0241]
另外，也可以将具有上述过剩氧区域的绝缘体与氧化物530接触而进行加热处理、微波处理和rf处理中的一个或多个处理。通过进行该处理，可以去除氧化物530中的水或氢。例如，在氧化物530中，发生voh的键合切断的反应，换言之，发生“v
oh→vo
h”的反应而可以实现脱氢化。在此产生的氢的一部分有时与氧键合而作为h2o从氧化物530或氧化物530附近的绝缘体被去除。另外，氢的一部分有时向导电体542a及导电体542b扩散或俘获(也称为被吸杂)。
[0242]
另外，上述微波处理例如优选使用具有产生高密度等离子体的电源的装置或对衬底一侧施加rf的电源的装置。例如，通过使用包含氧的气体且使用高密度等离子体，可以产生高密度的氧自由基，并且通过对衬底一侧施加rf，可以将由高密度等离子体产生的氧自由基有效地导入到氧化物530或氧化物530附近的绝缘体中。另外，在上述微波处理中，压力为133pa以上，优选为200pa以上，更优选为400pa以上即可。另外，作为向进行微波处理的装置内导入的气体例如使用氧及氩，并且该微波处理在氧流量比(o2/(o2 ar))为50％以下，优选为10％以上且30％以下的条件下进行。
[0243]
另外，在晶体管500的制造工序中，优选以氧化物530的表面露出的状态进行加热处理。该加热处理例如优选以100℃以上且450℃以下，更优选以350℃以上且400℃以下进行。加热处理在氮气体或惰性气体气氛或者包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行。例如，热处理优选在氧气氛下进行。因此，可以对氧化物530供应氧而可以减少氧空位(vo)。另外，加热处理也可以在减压状态下进行。或者，也可以在氮气体或惰性气体气氛下进行加热处理，然后为了填补脱离了的氧在包含10ppm以上、1％以上或10％
以上的氧化性气体的气氛下进行加热处理。或者，也可以在包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行加热处理之后，在氮气体或惰性气体气氛下连续进行加热处理。
[0244]
另外，通过对氧化物530进行加氧化处理，可以将氧化物530中的氧空位由所供应的氧填补，换言之，可以促进“vo o
→
null”的反应。再者，在残留在氧化物530中的氢与所供应的氧起反应，可以将该氢作为h2o去除(进行脱水化)。由此，可以抑制残留在氧化物530中的氢再键合于氧空位而形成voh。
[0245]
当绝缘体524具有过剩氧区域时，绝缘体522优选具有抑制氧(例如，氧原子、氧分子等)的扩散的功能(不容易使上述氧透过)。
[0246]
当绝缘体522具有抑制氧或杂质等的扩散的功能时，氧化物530所包含的氧不扩散到绝缘体520一侧，所以是优选的。另外，可以抑制导电体503与绝缘体524及氧化物530所包含的氧起反应。
[0247]
作为绝缘体522，例如优选使用包含氧化铝、氧化铪、含有铝及铪的氧化物(铝酸铪)、氧化钽、氧化锆、锆钛酸铅(pzt)、钛酸锶(srtio3)或(ba，sr)tio3(bst)等所谓的high-k材料的绝缘体的单层或叠层。当进行晶体管的微型化及高集成化时，由于栅极绝缘膜的薄膜化，有时发生泄漏电流等问题。通过作为被用作栅极绝缘膜的绝缘体使用high-k材料，可以在保持物理厚度的同时降低晶体管工作时的栅极电位。
[0248]
尤其是，优选使用作为具有抑制杂质及氧等的扩散的功能(不容易使上述氧透过)的绝缘材料的包含铝和铪中的一方或双方的氧化物的绝缘体。作为包含铝和铪中的一方或双方的氧化物的绝缘体，优选使用氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)等。当使用这种材料形成绝缘体522时，绝缘体522被用作抑制氧从氧化物530释放或氢等杂质从晶体管500的周围部进入氧化物530的层。
[0249]
或者，例如也可以对上述绝缘体添加氧化铝、氧化铋、氧化锗、氧化铌、氧化硅、氧化钛、氧化钨、氧化钇、氧化锆。此外，也可以对上述绝缘体进行氮化处理。还可以在上述绝缘体上层叠氧化硅、氧氮化硅或氮化硅。
[0250]
绝缘体520优选具有热稳定性。例如，因为氧化硅及氧氮化硅具有热稳定性，所以是优选的。另外，通过high-k材料的绝缘体与氧化硅或氧氮化硅组合，可以形成具有热稳定性且相对介电常数高的叠层结构的绝缘体520。
[0251]
在图11a及图11b的晶体管500中，作为由三层叠层结构构成的第二栅极绝缘膜使用绝缘体520、绝缘体522及绝缘体524，但是第二栅极绝缘膜也可以具有单层、两层或四层以上的叠层结构。此时，不局限于使用相同材料构成的叠层结构，也可以是使用不同材料形成的叠层结构。
[0252]
在晶体管500中，优选将被用作氧化物半导体的金属氧化物用于包含沟道形成区域的氧化物530。例如，作为氧化物530优选使用in-m-zn氧化物(元素m为选自铝、镓、钇、铜、钒、铍、硼、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁等中的一种或多种)等金属氧化物。尤其是，能够应用于氧化物530的in-m-zn氧化物优选为caac-os(c-axis aligned crystalline oxide semiconductor)或cac-os(cloud-aligned composite oxide semiconductor)。此外，作为氧化物530，也可以使用in-ga氧化物、in-zn氧化物、in氧化物等。
[0253]
另外，作为晶体管500优选使用载流子浓度低的金属氧化物。在降低金属氧化物的载流子浓度的情况下，降低金属氧化物中的杂质浓度而降低缺陷态密度即可。在本说明书等中，将杂质浓度低且缺陷态密度低的状态称为“高纯度本征”或“实质上高纯度本征”。作为金属氧化物中的杂质例如有氢、氮、碱金属、碱土金属、铁、镍、硅等。
[0254]
尤其是，包含在金属氧化物中的氢与键合于金属原子的氧起反应生成水，因此有时在金属氧化物中形成氧空位。另外，在氢进入氧化物530的氧空位时，有时氧空位与氢键合而形成voh。voh有时被用作供体且生成作为载流子的电子。另外，有时由于氢的一部分与键合于金属原子的氧键合，产生作为载流子的电子。因此，使用包含较多的氢的金属氧化物的晶体管容易具有常开启特性。另外，金属氧化物中的氢受热、电场等的作用容易移动，所以在金属氧化物中包含较多的氢时，晶体管的可靠性有可能降低。在本发明的一个方式中，优选尽量降低氧化物530中的voh而成为高纯度本征或实质上高纯度本征。为了获得如此那样的voh十分降低的金属氧化物，重要的是：去除金属氧化物中的水分、氢等杂质(有时记为脱水、脱氢化处理)；以及对金属氧化物供应氧而填补氧空位(有时记为加氧化处理)。通过将voh等杂质十分降低的金属氧化物用于晶体管的沟道形成区域，可以赋予稳定电特性。
[0255]
氢进入氧空位的缺陷会用作金属氧化物的供体。然而，难以定量地评价该缺陷。于是，在金属氧化物中，有时不是使用供体浓度而是使用载流子浓度进行评价。因此，在本说明书等中，作为金属氧化物的参数，有时不是使用供体浓度而是使用假定不施加电场的状态下的载流子浓度。换言之，本说明书等所记载的“载流子浓度”有时也可以被称为“供体浓度”。
[0256]
因此，在将金属氧化物用于氧化物530时，优选尽量减少金属氧化物中的氢。具体而言，在金属氧化物中，利用二次离子质谱(sims：secondary ion mass spectrometry)测得的氢浓度低于1
×
10
20
atoms/cm3，优选低于1
×
10
19
atoms/cm3，更优选低于5
×
10
18
atoms/cm3，进一步优选低于1
×
10
18
atoms/cm3。通过将氢等杂质被充分降低的金属氧化物用于晶体管的沟道形成区域，可以使晶体管具有稳定的电特性。
[0257]
此外，当在氧化物530中使用金属氧化物时，该金属氧化物优选是带隙高、本征(也称为i型)或实质上本征的半导体，并且沟道形成区域的金属氧化物的载流子浓度优选低于1
×
10
18
cm-3
，更优选低于1
×
10
17
cm-3
，进一步低于1
×
10
16
cm-3
，进一步低于1
×
10
13
cm-3
，进一步低于1
×
10
12
cm-3
。注意，沟道形成区域的金属氧化物的载流子浓度的下限值没有特别的限制，例如可以设定为1
×
10-9
cm-3
。
[0258]
此外，在氧化物530中使用金属氧化物时，因导电体542a及导电体542b与氧化物530接触而氧化物530中的氧扩散到导电体542a及导电体542b中，由此导电体542a及导电体542b有时被氧化。导电体542a及导电体542b的导电率因导电体542a及导电体542b的氧化而下降的可能性变高。注意，也可以将氧化物530中的氧向导电体542a及导电体542b扩散的情况称为导电体542a及导电体542b吸收氧化物530中的氧。
[0259]
此外，在氧化物530中的氧扩散到导电体542a及导电体542b时，在导电体542a与氧化物530b之间及导电体542b与氧化物530b之间有可能形成另一层。因为该另一层包含比导电体542a及导电体542b多的氧，所以推测该另一层具有绝缘性。此时，可以认为导电体542a或导电体542b、该另一层和氧化物530b的三层结构是由金属-绝缘体-半导体构成的三层结构，有时也将其称为mis(metal-insulator-semiconductor)结构或以mis结构为主的二极
管连接结构。
[0260]
注意，上述另一层不局限于形成在导电体542a及导电体542b与氧化物530b之间，例如，另一层会形成在导电体542a及导电体542b与氧化物530c之间。
[0261]
另外，作为在氧化物530中被用作沟道形成区域的金属氧化物，优选使用其带隙为2ev以上，优选为2.5ev以上的金属氧化物。如此，通过使用带隙较宽的金属氧化物，可以减小晶体管的关态电流。
[0262]
在氧化物530中，当氧化物530b之下设置有氧化物530a时，可以防止杂质从形成在氧化物530a的下方的结构物扩散到氧化物530b。当氧化物530b之上设置有氧化物530c时，可以防止杂质从形成在氧化物530c的上方的结构物扩散到氧化物530b。
[0263]
另外，氧化物530优选具有各金属原子的原子个数比互不相同的多个氧化物层的叠层结构。具体而言，用于氧化物530a的金属氧化物的构成元素中的元素m的原子个数比优选大于用于氧化物530b的金属氧化物的构成元素中的元素m的原子个数比。另外，用于氧化物530a的金属氧化物中的相对于in的元素m的原子个数比优选大于用于氧化物530b的金属氧化物中的相对于in的元素m的原子个数比。另外，用于氧化物530b的金属氧化物中的相对于元素m的in的原子个数比优选大于用于氧化物530a的金属氧化物中的相对于元素m的in的原子个数比。另外，氧化物530c可以使用可用于氧化物530a或氧化物530b的金属氧化物。
[0264]
具体而言，作为氧化物530a使用in、ga、zn的原子个数比为in：ga：zn＝1：3：4或1：1：0.5的金属氧化物即可。作为氧化物530b使用in、ga、zn的原子个数比为in：ga：zn＝4：2：3或1：1：1的金属氧化物即可。作为氧化物530c使用in、ga、zn的原子个数比为in：ga：zn＝1：3：4、ga、zn的原子个数比为ga：zn＝2：1或者ga：zn＝2：5的金属氧化物即可。作为氧化物530c具有叠层结构的情况的具体例子，可以举出：in、ga、zn的原子个数比为in：ga：zn＝4：2：3、in：ga：zn＝1：3：4的叠层结构；ga、zn的原子个数比为ga：zn＝2：1、in、ga、zn的原子个数比为in：ga：zn＝4：2：3的叠层结构；ga、zn的原子个数比为ga：zn＝2：5、in、ga、zn的原子个数比为in：ga：zn＝4：2：3的叠层结构；氧化镓、in、ga、zn的原子个数比为in：ga：zn＝4：2：3的叠层结构等。
[0265]
此外，例如，在用于氧化物530a的金属氧化物中的in与元素m的原子个数比比用于氧化物530b的金属氧化物中的in与元素m的原子个数比小时，作为氧化物530b可以使用具有in、ga和zn的原子个数比为in：ga：zn＝5：1：6或其附近、in：ga：zn＝5：1：3或其附近、in：ga：zn＝10：1：3或其附近等的组成的in-ga-zn氧化物。
[0266]
作为上述以外的组成，在氧化物530b中例如可以使用具有in：zn＝2：1的组成、in：zn＝5：1的组成、in：zn＝10：1的组成、这些组成中的任一个附近的组成等的金属氧化物。
[0267]
优选将这些氧化物530a、氧化物530b、氧化物530c以满足上述原子个数比的关系的方式组合。例如，优选的是，作为氧化物530a及氧化物530c采用具有in：ga：zn＝1：3：4的组成及其附近的组成的金属氧化物，作为氧化物530b采用具有in：ga：zn＝4：2：3至4.1的组成及其附近的组成的金属氧化物。注意，上述组成表示形成在基体上的氧化物中的原子个数比或者溅射靶材中的原子个数比。另外，作为氧化物530b的组成，通过提高in的比率，可以提高晶体管的通态电流或场效应迁移率等，所以是优选的。
[0268]
优选的是，使氧化物530a及氧化物530c的导带底的能量高于氧化物530b的导带底的能量。换言之，氧化物530a及氧化物530c的电子亲和势优选小于氧化物530b的电子亲和
势。
[0269]
在此，在氧化物530a、氧化物530b及氧化物530c的接合部中，导带底的能级平缓地变化。换言之，也可以将上述情况表达为氧化物530a、氧化物530b及氧化物530c的接合部的导带底的能级连续地变化或者连续地接合。为此，优选降低形成在氧化物530a与氧化物530b的界面以及氧化物530b与氧化物530c的界面的混合层的缺陷态密度。
[0270]
具体而言，通过使氧化物530a与氧化物530b、以及氧化物530b与氧化物530c除了氧之外包含共同元素(为主要成分)，可以形成缺陷态密度低的混合层。例如，在氧化物530b为in-ga-zn氧化物的情况下，作为氧化物530a及氧化物530c优选使用in-ga-zn氧化物、ga-zn氧化物及氧化镓等。
[0271]
此时，载流子的主要路径为氧化物530b。通过使氧化物530a及氧化物530c具有上述结构，可以降低氧化物530a与氧化物530b的界面及氧化物530b与氧化物530c的界面的缺陷态密度。因此，界面散射对载流子传导的影响减少，可以提高晶体管500的通态电流。
[0272]
氧化物530b上设置有被用作源电极及漏电极的导电体542a及导电体542b。作为导电体542a及导电体542b，优选使用选自铝、铬、铜、银、金、铂、钽、镍、钛、钼、钨、铪、钒、铌、锰、镁、锆、铍、铟、钌、铱、锶和镧中的金属元素、以上述金属元素为成分的合金或者组合上述金属元素的合金等。例如，优选使用氮化钽、氮化钛、钨、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物等。另外，氮化钽、氮化钛、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物是不容易氧化的导电材料或者吸收氧也维持导电性的材料，所以是优选的。再者，氮化钽等金属氮化物膜对氢或氧具有阻挡性，所以是优选的。
[0273]
此外，虽然在图11a及图11b中示出单层结构的导电体542a及导电体542b，但是也可以采用两层以上的叠层结构。例如，优选层叠氮化钽膜及钨膜。另外，也可以层叠钛膜及铝膜。另外，也可以采用在钨膜上层叠铝膜的两层结构、在铜-镁-铝合金膜上层叠铜膜的两层结构、在钛膜上层叠铜膜的两层结构、在钨膜上层叠铜膜的两层结构。
[0274]
另外，也可以使用：在钛膜或氮化钛膜上层叠铝膜或铜膜并在其上形成钛膜或氮化钛膜的三层结构、在钼膜或氮化钼膜上层叠铝膜或铜膜并在其上形成钼膜或氮化钼膜的三层结构等。另外，也可以使用包含氧化铟、氧化锡或氧化锌的透明导电材料。
[0275]
另外，如图11a所示，有时在氧化物530与导电体542a(导电体542b)的界面及其附近作为低电阻区域形成有区域543a及区域543b。此时，区域543a被用作源区域和漏区域的一个，区域543b被用作源区域和漏区域的另一个。此外，沟道形成区域形成在夹在区域543a和区域543b之间的区域中。
[0276]
通过以与氧化物530接触的方式形成上述导电体542a(导电体542b)，区域543a(区域543b)的氧浓度有时降低。另外，在区域543a(区域543b)中有时形成包括包含在导电体542a(导电体542b)中的金属及氧化物530的成分的金属化合物层。在此情况下，区域543a(区域543b)的载流子浓度增加，区域543a(区域543b)成为低电阻区域。
[0277]
绝缘体544以覆盖导电体542a及导电体542b的方式设置，抑制导电体542a及导电体542b的氧化。此时，绝缘体544也可以以覆盖氧化物530及绝缘体524各自的侧面且与绝缘体522接触的方式设置。
[0278]
作为绝缘体544，可以使用包含选自铪、铝、镓、钇、锆、钨、钛、钽、镍、锗、钕、镧和镁
等中的一种或两种以上的金属氧化物。另外，作为绝缘体544也可以使用氮氧化硅或氮化硅等。
[0279]
尤其是，作为绝缘体544，优选使用作为包含铝和铪中的一方或双方的氧化物的绝缘体的氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)等。尤其是，铝酸铪的耐热性比氧化铪膜高。因此，在后面的工序的热处理中不容易晶化，所以是优选的。另外，在导电体542a及导电体542b是具有耐氧化性的材料或者吸收氧也其导电性不会显著降低的情况下，不需要必须设置绝缘体544。根据所需要的晶体管特性，适当地设计即可。
[0280]
通过包括绝缘体544，可以抑制绝缘体580所包含的水及氢等杂质经过氧化物530c、绝缘体550扩散到氧化物530b。此外，可以抑制绝缘体580所包含的过剩氧使导电体560氧化。
[0281]
另外，绝缘体550被用作第一栅极绝缘膜。绝缘体550优选以与氧化物530c的内侧(顶面及侧面)接触的方式配置。与上述绝缘体524同样，绝缘体550优选使用包含过量氧且通过加热释放氧的绝缘体形成。
[0282]
具体而言，可以使用包含过剩氧的氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅。尤其是，氧化硅及氧氮化硅具有热稳定性，所以是优选的。
[0283]
通过作为绝缘体550以与氧化物530c的顶面接触的方式设置通过加热而释放氧的绝缘体，可以有效地从绝缘体550通过氧化物530c对氧化物530b的沟道形成区域供应氧。此外，与绝缘体524同样，优选降低绝缘体550中的水或氢等杂质的浓度。绝缘体550的厚度优选为1nm以上且20nm以下。
[0284]
另外，为了将绝缘体550所包含的过剩氧高效地供应到氧化物530，也可以在绝缘体550与导电体560之间设置金属氧化物。该金属氧化物优选抑制从绝缘体550到导电体560的氧扩散。通过设置抑制氧的扩散的金属氧化物，从绝缘体550到导电体560的过剩氧的扩散得到抑制。换言之，可以抑制供应到氧化物530的过剩氧的减少。另外，可以抑制因过剩氧导致的导电体560的氧化。作为该金属氧化物，可以使用可用于绝缘体544的材料。
[0285]
另外，与第二栅极绝缘膜同样，绝缘体550也可以具有叠层结构。当进行晶体管的微型化及高集成化时，由于栅极绝缘膜的薄膜化，有时发生泄漏电流等问题，所以通过使被用作栅极绝缘膜的绝缘体具有high-k材料与具有热稳定性的材料的叠层结构，可以在保持物理厚度的同时降低晶体管工作时的栅极电位。此外，可以实现具有热稳定性及高相对介电常数的叠层结构。
[0286]
在图11a及图11b中，被用作第一栅电极的导电体560具有两层结构，但是也可以具有单层结构或三层以上的叠层结构。
[0287]
作为导电体560a，优选使用具有抑制氢原子、氢分子、水分子、氮原子、氮分子、氧化氮分子(n2o、no、no2等)、铜原子等杂质的扩散的功能的导电材料。另外，优选使用具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能的导电材料。通过使导电体560a具有抑制氧的扩散的功能，可以抑制因绝缘体550所包含的氧导致导电体560b氧化而导电率下降。作为具有抑制氧的扩散的功能的导电材料，例如，优选使用钽、氮化钽、钌或氧化钌等。另外，作为导电体560a可以使用能够应用于氧化物530的氧化物半导体。此时，通过使用溅射法形成导电体560b，可以降低导电体560a的电阻值而使其成为导电体。可以将该导电
体称为oc(oxide conductor)电极。
[0288]
作为导电体560b，优选使用以钨、铜或铝为主要成分的导电材料。由于导电体560b还被用作布线，所以优选使用导电性高的导电体。例如，可以使用以钨、铜或铝为主要成分的导电材料。导电体560b也可以具有叠层结构，例如，可以采用钛或氮化钛和上述导电材料的叠层结构。
[0289]
绝缘体580优选隔着绝缘体544设置在导电体542a及导电体542b上。绝缘体580优选具有过剩氧区域。例如，绝缘体580优选包含氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅或树脂等。尤其是，氧化硅及氧氮化硅具有热稳定性，所以是优选的。尤其是，氧化硅和具有空孔的氧化硅容易在后面的工序中形成过剩氧区域，所以是优选的。
[0290]
当绝缘体580具有过剩氧区域时，通过加热绝缘体580可以释放氧。因此，通过以与氧化物530c接触的方式设置通过加热而释放氧的绝缘体580，可以将绝缘体580中的氧通过氧化物530c高效地供应给氧化物530。另外，优选降低绝缘体580中的水或氢等杂质的浓度。
[0291]
绝缘体580的开口以与导电体542a和导电体542b之间的区域重叠的方式形成。由此，导电体560填埋于绝缘体580的开口中及夹在导电体542a与导电体542b之间的区域。
[0292]
在进行半导体装置的微型化时，需要缩短栅极长度，但是需要防止导电体560的导电性的下降。为此，在增大导电体560的厚度的情况下，导电体560有可能具有纵横比高的形状。在本实施方式中，由于将导电体560填埋于绝缘体580的开口，所以即使导电体560具有纵横比高的形状，在工序中也不发生导电体560的倒塌。
[0293]
绝缘体574优选以与绝缘体580的顶面、导电体560的顶面及绝缘体550的顶面接触的方式设置。通过利用溅射法形成绝缘体574，可以在绝缘体550及绝缘体580中形成过剩氧区域。由此，可以将氧从该过剩氧区域供应到氧化物530中。
[0294]
例如，作为绝缘体574，可以使用包含选自铪、铝、镓、钇、锆、钨、钛、钽、镍、锗和镁等中的一种或两种以上的金属氧化物。
[0295]
尤其是，氧化铝具有高阻挡性，即使是0.5nm以上且3.0nm以下的薄膜，也可以抑制氢及氮的扩散。由此，通过利用溅射法形成的氧化铝可以在被用作氧供应源的同时还具有氢等杂质的阻挡膜的功能。
[0296]
以包围晶体管500且使绝缘体513露出的方式去除绝缘体574、绝缘体580、绝缘体544、绝缘体522、绝缘体520、绝缘体516及绝缘体514的一部分而形成开口，并形成对氢或水具有高阻挡性的绝缘体576。由此，绝缘体574、绝缘体580、绝缘体544、绝缘体522、绝缘体520、绝缘体516及绝缘体514各自的侧面与绝缘体576接触。由此，可以防止水分及氢从外部进入到晶体管500中。
[0297]
如上所述那样，绝缘体513及绝缘体576优选高效地抑制氢(例如，氢原子、氢分子等中的至少一个)或水分子的扩散。例如，作为绝缘体513及绝缘体576，优选使用氢阻挡性较高的材料的氮化硅或氮氧化硅。由此，由于可以抑制氢等扩散到氧化物530中，因此可以抑制晶体管500的特性下降。因此，可以提高本发明的一个方式的半导体装置的可靠性。
[0298]
另外，优选在绝缘体576上设置被用作层间膜、平坦化膜的绝缘体581。与绝缘体524等同样，优选降低绝缘体581中的水或氢等杂质的浓度。
[0299]
另外，在形成在绝缘体581、绝缘体576、绝缘体574、绝缘体580及绝缘体544中的开
口侧面设置绝缘体552。然后，以接触于绝缘体552的侧面及该开口的底面的方式设置导电体540a及导电体540b。在图11a中，导电体540a及导电体540b以隔着导电体560彼此对置的方式设置。
[0300]
绝缘体552例如以与绝缘体581、绝缘体576、绝缘体574、绝缘体580及绝缘体544接触的方式设置。绝缘体552优选具有抑制氢或水分子的扩散的功能。例如，作为绝缘体552优选使用氢阻挡性较高的材料的氮化硅、氧化铝或氮氧化硅等的绝缘体。尤其是，氮化硅为氢阻挡性较高的材料，因此优选用于绝缘体552。通过作为绝缘体552使用氢阻挡性较高的材料，可以抑制水或氢等的杂质从绝缘体580等通过导电体540a及导电体540b扩散到氧化物530。另外，可以抑制包含在绝缘体580中的氧被导电体540a及导电体540b吸收。如此，可以提高本发明的一个方式的半导体装置的可靠性。
[0301]
导电体540a及导电体540b例如可以使用与导电体328、导电体330、导电体503等同样的材料而设置。尤其是，导电体540a及导电体540b优选都是两层以上的叠层结构，其中作为接触于绝缘体552的第一层形成具有抑制氢原子、氢分子、水分子、铜原子等杂质扩散的功能(不容易使上述杂质透过)的导电材料，作为第二层以后形成以钨、铜、铝等为主要成分的具有高导电性的导电材料。
[0302]
在图10中，绝缘体581上设置有绝缘体582。绝缘体582优选使用对氧或氢等具有阻挡性的物质。因此，作为绝缘体582可以使用与绝缘体514同样的材料。例如，作为绝缘体582优选使用氧化铝、氧化铪、氧化钽等金属氧化物。
[0303]
尤其是，氧化铝的不使氧及导致晶体管的电特性变动的氢、水分等杂质透过的阻挡效果高。因此，在晶体管的制造工序中及制造工序之后，氧化铝可以防止氢、水分等杂质进入晶体管500中。此外，氧化铝可以抑制氧从构成晶体管500的氧化物释放。因此，氧化铝适合用于晶体管500的保护膜。
[0304]
此外，绝缘体582上设置有绝缘体586。作为绝缘体586可以使用与绝缘体320同样的材料。此外，通过将介电常数较低的材料用于上述绝缘体，可以减少产生在布线之间的寄生电容。例如，作为绝缘体586，可以使用氧化硅膜、氧氮化硅膜等。
[0305]
此外，如图10及图11a所示，绝缘体520、绝缘体522、绝缘体524、绝缘体544、绝缘体580、绝缘体574、绝缘体576、绝缘体581、绝缘体582及绝缘体586中埋入有导电体540a、导电体540b及导电体546等。导电体546例如可以使用可用于导电体540a及导电体540b的材料。
[0306]
导电体540a、导电体540b及导电体546被用作使晶体管500、晶体管300、下述导电体497等连接的插头或布线。另外，导电体540a及导电体540b例如可以使用与导电体328及导电体330同样的材料而设置。尤其是，在图10中，导电体546以与导电体518接触的方式形成。
[0307]
另外，也可以在导电体540a、导电体540b、导电体546及绝缘体586上设置导电体450。导电体450被用作使下述导电体497、晶体管300、晶体管500等连接的布线。尤其是，在图10中，导电体450以与导电体540a、导电体540b及导电体546等接触的方式形成。
[0308]
作为导电体450例如可以使用包含选自钼、钛、钽、钨、铝、铜、铬、钕、钪中的元素的金属膜或以上述元素为成分的金属氮化物膜(氮化钽膜、氮化钛膜、氮化钼膜、氮化钨膜)等。或者，也可以使用铟锡氧化物、包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锌氧化物、添加有氧化硅的铟锡氧化物等
导电材料。
[0309]
在图10中，导电体450具有单层结构，但是不局限于此，也可以具有两层以上的叠层结构。例如，也可以在具有阻挡性的导电体与导电性高的导电体之间形成与具有阻挡性的导电体以及导电性高的导电体紧密性高的导电体。
[0310]
另外，作为一个例子，在图10的半导体装置psd1的层osl中，晶体管500的上方还设置有布线层。
[0311]
绝缘体586及导电体450上依次层叠有绝缘体451、绝缘体452及绝缘体454。
[0312]
例如，与绝缘体324等同样，绝缘体451优选使用具有不使水、氢等杂质扩散到设置有晶体管500的区域中的阻挡性的膜。换言之，绝缘体451可以使用可用于绝缘体324等的材料。
[0313]
例如，与绝缘体326同样，绝缘体452及绝缘体454优选使用相对介电常数较低的绝缘体。换言之，绝缘体452及绝缘体454优选使用可用于绝缘体326的材料。
[0314]
此外，绝缘体451、绝缘体452及绝缘体454中埋入有导电体456。导电体456被用作使下述导电体497、晶体管300、晶体管500等连接的插头或布线。导电体456例如可以使用可用于导电体328、导电体330等的材料。
[0315]
此外，也可以在绝缘体451、绝缘体452、绝缘体454及导电体456上设置布线层。例如，在图10中，绝缘体460、绝缘体462及绝缘体464依次层叠在绝缘体454及导电体456上。此外，绝缘体460、绝缘体462及绝缘体464中形成有导电体466。导电体466例如被用作使下述导电体497、晶体管300、晶体管500等连接的插头或布线。导电体466例如可以使用与导电体328及导电体330同样的材料形成。
[0316]
与绝缘体324及绝缘体420同样，绝缘体460优选使用对水、氢等杂质具有阻挡性的绝缘体。另外，与绝缘体326同样，绝缘体462及绝缘体464优选使用相对介电常数较低的绝缘体以降低布线间产生的寄生电容。另外，例如，与导电体356及导电体426同样，导电体466优选包含对水、氢等杂质具有阻挡性的导电体。尤其是，在对水、氢等杂质具有阻挡性的绝缘体460所具有的开口部中形成对水、氢等杂质具有阻挡性的导电体。由此，可以使晶体管500与层osl的上方隔着阻挡层分离，而可以抑制水、氢等杂质从层osl的上方扩散到晶体管500中。
[0317]
绝缘体464及导电体466上依次层叠有绝缘体470及绝缘体472。
[0318]
与绝缘体324等同样，绝缘体470优选使用对水、氢等杂质具有阻挡性的绝缘体。因此，绝缘体470例如可以使用可用于绝缘体324的材料。
[0319]
绝缘体472被用作平坦化膜。此外，与绝缘体324同样，绝缘体472优选使用对水、氢等杂质具有阻挡性的绝缘体。因此，绝缘体472可以使用可用于绝缘体324的材料。
[0320]
另外，绝缘体470及绝缘体472各自的重叠于部分导电体466的区域中形成有开口部，并以填埋该开口部的方式设置有导电体493。导电体493还形成在绝缘体472上。然后，通过蚀刻处理等使导电体493图案化而成为布线、端子、焊盘等的形状。
[0321]
作为导电体493例如可以使用铜、铝、锡、锌、钨、银、铂、金等。另外，导电体493可以使用可用于导电体366或导电体406的材料。
[0322]
接着，以覆盖绝缘体472及导电体493的方式形成绝缘体492，然后对该绝缘体492利用化学机械抛光(cmp)法等直到导电体493露出为止进行平坦化处理。由此，可以提高绝
缘体492和导电体493的平坦性。
[0323]
与绝缘体362同样，作为绝缘体492例如优选设置被用作平坦化膜的绝缘体。因此，绝缘体492例如可以使用可用于绝缘体362等的材料。
[0324]
接着，在绝缘体492及导电体493上依次层叠绝缘体494及绝缘体495。然后，以导电体493露出的方式在绝缘体494及绝缘体495中形成开口部，在该开口部中形成导电体496。
[0325]
与绝缘体362同样，作为绝缘体494例如优选设置被用作平坦化膜的绝缘体。因此，绝缘体494例如可以使用可用于绝缘体362等的材料。
[0326]
此外，与绝缘体324等同样，绝缘体495例如优选使用对水、氢等杂质具有阻挡性的绝缘体。因此，绝缘体495例如可以使用可用于绝缘体324等的材料。
[0327]
导电体496例如可以使用可用于导电体493的材料。另外，导电体496优选为在该导电体496上可以形成后述的导电体497的材料。
[0328]
在导电体496上例如设置相当于在实施方式1中说明的半导体装置psd1的凸块hbl的导电体497。导电体497例如可以使用焊料形成。或者，导电体497例如可以使用选自sn、cu、ag、au和bi等中的一个或两个以上的合金形成。注意，作为一个例子，在图10中示出圆形凸块的导电体497，但也可以使用如圆锥体或四角锥体等锥体形状、蘑菇形状(mashroom-shape)、柱子形状等的凸块。另外，作为导电体497的形成方法可以举出电镀法、无电镀法、印刷法等。
[0329]
《半导体装置的结构例子2》接着，对实施方式1所说明的半导体装置psd3的结构例子进行说明。图12是示意性地示出半导体装置psd3的结构例子的截面图，与半导体装置psd1同样，半导体装置psd3例如包括晶体管300及晶体管500。
[0330]
半导体装置psd3具有在形成层osl之后将裸片scd安装在层osl上的结构，由此层osl所包括的晶体管500的上下方向与裸片scd所包括的晶体管300的上下方向不同。这是因为：在半导体装置psd3的层osl中，从晶体管500的下方形成布线、绝缘体等而在晶体管500的上方设置用来与裸片scd电连接的布线、端子、焊盘等。
[0331]
注意，在图12的半导体装置psd3中省略与上述半导体装置psd1的结构例子的说明相同内容的部分的说明。
[0332]
在半导体装置psd3的层osl中，依次层叠有绝缘体402及导电体406至下述绝缘体482及导电体486。层osl中的绝缘体402及导电体406至绝缘体472、绝缘体474及导电体476的结构、制造方法等参照上述半导体装置psd1的层osl的结构例子。
[0333]
绝缘体474及导电体476上形成有导电体486。导电体486相当于层osl中的用来与裸片scd电连接的多个布线、端子、焊盘等。另外，绝缘体474上形成有用来使层osl的多个布线、端子、焊盘等彼此分离的绝缘体482。
[0334]
作为绝缘体474及导电体486的形成方法，例如，首先形成导电体486，然后通过蚀刻处理等使导电体486图案化而成为布线、端子、焊盘等的形状。接着，以覆盖绝缘体474及导电体486的方式形成绝缘体482，然后对该绝缘体482利用化学机械抛光(cmp)法等直到导电体486露出为止进行平坦化处理。由此，可以将导电体486作为布线、端子、焊盘等形成在层osl中。
[0335]
另外，在半导体装置psd3的裸片scd中，衬底310上设置有晶体管300，且晶体管300
上形成有绝缘体320、绝缘体332及导电体328。另外，绝缘体320、绝缘体332及导电体328上形成有绝缘体324、绝缘体326及导电体330至绝缘体362、绝缘体370及导电体366。半导体装置psd3的裸片scd的结构、制造方法等参照上述半导体装置psd1的裸片scd的结构例子。
[0336]
在半导体装置psd3中，裸片scd的导电体366通过导电体376与层osl的导电体486电连接。导电体376相当于在实施方式1中说明的半导体装置psd1的凸块bp。导电体376例如可以使用焊料形成。或者，导电体376例如可以使用选自sn、cu、ag、au和bi等中的一个或两个以上的合金形成。注意，作为一个例子，在图12中示出圆形凸块的导电体376，但也可以使用如圆锥体或四角锥体等锥体形状、蘑菇形状、柱子形状等的凸块。另外，作为导电体486的形成方法可以举出电镀法、无电镀法、印刷法等。
[0337]
在半导体装置psd3中，例如可以通过倒装焊接使层osl与裸片scd键合。在图12的半导体装置psd3中，绝缘体380作为绝缘树脂注入在层osl与裸片scd之间。绝缘体380相当于在实施方式1中说明的半导体装置psd3的绝缘树脂ij。
[0338]
此外，虽然图10及图12中未图示，但半导体装置psd1及半导体装置psd3也可以包括电容器。
[0339]
注意，本实施方式可以与本说明书所示的其他实施方式适当地组合。
[0340]
(实施方式3)在本实施方式中，说明可用于上述实施方式中说明的os晶体管的金属氧化物(下面也称为氧化物半导体)。
[0341]
金属氧化物优选至少包含铟或锌。尤其优选包含铟及锌。另外，除此之外，优选还包含铝、镓、钇或锡等。另外，也可以包含选自硼、硅、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨、镁及钴等中的一种或多种。
[0342]
《结晶结构的分类》首先，对氧化物半导体中的结晶结构的分类参照图13a进行说明。图13a是说明氧化物半导体，典型为igzo(包含in、ga及zn的金属氧化物)的结晶结构的分类的图。
[0343]
如图13a所示那样，氧化物半导体大致分为“amorphous(无定形)”、“crystalline(结晶性)”、“crystal(结晶)”。另外，在“amorphous”中包含completely amorphous。另外，在“crystalline”中包含caac(c-axis-aligned crystalline)、nc(nanocrystalline)及cac(cloud-aligned composite)(excluding single crystal and poly crystal)。另外，在“crystalline”的分类中不包含single crystal(单晶)、poly crystal(多晶)及completely amorphous。另外，“crystal”的分类中包含single crystal及poly crystal。
[0344]
另外，图13a所示的外框线被加粗的部分中的结构是介于“amorphous(无定形)”与“crystal(结晶)”之间的中间状态，是属于新的边界区域(new crystalline phase)的结构。就是说，将该结构可以说是与“crystal(结晶)”及在能量性上不稳定的“amorphous(无定形)”完全不同的结构。
[0345]
另外，可以使用x射线衍射(xrd：x-ray diffraction)光谱对膜或衬底的结晶结构进行评价。在此，图13b示出被分类为“crystalline”的caac-igzo膜的通过gixd(grazing-incidence xrd)测量而得到的xrd光谱(横轴表示2θ[deg.]，纵轴表示以任意单位(a.u.)表示的强度(intensity))。另外，将gixd法也称为薄膜法或seemann-bohlin法。下面，将图13b所示的通过gixd测量而得到的xrd光谱简单地记为xrd光谱。另外，图13b所示的caac-igzo
膜的组成是in：ga：zn＝4：2：3[原子个数比]附近。另外，图13b所示的caac-igzo膜的厚度为500nm。
[0346]
如图13b所示，在caac-igzo膜的xrd光谱中检测出表示明确的结晶性的峰值。具体而言，在caac-igzo膜的xrd光谱中，2θ＝31
°
附近检测出表示c轴取向的峰值。另外，如图13b所示那样，2θ＝31
°
附近的峰值在以检测出峰值强度的角度为轴时左右非对称。
[0347]
另外，可以使用纳米束电子衍射法(nbed：nano beam electron diffraction)观察的衍射图案(也称为纳米束电子衍射图案)对膜或衬底的结晶结构进行评价。图13c示出caac-igzo膜的衍射图案。图13c是将电子束向平行于衬底的方向入射的nbed观察的衍射图案。另外，图13c所示的caac-igzo膜的组成是in：ga：zn＝4：2：3[原子个数比]附近。另外，在纳米束电子衍射法中，进行束径为1nm的电子衍射法。
[0348]
如图13c所示那样，在caac-igzo膜的衍射图案中观察到表示c轴取向的多个斑点。
[0349]
《《氧化物半导体的结构》》另外，在注目于氧化物半导体的结晶结构的情况下，有时氧化物半导体的分类与图13a不同。例如，氧化物半导体可以分类为单晶氧化物半导体和除此之外的非单晶氧化物半导体。作为非单晶氧化物半导体，例如可以举出上述caac-os及nc-os。另外，在非单晶氧化物半导体中包含多晶氧化物半导体、a-like os(amorphous-like oxide semiconductor)及非晶氧化物半导体等。
[0350]
在此，对上述caac-os、nc-os及a-like os的详细内容进行说明。
[0351]
[caac-os]caac-os是包括多个结晶区域的氧化物半导体，该多个结晶区域的c轴取向于特定的方向。另外，特定的方向是指caac-os膜的厚度方向、caac-os膜的被形成面的法线方向、或者caac-os膜的表面的法线方向。另外，结晶区域是具有原子排列的周期性的区域。注意，在将原子排列看作晶格排列时结晶区域也是晶格排列一致的区域。再者，caac-os具有在a-b面方向上多个结晶区域连接的区域，有时该区域具有畸变。另外，畸变是指在多个结晶区域连接的区域中，晶格排列一致的区域和其他晶格排列一致的区域之间的晶格排列的方向变化的部分。换言之，caac-os是指c轴取向并在a-b面方向上没有明显的取向的氧化物半导体。
[0352]
另外，上述多个结晶区域的每一个由一个或多个微小结晶(最大径小于10nm的结晶)构成。在结晶区域由一个微小结晶构成的情况下，该结晶区域的最大径小于10nm。另外，结晶区域由多个微小结晶构成的情况下，有时该结晶区域的尺寸为几十nm左右。
[0353]
另外，在in-m-zn氧化物(元素m为选自铝、镓、钇、锡及钛等中的一种或多种)中，caac-os有包括含有层叠有铟(in)及氧的层(以下、in层)、含有元素m、锌(zn)及氧的层(以下、(m，zn)层)的层状结晶结构(也称为层状结构)的趋势。另外，铟和元素m可以彼此置换。因此，有时(m，zn)层包含铟。另外，有时in层包含元素m。注意，有时in层包含zn。该层状结构例如在高分辨率tem图像中被观察作为晶格像。
[0354]
例如，当对caac-os膜使用xrd装置进行结构分析时，在使用θ/2θ扫描的out-of-plane xrd测量中，在2θ＝31
°
或其附近检测出表示c轴取向的峰值。注意，表示c轴取向的峰值的位置(2θ值)有时根据构成caac-os的金属元素的种类、组成等变动。
[0355]
另外，例如，在caac-os膜的电子衍射图案中观察到多个亮点(斑点)。另外，在以透
过样品的入射电子束的斑点(也称为直接斑点)为对称中心时，某一个斑点和其他斑点被观察在点对称的位置。
[0356]
在从上述特定的方向观察结晶区域的情况下，虽然该结晶区域中的晶格排列基本上是六方晶格，但是单位晶格并不局限于正六角形，有是非正六角形的情况。另外，在上述畸变中，有时具有五角形、七角形等晶格排列。另外，在caac-os的畸变附近观察不到明确的晶界(grainboundary)。也就是说，晶格排列的畸变抑制晶界的形成。这可能是由于caac-os因为a-b面方向上的氧原子的排列的低密度或因金属原子被取代而使原子间的键合距离产生变化而能够包容畸变。
[0357]
另外，确认到明确的晶界的结晶结构被称为所谓的多晶(polycrystal)。晶界成为复合中心而载流子被俘获，因而有可能导致晶体管的通态电流的降低、场效应迁移率的降低等。因此，确认不到明确的晶界的caac-os是对晶体管的半导体层提供具有优异的结晶结构的结晶性氧化物之一。注意，为了构成caac-os，优选为包含zn的结构。例如，与in氧化物相比，in-zn氧化物及in-ga-zn氧化物能够进一步地抑制晶界的发生，所以是优选的。
[0358]
caac-os是结晶性高且确认不到明确的晶界的氧化物半导体。因此，可以说在caac-os中，不容易发生起因于晶界的电子迁移率的降低。另外，氧化物半导体的结晶性有时因杂质的混入或缺陷等的生成等而降低，因此可以说caac-os是杂质或缺陷(氧空位等)等少的氧化物半导体。因此，包含caac-os的氧化物半导体的物理性质稳定。因此，包含caac-os的氧化物半导体具有高耐热性及高可靠性。此外，caac-os对制造工序中的高温度(所谓热积存；thermal budget)也很稳定。由此，通过在os晶体管中使用caac-os，可以扩大制造工序的自由度。
[0359]
[nc-os]在nc-os中，微小的区域(例如1nm以上且10nm以下的区域，特别是1nm以上且3nm以下的区域)中的原子排列具有周期性。换言之，nc-os具有微小的结晶。另外，例如，该微小的结晶的尺寸为1nm以上且10nm以下，尤其为1nm以上且3nm以下，将该微小的结晶称为纳米晶。另外，nc-os在不同的纳米晶之间观察不到结晶取向的规律性。因此，在膜整体中观察不到取向性。所以，有时nc-os在某些分析方法中与a-like os及非晶氧化物半导体没有差别。例如，在对nc-os膜使用xrd装置进行结构分析时，在使用θ/2θ扫描的out-of-plane xrd测量中，不检测出表示结晶性的峰值。此外，在对nc-os膜进行使用其束径比纳米晶大(例如，50nm以上)的电子射线的电子衍射(也称为选区电子衍射)时，观察到类似光晕图案的衍射图案。另一方面，在对nc-os膜进行使用其束径近于或小于纳米晶的尺寸(例如1nm以上且30nm以下)的电子束的电子衍射(也称为纳米束电子衍射)的情况下，有时得到在以直接斑点为中心的环状区域内观察到多个斑点的电子衍射图案。
[0360]
[a-like os]a-like os是具有介于nc-os与非晶氧化物半导体之间的结构的氧化物半导体。a-like os包含空洞或低密度区域。也就是说，a-like os的结晶性比nc-os及caac-os的结晶性低。另外，a-like os的膜中的氢浓度比nc-os及caac-os的膜中的氢浓度高。
[0361]
《《氧化物半导体的结构》》接着，说明上述的cac-os的详细内容。另外，cac-os与材料构成有关。
[0362]
[cac-os]
cac-os例如是指包含在金属氧化物中的元素不均匀地分布的构成，其中包含不均匀地分布的元素的材料的尺寸为0.5nm以上且10nm以下，优选为1nm以上且3nm以下或近似的尺寸。注意，在下面也将在金属氧化物中一个或多个金属元素不均匀地分布且包含该金属元素的区域混合的状态称为马赛克状或补丁(patch)状，该区域的尺寸为0.5nm以上且10nm以下，优选为1nm以上且3nm以下或近似的尺寸。
[0363]
再者，cac-os是指其材料分开为第一区域与第二区域而成为马赛克状且该第一区域分布于膜中的结构(下面也称为云状)。就是说，cac-os是指具有该第一区域和该第二区域混合的结构的复合金属氧化物。
[0364]
在此，将相对于构成in-ga-zn氧化物的cac-os的金属元素的in、ga及zn的原子个数比的每一个记为[in]、[ga]及[zn]。例如，在in-ga-zn氧化物的cac-os中，第一区域是其[in]大于cac-os膜的组成中的[in]的区域。另外，第二区域是其[ga]大于cac-os膜的组成中的[ga]的区域。另外，例如，第一区域是其[in]大于第二区域中的[in]且其[ga]小于第二区域中的[ga]的区域。另外，第二区域是其[ga]大于第一区域中的[ga]且其[in]小于第一区域中的[in]的区域。
[0365]
具体而言，上述第一区域是以铟氧化物或铟锌氧化物等为主要成分的区域。另外，上述第二区域是以镓氧化物或镓锌氧化物等为主要成分的区域。换言之，可以将上述第一区域称为以in为主要成分的区域。另外，可以将上述第二区域称为以ga为主要成分的区域。
[0366]
注意，有时观察不到上述第一区域和上述第二区域的明确的边界。
[0367]
例如，在in-ga-zn氧化物的cac-os中，根据通过能量分散型x射线分析法(edx：energy dispersive x-ray spectroscopy)取得的edx面分析(mapping)图像，可确认到具有以in为主要成分的区域(第一区域)及以ga为主要成分的区域(第二区域)不均匀地分布而混合的结构。
[0368]
在将cac-os用于晶体管的情况下，通过起因于第一区域的导电性和起因于第二区域的绝缘性的互补作用，可以使cac-os具有开关功能(控制导通/关闭的功能)。换言之，在cac-os的材料的一部分中具有导电性的功能且在另一部分中具有绝缘性的功能，在材料的整体中具有半导体的功能。通过使导电性的功能和绝缘性的功能分离，可以最大限度地提高各功能。因此，通过将cac-os用于晶体管，可以实现高通态电流(i
on
)、高场效应迁移率(μ)及良好的开关工作。
[0369]
氧化物半导体具有各种结构及各种特性。本发明的一个方式的氧化物半导体也可以包括非晶氧化物半导体、多晶氧化物半导体、a-like os、cac-os、nc-os、caac-os中的两种以上。
[0370]
《具有氧化物半导体的晶体管》在此，说明将上述氧化物半导体用于晶体管的情况。
[0371]
通过将上述氧化物半导体用于晶体管，可以实现场效应迁移率高的晶体管。另外，可以实现可靠性高的晶体管。
[0372]
优选将载流子浓度低的氧化物半导体用于晶体管。例如，氧化物半导体中的载流子浓度可以为1
×
10
17
cm-3
以下，优选为1
×
10
15
cm-3
以下，更优选为1
×
10
13
cm-3
以下，进一步优选为1
×
10
11
cm-3
以下，更进一步优选低于1
×
10
10
cm-3
，且1
×
10-9
cm-3
以上。在以降低氧化物半导体膜的载流子浓度为目的的情况下，可以降低氧化物半导体膜中的杂质浓度以降低
缺陷态密度。在本说明书等中，将杂质浓度低且缺陷态密度低的状态称为“高纯度本征”或“实质上高纯度本征”。另外，有时将载流子浓度低的氧化物半导体称为“高纯度本征”或“实质上高纯度本征”的氧化物半导体。
[0373]
因为高纯度本征或实质上高纯度本征的氧化物半导体膜具有较低的缺陷态密度，所以有可能具有较低的陷阱态密度。
[0374]
此外，被氧化物半导体的陷阱能级俘获的电荷到消失需要较长的时间，有时像固定电荷那样动作。因此，有时在陷阱态密度高的氧化物半导体中形成沟道形成区域的晶体管的电特性不稳定。
[0375]
因此，为了使晶体管的电特性稳定，降低氧化物半导体中的杂质浓度是有效的。为了降低氧化物半导体中的杂质浓度，优选还降低附近膜中的杂质浓度。作为杂质有氢、氮、碱金属、碱土金属、铁、镍、硅等。
[0376]
《杂质》在此，说明氧化物半导体中的各杂质的影响。
[0377]
在氧化物半导体包含第14族元素之一的硅或碳等时，在氧化物半导体中形成缺陷能级。因此，将氧化物半导体中或氧化物半导体的界面附近的硅或碳等的浓度(通过二次离子质谱分析法(sims：secondary ion mass spectrometry)测得的浓度)设定为2
×
10
18
atoms/cm3以下，优选为2
×
10
17
atoms/cm3以下。
[0378]
另外，当氧化物半导体包含碱金属或碱土金属时，有时形成缺陷能级而形成载流子。因此，使用包含碱金属或碱土金属的氧化物半导体的晶体管容易具有常开启特性。因此，使通过sims测得的氧化物半导体中的碱金属或碱土金属的浓度为1
×
10
18
atoms/cm3以下，优选为2
×
10
16
atoms/cm3以下。
[0379]
当氧化物半导体包含氮时，容易产生作为载流子的电子，使载流子浓度增高，而n型化。其结果是，将包含氮的氧化物半导体用于半导体的晶体管容易具有常开启特性。或者，在氧化物半导体包含氮时，有时形成陷阱能级。其结果，有时晶体管的电特性不稳定。因此，将利用sims测得的氧化物半导体中的氮浓度设定为低于5
×
10
19
atoms/cm3，优选为5
×
10
18
atoms/cm3以下，更优选为1
×
10
18
atoms/cm3以下，进一步优选为5
×
10
17
atoms/cm3以下。
[0380]
包含在氧化物半导体中的氢与键合于金属原子的氧起反应生成水，因此有时形成氧空位。当氢进入该氧空位时，有时产生作为载流子的电子。另外，有时由于氢的一部分与键合于金属原子的氧键合，产生作为载流子的电子。因此，使用包含氢的氧化物半导体的晶体管容易具有常开启特性。由此，优选尽可能地减少氧化物半导体中的氢。具体而言，在氧化物半导体中，将利用sims测得的氢浓度设定为低于1
×
10
20
atoms/cm3，优选低于1
×
10
19
atoms/cm3，更优选低于5
×
10
18
atoms/cm3，进一步优选低于1
×
10
18
atoms/cm3。
[0381]
通过将杂质被充分降低的氧化物半导体用于晶体管的沟道形成区域，可以使晶体管具有稳定的电特性。
[0382]
注意，本实施方式可以与本说明书所示的其他实施方式适当地组合。
[0383]
(实施方式4)在本实施方式中，对半导体晶片、通过切割该半导体晶片能得的半导体芯片、以fowlp组装该半导体芯片的半导体装置等进行说明。
[0384]
《半导体晶片及半导体芯片》
首先，使用图14a说明形成有电路等的半导体晶片的例子。
[0385]
图14a所示的半导体晶片4800包括晶片4801及设置在晶片4801的顶面上的多个电路部4802。晶片4801的顶面上的没设置有电路部4802的部分相当于空隙4803，其为用于切割的区域。
[0386]
半导体晶片4800可以通过在前工序中在晶片4801的表面上形成多个电路部4802来制造。另外，也可以之后对晶片4801的形成有多个电路部4802的面的背面进行抛光来减薄晶片4801。通过上述工序，可以减少晶片4801翘曲等而实现构件的小型化。
[0387]
下面进行切割工序。沿点划线所示的划分线scl1及划分线scl2(有时称为切割线或截断线)进行切割。为了容易进行切割工序，优选以多个划分线scl1平行，多个划分线scl2平行，且划分线scl1与划分线scl2垂直的方式设置空隙4803。
[0388]
通过进行切割工序，可以从半导体晶片4800切割出图14b所示的半导体芯片4800a。半导体芯片4800a包括晶片4801a、电路部4802以及空隙4803a。此外，空隙4803a优选尽可能小。在此情况下，相邻的电路部4802之间的空隙4803的宽度只要与划分线scl1的划分用部及划分线scl2的划分用部大致相等即可。
[0389]
此外，根据本发明的一个方式的半导体装置的元件衬底的形状不局限于图14a所示的半导体晶片4800的形状。例如，可以为矩形形状的半导体晶片。此外，可以根据元件的制造工序及制造用设备适当地改变元件衬底的形状。
[0390]
《半导体装置》图14c示出半导体装置4700的立体图。在图14c所示的半导体装置4700中，重布线层4716的上方安装有半导体芯片4800a并以覆盖半导体芯片4800a的方式设置有密封剂4711。为了示出半导体装置4700内部，图14c没有示出密封剂4711的一部分。
[0391]
图14d是半导体装置4700的底面一侧的立体图。半导体装置4700的底面例如包括作为凸块4717的bga。另外，半导体装置4700也可以包括lga、pga等而不局限于bga。
[0392]
另外，半导体装置4700也可以采用各种安装方法来安装到其他衬底上而不局限于bga、lga或pga。例如，也可以采用spga(staggered pin grid array：交错针栅阵列)、qfp(quad flat package：四侧引脚扁平封装)、qfj(quad flat j-leaded package：四侧j形引脚扁平封装)、qfn(quad flat non-leaded package：四侧无引脚扁平封装)等安装方法。
[0393]
此外，也可以与半导体装置4700及半导体芯片4800a等重叠地设置散热器(散热板)。
[0394]
如上所述，通过以fowlp封装半导体芯片4800a，可以制造半导体装置4700。半导体装置4700例如可以使用高带宽存储器(hbm：high bandwidth memory)等。另外，半导体装置4700可以使用cpu、gpu、fpga、存储装置等集成电路(半导体装置)。
[0395]
通过将半导体装置4700安装到印刷电路板等，可以制造电子设备等所具备的主板、系统板等电路板。作为一个例子，图14e示出安装有半导体装置4700的衬底(安装衬底4704)的立体图。另外，在图14e中，半导体装置4700例如安装在印刷电路板4702上。如此，通过组合多个半导体装置并使其分别在印刷电路板4702上彼此电连接，完成安装衬底4704。
[0396]
本实施方式可以与本说明书所示的其他实施方式适当地组合。
[0397]
(实施方式5)在本实施方式中，说明包括上述实施方式所说明的半导体装置的电子设备的一个
例子。作为例子，图15示出半导体装置4700包括在各电子设备中的情况。
[0398]
[移动电话机]图15所示的信息终端5500是信息终端之一的移动电话机(智能手机)。信息终端5500包括外壳5510及显示部5511，作为输入接口在显示部5511中具备触摸面板，并且在外壳5510上设置有按钮。
[0399]
虽然图15未图示，但信息终端5500包括如存储装置、摄像装置、显示装置等半导体装置。在此，例如通过将重布线层中设置有cml电路的半导体装置4700应用于信息终端5500，可以在半导体装置4700所包括的电路与半导体装置4700的外部电路之间高速地传送信号。由此，可以提高信息终端5500的处理速度。
[0400]
[可穿戴终端]另外，图15示出可穿戴终端的一个例子的手表型的信息终端5900。信息终端5900包括外壳5901、显示部5902、操作按钮5903、表把5904、表带5905等。
[0401]
与上述信息终端5500同样，通过将重布线层中设置有cml电路的半导体装置4700应用于可穿戴终端，可以提高可穿戴终端的处理速度。
[0402]
[信息终端]另外，图15示出台式信息终端5300。台式信息终端5300包括信息终端主体5301、显示器5302及键盘5303。
[0403]
与上述信息终端5500同样，通过将上述实施方式所说明的半导体装置应用于台式信息终端5300，可以降低台式信息终端5300所具备的半导体装置的功耗。
[0404]
注意，在上述例子中，图15示出智能手机、台式信息终端及可穿戴终端作为电子设备的例子，但是也可以应用智能手机、台式信息终端及可穿戴终端以外的信息终端。作为智能手机、台式信息终端及可穿戴终端以外的信息终端，例如可以举出pda(personal digital assistant：个人数码助理)、笔记本式信息终端、工作站等。
[0405]
[电器产品]另外，图15示出电器产品的一个例子的电冷藏冷冻箱5800。电冷藏冷冻箱5800包括外壳5801、冷藏室门5802及冷冻室门5803等。
[0406]
另外，电冷藏冷冻箱5800也可以具备通信设备而能够连接于网络。换言之，电冷藏冷冻箱5800也可以为iot(internet of things：物联网)电子设备。另外，通过将重布线层中设置有cml电路的半导体装置4700应用于电冷藏冷冻箱5800，例如可以提高电冷藏冷冻箱5800的关于iot的处理速度。
[0407]
在上述例子中，作为电器产品说明电冷藏冷冻箱，但是作为其他电器产品，例如可以举出吸尘器、微波炉、电烤箱、电饭煲、热水器、ih(induction heating：感应加热)炊具、饮水机、包括空气调节器的冷暖空調机、洗衣机、干衣机、视听设备等。
[0408]
[游戏机]另外，图15示出游戏机的一个例子的便携式游戏机5200。便携式游戏机5200包括外壳5201、显示部5202、按钮5203等。
[0409]
另外，图15示出游戏机的一个例子的固定式游戏机7500。固定式游戏机7500包括主体7520及控制器7522。主体7520可以以无线方式或有线方式与控制器7522连接。另外，虽然在图15中未图示，但是控制器7522可以包括显示游戏的图像的显示部、作为按钮以外的
输入接口的触摸面板及控制杆、旋转式抓手、滑动式抓手等。另外，控制器7522不局限于图15所示的形状，也可以根据游戏的种类改变控制器7522的形状。例如，在fps(first person shooter，第一人称射击类游戏)等射击游戏中，作为扳机使用按钮，可以使用模仿枪的形状的控制器。另外，例如，在音乐游戏等中，可以使用模仿乐器、音乐器件等的形状的控制器。再者，固定式游戏机也可以设置照相机、深度传感器、麦克风等，由游戏玩者的手势及/或声音等操作以代替使用控制器操作。
[0410]
另外，上述游戏机的影像可以由电视装置、个人计算机用显示器、游戏用显示器、头戴显示器等显示装置输出。
[0411]
通过将重布线层中设置有cml电路的半导体装置4700应用于便携式游戏机5200，可以提高便携式游戏机5200的处理速度。
[0412]
在图15中，作为游戏机的例子示出便携式游戏机，但是本发明的一个方式的电子设备不局限于此。作为本发明的一个方式的电子设备，例如可以举出家用固定式游戏机、设置在娱乐设施(游戏中心，游乐园等)的街机游戏机、设置在体育设施的击球练习用投球机等。
[0413]
[移动体]上述实施方式所说明的半导体装置可以应用于作为移动体的汽车及汽车的驾驶座位附近。
[0414]
图15示出作为移动体的一个例子的汽车5700。
[0415]
汽车5700的驾驶座位附近设置有能够表示速度表、转速计、行驶距离、燃量表、排档状态、空调的设定等的仪表板。另外，驾驶座位附近也可以设置有表示上述信息的显示装置。
[0416]
尤其是，通过将由设置在汽车5700中的摄像装置(未图示)拍摄的影像显示在上述显示装置上，可以补充被支柱等遮挡的视野、驾驶座位的死角等，从而可以提高安全性。也就是说，通过显示由设置在汽车5700外侧的摄像装置拍摄的影像，可以补充死角，从而可以提高安全性。
[0417]
上述实施方式所说明的半导体装置可以应用于上述仪表板、摄像装置等。尤其是，通过在半导体装置的重布线层中设置cml电路，可以提高汽车5700所具备的仪表板、摄像装置等的处理速度。
[0418]
虽然在上述例子中作为移动体的一个例子说明汽车，但是移动体不局限于汽车。例如，作为移动体，也可以举出电车、单轨铁路、船舶、飞行物(直升机、无人驾驶飞机(无人机)、飞机、火箭)等，可以对这些移动体应用本发明的一个方式的半导体装置来提高处理速度。
[0419]
[照相机]上述实施方式所说明的半导体装置可以应用于照相机。
[0420]
图15示出摄像装置的一个例子的数码相机6240。数码相机6240包括外壳6241、显示部6242、操作按钮6243、快门按钮6244等，并且安装有可装卸的镜头6246。在此，数码相机6240采用能够从外壳6241拆卸下镜头6246的结构，但是镜头6246及外壳6241被形成为一体。另外，数码相机6240还可以具备另外安装的闪光灯装置及取景器等。
[0421]
通过将重布线层中设置有cml电路的半导体装置4700应用于数码相机6240，可以
提高数码相机6240的处理速度。
[0422]
[视频摄像机]上述实施方式所说明的半导体装置可以应用于视频摄像机。
[0423]
图15示出摄像装置的一个例子的视频摄像机6300。视频摄像机6300包括第一外壳6301、第二外壳6302、显示部6303、操作键6304、镜头6305、连接部6306等。操作键6304及镜头6305设置在第一外壳6301上，显示部6303设置在第二外壳6302上。第一外壳6301与第二外壳6302由连接部6306连接，第一外壳6301与第二外壳6302间的角度可以由连接部6306改变。显示部6303的图像也可以根据连接部6306中的第一外壳6301与第二外壳6302间的角度切换。
[0424]
与上述数码相机6240同样，通过将重布线层中设置有cml电路的半导体装置4700应用于视频摄像机6300，可以提高视频摄像机6300的处理速度。
[0425]
注意，本实施方式可以与本说明书所示的其他实施方式适当地组合。[符号说明]
[0426]
psd：半导体装置、scd：裸片、pr：绝缘体、osl：层、hbl：凸块、bsa：衬底、sil：层、et：连接端子、otr：晶体管、sic：电路、osc：电路、ext1：外部端子、ext2：外部端子、dev：电路、rgcm：电路、hstc：电路、cm：差动放大电路、cm1：差动放大电路、cm2：差动放大电路、cm[1]：差动放大电路、cm[2]：差动放大电路、cm[n-1]：差动放大电路、cm[n]：差动放大电路、cm[m]：差动放大电路、cm[n 1]：差动放大电路、cm[m 1]：差动放大电路、cma：差动放大电路、cmb：差动放大电路、c1p：电容器、c1n：电容器、le1a：负载、le1b：负载、le2p：负载、le2n：负载、dtra：晶体管、dtrb：晶体管、trc：晶体管、itra：晶体管、itrb：晶体管、dea：二极管、deb：二极管、cc：电流源、vbl1：布线、vbl2：布线、vde：布线、vse：布线、bge1：布线、bge2：布线、val：布线、ocln：端子、oclp：端子、hip：端子、hin：端子、hon：端子、hop：端子、inp：端子、inn：端子、outp：端子、outn：端子、psd1：半导体装置、psd2：半导体装置、psd3：半导体装置、psd4：半导体装置、bsb：衬底、sb：支撑体、rl：剥离层、bp：凸块、ij：绝缘树脂、scl1：划分线、scl2：划分线、300：晶体管、310：衬底、312：元件分离层、313：半导体区域、314a：低电阻区域、314b：低电阻区域、315：绝缘体、316：导电体、320：绝缘体、322：绝缘体、324：绝缘体、326：绝缘体、328：导电体、330：导电体、332：绝缘体、350：绝缘体、352：绝缘体、354：绝缘体、356：导电体、360：绝缘体、362：绝缘体、366：导电体、370：绝缘体、376：导电体、380：绝缘体、402：绝缘体、406：导电体、410：绝缘体、412：绝缘体、414：绝缘体、416：导电体、420：绝缘体、422：绝缘体、424：绝缘体、426：导电体、430：绝缘体、432：绝缘体、434：绝缘体、436：导电体、450：导电体、451：绝缘体、452：绝缘体、454：绝缘体、456：导电体、460：绝缘体、462：绝缘体、464：绝缘体、466：导电体、470：绝缘体、472：绝缘体、474：绝缘体、476：导电体、482：绝缘体、486：导电体、492：绝缘体、493：导电体、494：绝缘体、495：绝缘体、496：导电体、497：导电体、500：晶体管、503：导电体、503a：导电体、503b：导电体、510：绝缘体、512：绝缘体、513：绝缘体、514：绝缘体、516：绝缘体、518：导电体、520：绝缘体、522：绝缘体、524：绝缘体、530：氧化物、530a：氧化物、530b：氧化物、530c：氧化物、540a：导电体、540b：导电体、542：导电体、542a：导电体、542b：导电体、543a：区域、543b：区域、544：绝缘体、546：导电体、550：绝缘体、552：绝缘体、560：导电体、560a：导电体、560b：导电体、574：绝缘体、576：绝缘体、580：绝缘体、581：绝缘体、582：绝缘体、586：绝缘体、4700：半导体装置、4702：印刷电路板、4704：安装
衬底、4711：密封剂、4716：重布线层、4717：凸块、4800：半导体晶片、4800a：半导体芯片、4801：晶片、4801a：晶片、4802：电路部、4803：空隙、4803a：空隙、5200：便携式游戏机、5201：外壳、5202：显示部、5203：按钮、5300：台式信息终端、5301：主体、5302：显示器、5303：键盘、5500：信息终端、5510：外壳、5511：显示部、5700：汽车、5800：电冷藏冷冻箱、5801：外壳、5802：冷藏室门、5803：冷冻室门、5900：信息终端、5901：外壳、5902：显示部、5903：操作按钮、5904：表把、5905：表带、6240：数码相机、6241：外壳、6242：显示部、6243：操作按钮、6244：快门按钮、6246：透镜、6300：视频摄像机、6301：外壳、6302：外壳、6303：显示部、6304：操作键、6305：透镜、6306：连接部、7500：固定式游戏机、7520：主体、7522：控制器。