用于芯片间无线互连的集成天线及其制造方法

1.本公开涉及半导体器件技术领域，具体地，涉及一种用于芯片间无线互连的集成天线及其制造方法。


背景技术：

2.随着半导体器件特征尺寸的进一步等比例缩小，传统的半导体器件将达到尺寸的极限。三维集成已经成为集成电路重要发展方向之一。目前，在芯片集成和封装中，通常采用传统的金属有线互连方式。但随着片上晶体管数量的增加、整体芯片尺寸的增加及芯片的通信距离增加，采用金属有线互连方式将导致芯片功耗、串扰以及平面内和平面外导体布线相关的复杂程度明显增加。并且，金属有线互连由于寄生电感和电容的存在限制了芯片间的高速通信。


技术实现要素：

3.本公开的目的是提供一种用于芯片间无线互连的集成天线及其制造方法，该用于芯片间无线互连的集成天线及其制造方法采用设置在介质层内的锥形天线实现芯片间的无线互连，替代金属有线互连，以解决采用金属有线互连造成的导致芯片功耗、串扰以及平面内和平面外导体布线相关的复杂程度明显增加及限制芯片间高速通信的问题。
4.为了实现上述目的，本公开提供一种用于芯片间无线互连的集成天线，应用于芯片间无线互连，所述集成天线包括：
5.介质层；
6.位于所述介质层内的锥形天线，所述锥形天线的顶部直径小于底部直径，所述锥形天线是通过在所述介质层内的锥形通孔里填充导电物质形成的。
7.可选地，所述集成天线还包括：
8.位于所述介质层顶面的第一屏蔽层；
9.位于所述介质层底面的第二屏蔽层。
10.可选地，所述集成天线还包括：位于所述介质层内的屏蔽墙，所述屏蔽墙是通过在所述介质层内的具有预设深度的沟槽里填充电磁屏蔽物质形成的，或所述屏蔽墙是通过在所述介质层内的具有预设深度的多个通孔里填充电磁屏蔽物质形成的。
11.可选地，所述屏蔽墙包括第一屏蔽墙和第二屏蔽墙，所述第一屏蔽墙和第二屏蔽墙在所述介质层顶面和底面的投影均呈八字形，且所述锥形天线在所述介质层顶面和底面的投影在所述八字形内。
12.可选地，所述集成天线还包括：阻挡层，所述阻挡层位于所述介质层内，且位于所述锥形天线与所述介质层之间或位于所述屏蔽墙与所述介质层之间。
13.可选地，所述集成天线还包括：分别位于所述锥形天线顶部和底部的第一导电圆盘和第二导电圆盘；
14.所述第一导电圆盘位于所述介质层的顶面，且与所述第一屏蔽层同层但不相接；
15.所述第二导电圆盘位于所述介质层的底面，且与所述第二屏蔽层同层但不相接。
16.可选地，所述第一导电圆盘的直径大于所述锥形天线的顶部直径，所述第二导电圆盘的直径大于所述锥形天线的底部直径。
17.可选地，所述集成天线还包括：与所述第一导电圆盘连接的传输线，所述传输线位于所述介质层顶面，与所述第一屏蔽层同层但不相接。
18.本公开还提供一种用于芯片间无线互连的集成天线的制造方法，所述制造方法包括：
19.提供一介质层；
20.在所述介质层内形成锥形通孔，并在所述锥形通孔里填充导电物质以形成锥形天线，所述锥形天线的顶部直径小于底部直径。
21.可选地，所述制造方法还包括：
22.在所述介质层的顶面形成第一屏蔽层；
23.在所述介质层的底面形成第二屏蔽层。
24.通过上述技术方案，该用于芯片间无线互连的集成天线利用在介质层的锥形通孔内填充导电物质作为发射天线和/或接收天线，电磁波在介质层中传播，实现了芯片与芯片之间无线互连。因此，本公开提供的技术方案，采用设置在介质层内的锥形天线实现芯片间的无线互连，替代金属有线互连，以解决采用金属有线互连造成的导致芯片功耗、串扰以及平面内和平面外导体布线相关的复杂程度明显增加及限制芯片间高速通信的问题。并且，该锥形天线，相对圆柱形的天线，发射的信号更强，传输距离更远。
25.本公开的其他特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
26.附图是用来提供对本公开的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本公开，但并不构成对本公开的限制。在附图中：
27.图1是根据本公开一种实施方式提供的用于芯片间无线互连的集成天线的结构示意图。
28.图2是图1中集成天线与芯片的连接示意图。
29.图3是图1沿ab剖面线的剖面图。
30.图4是根据本公开一种实施方式提供的用于芯片间无线互连的集成天线的制造方法的流程图。
31.图5是根据本公开一种实施方式提供的用于芯片间无线互连的集成天线的制造方法制造屏蔽墙沟槽、锥形通孔、阻挡层和种子层的示意图。
32.图6是根据本公开一种实施方式提供的用于芯片间无线互连的集成天线的制造方法填充屏蔽墙沟槽和锥形通孔的示意图。
33.图7是根据本公开一种实施方式提供的用于芯片间无线互连的集成天线的制造方法对介质层顶面和底面进行处理的示意图。
34.图8是根据本公开一种实施方式提供的用于芯片间无线互连的集成天线的制造方法制造第一屏蔽层、第一导电圆盘和传输线的示意图。
35.图9是根据本公开一种实施方式提供的用于芯片间无线互连的集成天线的制造方
法制造第二屏蔽层和第二导电圆盘的示意图。
具体实施方式
36.以下结合附图对本公开的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本公开，并不用于限制本公开。
37.需要说明的是，本公开中所有获取信号、信息或数据的动作都是在遵照所在地国家相应的数据保护法规政策的前提下，并获得由相应装置所有者给予授权的情况下进行的。
38.应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本公开的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。术语“顶面”、“底面”、“顶部”、“底部”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
39.本公开提供一种用于芯片间无线互连的集成天线，应用于芯片间无线互连。图1为根据本公开一种实施方式提供的用于芯片间无线互连的集成天线的结构图(为了看得更清楚，图1中所有部件由实线表示)。图2为图1中集成天线与芯片14的连接示意图。请结合参阅图1和图2，所述集成天线包括：介质层1和锥形天线2。所述锥形天线2位于所述介质层1内，其顶部直径小于底部直径。所述锥形天线2是通过在所述介质层1内的锥形通孔16里填充导电物质形成的。
40.其中，所述介质层1可以是硅、玻璃、蓝宝石、石英等中的至少一种材料构成。在本公开的一种实施方式中，所述介质层1为硅。所述导电物质可以是铜、铝、锡、金、铂金、银等。在本公开的一种实施方式中，所述导电物质为铜。在相同条件下，所述锥形天线2的顶部直径和底部直径越大，能承载的电流强度越大；内阻越小，在相同电压下电流强度也越大；发射的信号强度越强，传输距离越远。根据实验室模拟，所述锥形天线2的顶部直径和底部直径的比值在2/3附近，传输效果更好。因此，所述锥形天线2的顶部直径和底部直径可以根据实际需求灵活设置。例如，所述锥形天线2的顶部直径可以在500nm至400μm之间，底部直径可以在1μm至500μm之间。在本公开的一种实施方式中，所述锥形天线2的顶部直径为200μm，底部直径为300μm。所述锥形天线2和介质层1的深度(高度)可以根据发射信号或接收信号的频率进行设计。例如，所述锥形天线2和介质层1的深度(高度)可以在100μm至2mm之间。在本公开的一种实施方式中，所述锥形天线2和介质层1的深度(高度)为530μm。
41.通过上述技术方案，该用于芯片间无线互连的集成天线利用在介质层1的锥形通孔16内填充导电物质作为发射天线和/或接收天线，电磁波在介质层1中传播，实现了芯片与芯片之间无线互连。因此，本公开提供的技术方案，采用设置在介质层1内的锥形天线2实现芯片间的无线互连，替代金属有线互连，以解决采用金属有线互连造成的导致芯片功耗、串扰以及平面内和平面外导体布线相关的复杂程度明显增加及限制芯片间高速通信的问题。并且，该锥形天线2，相对圆柱形的天线，发射的信号更强，传输距离更远。
42.可选地，所述用于芯片间无线互连的集成天线还包括：位于所述介质层1顶面的第
一屏蔽层3。位于所述介质层1底面的第二屏蔽层4。
43.其中，所述第一屏蔽层3和第二屏蔽层4可以是由铜、铝、锡、金、铂金、银等金属材料中的至少一种材料制成。所述第一屏蔽层3和第二屏蔽层4的厚度根据需求进行设计，例如为25μm。
44.通过上述技术方案，在介质层1的顶面和底面分别设置第一屏蔽层3和第二屏蔽层4，以屏蔽外界信号对锥形天线2信号的干扰，及提高锥形天线2的信号方向性。
45.可选地，所述用于芯片间无线互连的集成天线还包括：位于所述介质层1内的屏蔽墙，所述屏蔽墙是通过在所述介质层1内的具有预设深度的沟槽里填充电磁屏蔽物质形成的，或所述屏蔽墙是通过在所述介质层1内的具有预设深度的多个通孔里填充电磁屏蔽物质形成的。
46.其中，电磁屏蔽物质可以是由铜、铝、锡、金、铂金、银等金属材料中的至少一种材料。
47.所述具有预设深度的沟槽可以是立方体形，则其形成的屏蔽墙也是立方体形。相同条件下，该立方体形的屏蔽墙的长度越长，锥形天线2发射信号的方向性越好，屏蔽效果越好。例如，该立方体形的屏蔽墙的长度可以在100μm至5mm之间。在本公开的一种实施方式中，该立方体形的屏蔽墙的长度为2.5mm。相同条件下，该立方体形的屏蔽墙的宽度越厚，屏蔽效果越好。例如，该立方体形的屏蔽墙的宽度可以在1μm至100μm之间。在本公开的一种实施方式中，该立方体形的屏蔽墙的宽度为100μm。所述屏蔽墙的深度(高度)可以根据锥形天线2的深度(高度)设计，例如与锥形天线2的深度(高度)相同。例如，所述屏蔽墙的深度(高度)可以在100μm至2mm之间。在本公开的一种实施方式中，所述锥形天线2和介质层1的深度(高度)为530μm。
48.类似地，根据电磁屏蔽原理，屏蔽墙也可以是多个填充有电磁屏蔽物质的通孔组成的。所述通孔可以是圆柱形的。在本公开的一种实施方式中，所述通孔的直径可以是500μm，深度(高度)可以与锥形天线2和介质层1的深度(高度)相同，为530μm。
49.通过上述技术方案，在介质层1内设置屏蔽墙，可以进一步屏蔽外界信号对锥形天线2信号的干扰，及提高锥形天线2的信号方向性。
50.可选地，所述屏蔽墙包括第一屏蔽墙5和第二屏蔽墙6，所述第一屏蔽墙5和第二屏蔽墙6在所述介质层1顶面和底面的投影均呈八字形，且所述锥形天线2在所述介质层1顶面和底面的投影在所述八字形内。
51.通过上述技术方案，设置第一屏蔽墙5和第二屏蔽墙6，使得被第一屏蔽墙5和第二屏蔽墙6“包围”的锥形天线2传输方向性更好，同时也屏蔽外界信号对锥形天线2信号的干扰。
52.可选地，所述用于芯片间无线互连的集成天线还包括：阻挡层7。所述阻挡层7位于所述介质层1内，且位于所述锥形天线2与所述介质层1之间或位于所述屏蔽墙与所述介质层1之间，如图3所示。图3为图1沿ab剖面线的剖面图。
53.其中，所述阻挡层7可以是由钛、钽、镍、氮化钛、氮化钽、氮化镍等中的至少一种材料制成。所述阻挡层7的厚度可以在10nm至5μm之间，例如为50nm。
54.通过上述技术方案，设置阻挡层7，可以防止锥形天线2或屏蔽墙内的金属侵入介质层1。例如，当锥形天线2或屏蔽墙内填充的是铜金属，通过该阻挡层7即可防止铜金属侵
入介质层1。
55.可选地，所述用于芯片间无线互连的集成天线还包括：分别位于所述锥形天线2顶部和底部的第一导电圆盘9和第二导电圆盘10。所述第一导电圆盘9位于所述介质层1的顶面，且与所述第一屏蔽层3同层但不相接。所述第二导电圆盘10位于所述介质层1的底面，且与所述第二屏蔽层4同层但不相接。
56.其中，所述第一导电圆盘9和第二导电圆盘10可以是由铜、铝、锡、金、铂金、银等金属材料中的至少一种材料。所述第一导电圆盘9和第二导电圆盘10的材料可以分别与第一屏蔽层3和第二屏蔽层4的材料相同。在制造时，可以通过在介质层1的顶面和底面(锥形天线2顶部和底部)分别用光刻出第一圆环图案和第二圆环图案，并使用磁控溅射沉积金属层，再去除光刻胶，即可得到第一屏蔽层3、第二屏蔽层4、第一导电圆盘9和第二导电圆盘10。可选地，所述第一圆环图案和第二圆环图案的外径在10μm至1mm之间，外径与内径之间的差值在1μm至300μm之间。在本公开的一种实施方式中，所述第一圆环图案和第二圆环图案的外径为600μm，内径为500μm，相应地，形成的第一导电圆盘9和第二导电圆盘10的直径为500μm，第一导电圆盘9与第一屏蔽层3的间距为100μm，第二导电圆盘10与第二屏蔽层4的间距为100μm。
57.可选地，所述第一导电圆盘9的直径大于所述锥形天线2的顶部直径。所述第二导电圆盘10的直径大于所述锥形天线2的底部直径。
58.通过上述技术方案，在锥形天线2的顶部和底部设置第一导电圆盘9和第二导电圆盘10可以增大锥形天线2电流，提高锥形天线2发射信号强度。
59.可选地，所述用于芯片间无线互连的集成天线还包括：与所述第一导电圆盘9连接的传输线11，所述传输线11位于所述介质层1顶面，与所述第一屏蔽层3同层但不相接。
60.其中，所述传输线11可以是由铜、铝、锡、金、铂金、银等金属材料中的至少一种材料。所述传输线11的材料可以与第一屏蔽层3和第一导电圆盘9的材料相同。在制造时，可以通过在介质层1的顶面(锥形天线2顶部)用光刻出第一圆环图案和传输线11图案，并使用磁控溅射沉积金属层，再去除光刻胶，即可得到第一屏蔽层3、第一导电圆盘9和传输线11。可选地，所述传输线11的宽度根据流过该传输线11的电流大小设计，例如可以在1μm至300μm之间。在本公开的一种实施方式中，所述传输线11的宽度为100μm。
61.通过上述技术方案，设置传输线11用以连接芯片14，可以便于芯片14布局，如图2所示。
62.基于上述构思，本公开还提供一种用于芯片间无线互连的集成天线的制造方法。图4为根据本公开提供的一种用于芯片间无线互连的集成天线的制造方法的流程图。如图4所示，所述制造方法包括：
63.步骤s11,提供一介质层。
64.步骤s12,在所述介质层内形成锥形通孔，并在所述锥形通孔里填充导电物质以形成锥形天线，所述锥形天线的顶部直径小于底部直径。
65.可选地，所述制造方法还包括：
66.在所述介质层的顶面形成第一屏蔽层。
67.在所述介质层的底面形成第二屏蔽层。
68.可选地，所述制造方法还包括：
69.在所述介质层内形成屏蔽墙。其中，所述屏蔽墙是通过在所述介质层内的具有预设深度的沟槽里填充电磁屏蔽物质形成的，或所述屏蔽墙是通过在所述介质层内的具有预设深度的多个通孔里填充电磁屏蔽物质形成的。
70.可选地，在所述介质层内形成屏蔽墙包括：
71.在所述介质层内形成第一屏蔽墙和第二屏蔽墙，所述第一屏蔽墙和第二屏蔽墙在所述介质层顶面和底面的投影均呈八字形，且所述锥形天线在所述介质层顶面和底面的投影在所述八字形内。
72.可选地，所述制造方法还包括：
73.在所述锥形天线与所述介质层之间，及所述屏蔽墙与所述介质层之间形成阻挡层。
74.可选地，所述制造方法还包括：
75.在所述锥形天线顶部和底部形成第一导电圆盘和第二导电圆盘。
76.其中，所述第一导电圆盘位于所述介质层的顶面，且与所述第一屏蔽层同层但不相接。所述第二导电圆盘位于所述介质层的底面，且与所述第二屏蔽层同层但不相接。
77.可选地，所述第一导电圆盘的直径大于所述锥形天线的顶部直径，所述第二导电圆盘的直径大于所述锥形天线的底部直径。
78.可选地，所述制造方法还包括：
79.在所述介质层顶面形成与所述第一导电圆盘连接的传输线。所述第一屏蔽层同层但不相接。
80.需要说明的是，上述方法的各步骤的实施顺序不做限定，可以根据情况灵活设计。由于上述方法的各步骤的具体实施方式有多种，只要能形成图1所示用于芯片间无线互连的集成天线的结构即可，例如，可以采用如下方式：
81.如图5所示，提供一介质层1。所述介质层1可以是硅、玻璃、蓝宝石、石英等中的至少一种材料构成。通过光刻技术在介质层1上屏蔽墙对应的位置刻出屏蔽墙沟槽15的图案，再使用深硅刻蚀刻出屏蔽墙沟槽15，长度在100μm至5mm之间，例如为2.5mm；宽度在1μm至100μm之间，例如为100μm；深度在100μm至2mm之间，例如为530μm。或者直接用激光在介质层1上屏蔽墙对应位置刻蚀屏蔽墙沟槽15。采用与刻蚀屏蔽墙沟槽15相同的方式，刻蚀出锥形通孔16。该锥形通孔16的顶部直径在500nm至400μm之间，例如为200μm；底部直径在1μm至500μm之间，例如为300μm。使用磁控溅射依次沉积阻挡层7和种子层8。所述阻挡层7可以是由钛、钽、镍、氮化钛、氮化钽、氮化镍等中的至少一种材料制成。所述阻挡层7的厚度可以在10nm至5μm之间，例如为50nm。所述种子层8的厚度可以根据锥形通孔16的顶部直径和底部直径选择，锥形通孔16的顶部直径和底部直径越大，种子层8可以沉积越厚，种子层8越厚电镀效果越好。所述种子层8的厚度在10nm至1μm之间，例如为200nm。所述种子层8可以是铜金属。
82.如图6所示，在屏蔽墙沟槽15和锥形通孔16中电镀铜金属，填充屏蔽墙沟槽15和锥形通孔16。
83.如图7所示，使用如cmp(chemical mechanical polishing，化学机械抛光)技术去除介质层1两面的多余的铜金属和多余的介质，使铜金属暴露出来。
84.如图8所示，在介质层1的顶面(锥形天线2顶部)用光刻出第一圆环图案和传输线
11图案，并使用磁控溅射沉积金属层，再去除光刻胶，即可得到第一屏蔽层3、第一导电圆盘9和传输线11。第一屏蔽层3、第一导电圆盘9和传输线11可以是由铜、铝、锡、金、铂金、银等金属材料中的至少一种材料制成。可选地，所述第一圆环图案的外径在10μm至1mm之间，外径与内径之间的差值在1μm至300μm之间。在本公开的一种实施方式中，所述第一圆环图案的外径为600μm，内径为500μm，相应地，形成的第一导电圆盘9的直径为500μm，第一导电圆盘9与第一屏蔽层3的间距为100μm。可选地，所述传输线11的宽度根据流过该传输线11的电流大小设计，例如可以在1μm至300μm之间。在本公开的一种实施方式中，所述传输线11的宽度为100μm。
85.如图9所示，在介质层1的底面(锥形天线2底部)用光刻出第二圆环图案，并使用磁控溅射沉积金属层，再去除光刻胶，即可得到第二屏蔽层4和第二导电圆盘10。可选地，所述第二圆环图案的外径在10μm至1mm之间，外径与内径之间的差值在1μm至300μm之间。在本公开的一种实施方式中，所述第二圆环图案的外径为600μm，内径为500μm，相应地，形成的第二导电圆盘10的直径为500μm，第二导电圆盘10与第二屏蔽层4的间距为100μm。
86.以上结合附图详细描述了本公开的优选实施方式，但是，本公开并不限于上述实施方式中的具体细节，在本公开的技术构思范围内，可以对本公开的技术方案进行多种简单变型，这些简单变型均属于本公开的保护范围。
87.另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合，为了避免不必要的重复，本公开对各种可能的组合方式不再另行说明。
88.此外，本公开的各种不同的实施方式之间也可以进行任意组合，只要其不违背本公开的思想，其同样应当视为本公开所公开的内容。