半导体元件及其制备方法与流程

技术特征：
1.一种半导体元件的制备方法，包括：形成一第一源/漏极区域和一第二源/漏极区域于一半导体基板中；形成一第一导电部件于该第一源/漏极区域之上并电性连接至该第一源/漏极区域；形成一第一间隔物结构于该第一导电部件的一侧壁上；形成一第二导电部件于该第二源/漏极区域之上并电性连接至该第二源/漏极区域，其中该第二导电部件与该第一间隔物结构相邻，且在形成该第二导电部件的期间蚀刻该第一间隔物结构；形成一第二间隔物结构于经蚀刻的该第一间隔物结构之上；以及进行一热处理制程，以在形成该第二间隔物结构之后，将该第一间隔物结构的一部分转变为一气隙。2.如权利要求1所述的半导体元件的制备方法，其中该第一间隔物结构是一三层结构，包括接触该第一导电部件的一内部间隔物、一中间间隔物、和借由该中间间隔物与该内部间隔物分离的一外部间隔物，以及其中该中间间隔物包括一能量可移除材料，且该能量可移除材料通过该热处理制程转变为该气隙。3.如权利要求1所述的半导体元件的制备方法，还包括：形成一导电衬垫于该第二导电部件之上并电性连接至该第二导电部件，其中该导电衬垫覆盖该第二间隔物结构。4.如权利要求1所述的半导体元件的制备方法，其中形成该第一导电部件包括：蚀刻该半导体基板以形成一开口于该第一源/漏极区域之上；形成一半导体层于该半导体基板之上，其中该开口被该半导体层的一部分填充；形成一金属层于该半导体层之上；形成一图案化掩膜于该金属层之上；以及使用该图案化掩膜作为一掩膜来蚀刻该金属层和该半导体层。5.如权利要求4所述的半导体元件的制备方法，其中在蚀刻该金属层和该半导体层期间，部分地移除该开口中的该半导体层的该部分，并形成该第一间隔物结构以覆盖该半导体层的该部分的一侧壁和该图案化掩膜的一侧壁。6.如权利要求5所述的半导体元件的制备方法，其中在形成该第二导电部件之后，部分地暴露出该图案化掩膜的该侧壁，且该第二间隔物结构直接接触该图案化掩膜的该侧壁和该第二导电部件的一顶表面。7.如权利要求1所述的半导体元件的制备方法，还包括：形成一障壁层覆盖经蚀刻的该第一间隔物结构和该第二导电部件；形成该第二间隔物结构于该障壁层之上；以及在进行该热处理制程之前，使用该第二间隔物结构作为一掩膜来蚀刻该障壁层。8.一种半导体元件的制备方法，包括：形成一第一源/漏极区域和一第二源/漏极区域于一半导体基板中；形成一半导体层于该半导体基板之上；形成一金属层于该半导体层之上；形成一图案化掩膜于该金属层之上；
使用该图案化掩膜作为一掩膜来蚀刻该半导体层和该金属层以形成一位元线结构，其中该位元线结构形成于该第一源/漏极区域之上并电性连接至该第一源/漏极区域；形成一第一间隔物结构于该位元线结构的一侧壁和该图案化掩膜的一侧壁上；形成一电容接触于该第二源/漏极区域之上并电性连接至该第二源/漏极区域，其中该第一间隔物结构夹在该位元线结构和该电容接触之间；形成一第二间隔物结构于该第一间隔物结构之上；以及进行一热处理制程，以在形成该第二间隔物结构之后，形成一气隙于该第一间隔物结构中。9.如权利要求8所述的半导体元件的制备方法，还包括：蚀刻该半导体基板以形成一开口于该第一源/漏极区域之上；以该半导体层的一部分填充该开口，其中在蚀刻该金属层和该半导体层期间，部分地移除该半导体层的该部分，从而形成一间隙于该位元线结构旁；以及以该第一间隔物结构填充该间隙。10.如权利要求8所述的半导体元件的制备方法，还包括：在形成该第一间隔物结构之后，形成一第一介电层于该第二源/漏极区域之上；部分地蚀刻该第一介电层以暴露出该第二源/漏极区域；沉积一导电材料以覆盖该第二源/漏极区域；以及在该导电材料上进行一回蚀刻制程以形成该电容接触，其中在该回蚀刻制程期间，部分地蚀刻该第一间隔物结构。11.如权利要求10所述的半导体元件的制备方法，还包括：在形成该第二间隔物结构之前，形成一密封层覆盖经蚀刻的该第一间隔物结构和该电容接触，其中该密封层包括硅(si)、锗(ge)、镓(ga)、砷(as)、铟(in)、磷(p)、铜(cu)、硒(se)、钛(ti)、钽(ta)、或钨(w)中的至少一者。12.如权利要求11所述的半导体元件的制备方法，还包括：进行一氧化或氮化处理以将该密封层转变为一障壁层；形成该第二间隔物结构于该障壁层之上；以及使用该第二间隔物结构作为一掩膜来蚀刻该障壁层。13.如权利要求8所述的半导体元件的制备方法，还包括：形成一第二介电层覆盖该第二间隔物结构和该电容接触；以及形成一导电衬垫穿透该第二介电层，其中该导电衬垫设置于该电容接触之上并电性连接至该电容接触，且该导电衬垫直接接触该第二间隔物结构。14.一种半导体元件，包括：一第一源/漏极区域和一第二源/漏极区域，设置于一半导体基板中；一第一导电部件，设置于该第一源/漏极区域之上并电性连接至该第一源/漏极区域；一第二导电部件，设置于该第二源/漏极区域之上并电性连接至该第二源/漏极区域；一第一间隔物结构，夹在第一导电部件和第二导电部件之间，其中该第一间隔物结构包括一气隙；以及一第二间隔物结构，设置于该第一间隔物结构之上，其中该第二间隔物结构覆盖该气隙。
15.如权利要求14所述的半导体元件，其中该第一间隔物结构包括接触该第一导电部件的一内部间隔物和接触该第二导电部件的一外部间隔物，且一气隙夹在该内部间隔物和该外部间隔物之间。16.如权利要求14所述的半导体元件，其中该第一间隔物结构的该气隙延伸至该半导体基板中。17.如权利要求14所述的半导体元件，其中该第二间隔物结构覆盖该第二导电部件的一部分。18.如权利要求14所述的半导体元件，还包括：一图案化掩膜，设置于一位元线结构之上，其中该第二间隔物结构设置于该图案化掩膜的一侧壁上。19.如权利要求18所述的半导体元件，还包括：一导电衬垫，设置于该第二导电部件之上并电性连接至该第二导电部件，其中该导电衬垫延伸于该第二间隔物结构和该图案化掩膜之上。20.如权利要求19所述的半导体元件，还包括：一障壁部分，夹在该第一间隔物结构和该第二间隔物结构之间，其中该障壁部分覆盖该第二导电部件的一部分。

技术总结
本公开提供一种具有气隙的半导体元件及其制备方法，用以降低两个导电部件之间的寄生电容。该制备方法包括：形成一第一源/漏极区域和一第二源/漏极区域于一半导体基板中，以及形成一第一导电部件于该第一源/漏极区域之上并电性连接至该第一源/漏极区域。该制备方法也包括形成一第一间隔物结构于该第一导电部件的一侧壁上，以及形成一第二导电部件于该第二源/漏极区域之上并电性连接至该第二源/漏极区域。该第二导电部件与该第一间隔物结构相邻，且在形成该第二导电部件的期间蚀刻该第一间隔物结构。该制备方法还包括形成一第二间隔物结构于经蚀刻的该第一间隔物结构之上，以及进行一热处理制程以将该第一间隔物结构的一部分转变为一气隙。部分转变为一气隙。部分转变为一气隙。


技术研发人员：杨圣辉
受保护的技术使用者：南亚科技股份有限公司
技术研发日：2021.11.29
技术公布日：2022/8/29