具有自对准电介质柱的纳米片晶体管的制作方法

技术特征：
1.一种用于形成半导体器件的方法，所述方法包括：在衬底之上形成纳米片堆叠；邻近所述纳米片堆叠形成电介质柱，所述电介质柱位于所述衬底的浅沟槽隔离区上；使所述纳米片堆叠凹陷以暴露所述浅沟槽隔离区的表面；在浅沟槽隔离区的暴露的表面上形成源极或漏极(s/d)区；以及形成暴露所述s/d区的表面和所述电介质柱的表面的接触沟槽。2.根据权利要求1所述的方法，还包括在所述衬底和所述纳米片堆叠之间形成底部隔离结构。3.根据权利要求1所述的方法，还包括在所述s/d区和所述电介质柱之上形成共形衬里。4.根据权利要求3所述的方法，还包括在所述共形衬里之上形成层间电介质。5.根据权利要求4所述的方法，其中形成所述接触沟槽包括去除所述层间电介质的部分和所述共形衬里的部分。6.根据权利要求1所述的方法，还包括在所述接触沟槽中形成沟槽硅化物。7.根据权利要求1所述的方法，所述方法包括：在衬底上形成底部隔离结构；在所述底部隔离结构上形成所述纳米片堆叠，所述底部隔离结构在所述纳米片堆叠与所述衬底之间；在所述s/d区和所述电介质柱之上形成共形衬里；在所述共形衬里之上形成层间电介质；去除层间电介质的部分和所述共形衬里的部分以形成所述接触沟槽；以及在所述接触沟槽中形成沟槽硅化物。8.根据权利要求1或权利要求7所述的方法，还包括在形成所述电介质柱之前，在所述纳米片堆叠之上形成牺牲区。9.根据权利要求8所述的方法，还包括使所述纳米片堆叠凹陷以暴露所述浅沟槽隔离区的表面。10.根据权利要求8所述的方法，其中使所述纳米片堆叠凹陷包括去除所述牺牲区。11.根据权利要求5或7所述的方法，其中所述电介质柱在形成所述接触沟槽时用作蚀刻停止。12.一种半导体器件，包括：位于衬底之上的纳米片堆叠；邻近所述纳米片堆叠的电介质柱，所述电介质柱位于所述衬底的浅沟槽隔离区上；在所述浅沟槽隔离区的表面上的源极或漏极(s/d)区；以及在所述s/d区的表面和所述电介质柱的表面上的沟槽硅化物。13.根据权利要求12所述的半导体器件，其中所述s/d区被限制在所述电介质柱的相对侧壁之间。14.根据权利要求12所述的半导体器件，还包括在所述衬底和所述纳米片堆叠之间的底部隔离结构。15.根据权利要求12所述的半导体器件，还包括在所述电介质柱之上的共形衬里。
16.根据权利要求15所述的半导体器件，还包括在所述共形衬里之上的层间电介质，其中所述沟槽硅化物位于所述层间电介质的相对侧壁之间。

技术总结
提供了一种半导体结构和一种用于形成具有用于减小沟槽硅化物到栅极寄生电容的自对准电介质柱的半导体结构的方法。在衬底(204)之上形成纳米片堆叠(206)。电介质柱(402)邻近纳米片堆叠(206)定位，并且在衬底(204)的浅沟槽隔离区(212)上。使纳米片堆叠(206)凹陷以暴露浅沟槽隔离区(212)的表面，并且在浅沟槽隔离区(212)的暴露的表面上形成源极或漏极(S/D)区(602)。形成暴露S/D区(602)的表面和电介质柱(402)的表面的接触沟槽(802)。质柱(402)的表面的接触沟槽(802)。质柱(402)的表面的接触沟槽(802)。


技术研发人员：谢瑞龙 程慷果 J.弗鲁吉尔
受保护的技术使用者：国际商业机器公司
技术研发日：2020.12.23
技术公布日：2022/8/26