阵列基板及其制备方法、显示装置与流程

1.本公开涉及显示技术领域，具体涉及一种阵列基板及其制备方法、显示装置。


背景技术：

2.随着显示技术的发展，高分辨率(ppi)液晶显示产品由于其画面显示更加细腻，显示效果更佳，越来越受到人们的欢迎。


技术实现要素：

3.一方面，本公开实施例提供一种阵列基板的制备方法，其中，包括：
4.在基底上制备像素驱动电路；
5.在完成上述步骤的所述基底上制备绝缘平坦层；
6.在完成上述步骤的所述基底上制备多个像素电极；所述多个像素电极分别通过开设在所述绝缘平坦层中的过孔连接所述像素驱动电路；
7.所述多个像素电极排布呈阵列；沿所述阵列的行方向和/或列方向，任意相邻两个所述像素电极之间的间隔距离小于或等于设定值；第2n-1个像素电极为第一像素电极；第2n个像素电极为第二像素电极；
8.制备所述像素电极包括：所述第一像素电极通过第一次构图工艺制备；所述第二像素电极通过第二次构图工艺制备；其中，n为正整数。
9.在一些实施例中，制备所述第一像素电极和所述第二像素电极，包括：
10.采用构图工艺在所述绝缘平坦层上形成所述第一像素电极的图形；沉积第一绝缘层膜；
11.采用构图工艺在所述第一绝缘层膜上形成所述第二像素电极的图形；
12.以所述第二像素电极的图形为掩膜，刻蚀形成第一绝缘层的图形。
13.在一些实施例中，制备所述第一像素电极和所述第二像素电极，包括：
14.采用构图工艺在所述绝缘平坦层上形成所述第一像素电极的图形；
15.沉积第一绝缘层膜；
16.通过刻蚀工艺对所述第一绝缘层膜的局部区域进行减薄；所述局部区域为所述第一绝缘层膜的除覆盖所述第一像素电极的图形以外的区域；
17.采用构图工艺在所述第一绝缘层膜减薄的区域形成所述第二像素电极的图形；
18.以所述第二像素电极的图形为掩膜，刻蚀形成第一绝缘层的图形。
19.在一些实施例中，制备所述第一像素电极和所述第二像素电极，包括：
20.采用构图工艺在所述绝缘平坦层上形成所述第一像素电极的图形；
21.对所述第一像素电极进行退火处理，使所述第一像素电极结晶；
22.沉积形成第二像素电极膜层；
23.采用构图工艺形成所述第二像素电极的图形。
24.在一些实施例中，制备所述第一像素电极和所述第二像素电极，包括：
25.采用构图工艺在所述绝缘平坦层上形成所述第一像素电极的图形，同时保留所述第一像素电极的图形上的第一光刻胶图形；所述第一光刻胶图形在所述基底上的正投影只覆盖所述第一像素电极的图形；
26.沉积形成第二像素电极膜层；
27.采用曝光工艺形成第二光刻胶图形；所述第二光刻胶图形在所述基底上的正投影只覆盖所述第二像素电极的图形；
28.刻蚀去除所述第二光刻胶图形覆盖区域以外区域的所述第二像素电极膜层，形成所述第二像素电极的图形；
29.显影去除所述第一光刻胶图形和所述第二光刻胶图形。
30.在一些实施例中，制备所述第一像素电极和所述第二像素电极，包括：
31.在所述绝缘平坦层上沉积像素电极膜层；
32.采用曝光工艺在所述像素电极膜层上形成正性光刻胶图形；所述正性光刻胶图形在所述基底上的正投影只覆盖所述第一像素电极的图形；
33.采用曝光工艺在所述像素电极膜层上形成负性光刻胶图形；所述负性光刻胶图形在所述基底上的正投影只覆盖所述第二像素电极的图形；
34.刻蚀形成所述第一像素电极的图形和所述第二像素电极的图形；
35.显影去除所述正性光刻胶图形和所述负性光刻胶图形。
36.在一些实施例中，还包括：在所述第一像素电极的图形和所述第二像素电极的图形的背离所述基底的一侧沉积形成第二绝缘层。
37.第二方面，本公开实施例还提供一种阵列基板，其中，包括：基底；
38.像素驱动电路，位于所述基底上；
39.绝缘平坦层，位于所述像素驱动电路背离所述基底的一侧；所述绝缘平坦层的背离所述基底的一侧表面为水平表面；
40.多个像素电极，位于所述绝缘平坦层背离所述基底的一侧，且分别通过开设在所述绝缘平坦层中的过孔连接所述像素驱动电路；
41.所述多个像素电极排布呈阵列；
42.沿所述阵列的行方向和/或列方向，任意相邻两个所述像素电极之间的间隔距离小于或等于2μm；任意相邻的两个所述像素电极分别为第一像素电极和第二像素电极；所述第一像素电极的背离所述基底的一侧表面与所述基底之间的距离和所述第二像素电极的背离所述基底的一侧表面与所述基底之间的距离之差的绝对值范围为0～1500埃。
43.在一些实施例中，所述像素电极包括第一子部和第二子部，所述第一子部沿所述阵列的行方向延伸，所述第二子部沿所述阵列的列方向延伸，且所述第一子部和所述第二子部连接；
44.所述第一子部的延伸长度小于所述第二子部的延伸长度；
45.所述绝缘平坦层中的过孔在所述基底上的正投影位于所述第一子部在所述基底上的正投影内，所述第一子部通过所述绝缘平坦层中的过孔连接所述像素驱动电路。
46.在一些实施例中，所述第一像素电极的所述第二子部与所述第二像素电极的所述第二子部的厚度相等；
47.所述第一像素电极与所述绝缘平坦层的水平表面接触；
48.所述第二像素电极与所述绝缘平坦层的水平表面之间还设置有第一绝缘层；
49.所述第一绝缘层在所述基底上的正投影与所述第二像素电极在所述基底上的正投影重合；
50.或者，所述第二像素电极与所述绝缘平坦层的水平表面接触。
51.在一些实施例中，所述第一像素电极的所述第二子部的厚度大于所述第二像素电极的所述第二子部的厚度；
52.所述第一像素电极与所述绝缘平坦层的水平表面接触；
53.所述第二像素电极与所述绝缘平坦层的水平表面之间还设置有第一绝缘层；所述第一绝缘层在所述基底上的正投影与所述第二像素电极在所述基底上的正投影重合；
54.所述第一像素电极的所述第二子部的厚度与所述第二像素电极的所述第二子部和所述第一绝缘层的厚度之和相等。
55.在一些实施例中，还包括第二绝缘层，位于所述像素电极背离所述基底的一侧，所述第二绝缘层在所述基底上的正投影覆盖整个所述基底。
56.第三方面，本公开实施例还提供一种显示装置，其中，包括上述阵列基板。
附图说明
57.附图用来提供对本公开实施例的进一步理解，并且构成说明书的一部分，与本公开实施例一起用于解释本公开，并不构成对本公开的限制。通过参考附图对详细示例实施例进行描述，以上和其它特征和优点对本领域技术人员将变得更加显而易见，在附图中：
58.图1为公开技术中显示面板中像素电极的排布俯视示意图。
59.图2为本公开实施例中阵列基板的结构俯视示意图。
60.图3为沿图2中aa＇剖切线的一种结构剖视图。
61.图4为沿图2中aa＇剖切线的另一种结构剖视图。
62.图5为沿图2中aa＇剖切线的又一种结构剖视图。
63.图6为沿图2中aa＇剖切线的又一种结构剖视图。
64.图7为制备图3-图5中阵列基板的一种制备方法的结构剖视流程图。
65.图8为图7中阵列基板制备方法的结构俯视流程图。
66.图9为制备图3中阵列基板的另一种制备方法的结构剖视流程图。
67.图10为制备图6中阵列基板的一种制备方法的结构剖视流程图。
68.图11为制备图6中阵列基板的另一种制备方法的结构剖视流程图。
69.图12为制备图6中阵列基板的又一种制备方法的结构剖视流程图。
具体实施方式
70.为使本领域技术人员更好地理解本公开实施例的技术方案，下面结合附图和具体实施方式对本公开实施例提供的阵列基板及其制备方法、显示装置作进一步详细描述。
71.在下文中将参考附图更充分地描述本公开实施例，但是所示的实施例可以以不同形式来体现，且不应当被解释为限于本公开阐述的实施例。反之，提供这些实施例的目的在于使本公开透彻和完整，并将使本领域技术人员充分理解本公开的范围。
72.本公开实施例不限于附图中所示的实施例，而是包括基于制造工艺而形成的配置
的修改。因此，附图中例示的区具有示意性属性，并且图中所示区的形状例示了区的具体形状，但并不是旨在限制性的。
73.以下，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本公开实施例的描述中，除非另有说明，“多个”的含义是两个或两个以上。
74.对于同样尺寸的液晶显示面板，高分辨率的像素排布会压缩像素电极之间的距离。公开技术中，像素电极的制备是通过先一次沉积单层透光导电膜(如ito膜)，然后经过曝光、显影、湿刻的步骤形成像素电极的图形。受曝光设备自身曝光精度的限制(目前，曝光设备的曝光精度为微米级)，当相邻像素电极之间的间隔距离较小(如小于1μm或2μm)时，很难将光刻胶彻底曝光形成图形，如只能将光刻胶局部曝光形成图形，在某些较小的图形间隙处会发生光刻胶图形粘连(即图形与图形之间无法彻底曝开)，以致无法保证显示面板内像素电极图形的均匀性。
75.参照图1，为公开技术中显示面板中像素电极的排布俯视示意图；在高分辨率的显示面板中，相邻像素电极3之间的间隙很小，制备像素电极3的图形时需要制作较小的像素电极3之间的间隙图形；如间隙宽度a小于或等于0.9μm；公开技术中，像素电极3图形的制备工艺中，当相邻像素电极3之间的间隙宽度a为0.9μm时，需要前续形成的对应相邻像素电极3图形的相邻光刻胶图形之间的间隙宽度为0.4μm才能实现，在如此小的相邻光刻胶图形间隙下湿刻形成像素电极3图形很容易造成像素电极膜层在光刻胶图形间隙处的刻蚀残留。
76.当上述制备像素电极图形的工艺过程采用数字曝光设备时，向数字曝光设备输入相邻光刻胶图形之间的间隙宽度值0.4μm，同时还需要在0.4μm的基础上再减去0.5的经验值，这样理论上才能最终获得相邻像素电极之间0.9μm的间隙宽度；但此时数字曝光设备的输入值就成了-0.1，因而数字曝光设备根本无法实现0.4μm的相邻光刻胶图形之间的间隙宽度，从而也根本无法实现0.9μm的相邻像素电极之间的间隙宽度的制备。
77.为了解决公开技术中存在的上述问题，第一方面，本公开实施例提供一种阵列基板，参照图2和图3，图2为本公开实施例中阵列基板的结构俯视示意图；图3为沿图2中aa＇剖切线的一种结构剖视图；其中，包括：基底1；像素驱动电路2，位于基底1上；绝缘平坦层4，位于像素驱动电路2背离基底1的一侧；绝缘平坦层4的背离基底1的一侧表面为水平表面；多个像素电极3，位于绝缘平坦层4背离基底1的一侧，且分别通过开设在绝缘平坦层4中的过孔40连接像素驱动电路2；多个像素电极3排布呈阵列；沿阵列的行方向x和/或列方向y，任意相邻两个像素电极3之间的间隔距离b小于或等于设定值；任意相邻的两个像素电极3分别为第一像素电极31和第二像素电极32；第一像素电极31的背离基底1的一侧表面与基底1之间的距离和第二像素电极32的背离基底1的一侧表面与基底1之间的距离之差的绝对值范围为0～1500埃；设定值为2μm。
78.在一些实施例中，设定值为0.9μm。在一些实施例中，设定值为1μm。在一些实施例中，设定值为1.2μm。
79.本实施例中，以沿阵列的行方向x，第一像素电极31和第二像素电极32之间的间隔距离b小于设定值进行说明。例如：本实施例中，第一像素电极31和第二像素电极32之间的间隔距离b为0.9μm。第一像素电极31的背离基底1的一侧表面与基底1之间的距离为h1，第
二像素电极32的背离基底1的一侧表面与基底1之间的距离为h2，则0≤∣h1-h2∣≤1500埃。
80.本实施例中提供的阵列基板应用于tn型(twisted nematic扭曲向列型)液晶显示面板，即该阵列基板与对盒基板对盒形成间隙，间隙中填充液晶。对盒基板上设置整面公共电极，公共电极与阵列基板上的像素电极之间形成能使液晶偏转的电场。阵列基板背离对盒基板的一侧设置背光源，背光源提供的背光通过像素电极、液晶层和公共电极后实现整个液晶显示面板的显示。
81.在一些实施例中，参照图3，像素驱动电路2包括晶体管20，晶体管20的有源层201、栅极202、源极203和漏极204设置于基底1上，源极203和漏极204位于同一膜层上，且有源层201、栅极202和源极203依次远离基底1分布；栅极202与有源层201之间还设置有栅绝缘层205；源极203和漏极204同层设置，栅极202与源极203和漏极204之间还设置有中间介电层206；绝缘平坦层4位于源极203和漏极204上，绝缘平坦层4能够将整个源极203和漏极204所在的基底1表面填平，绝缘平坦层4的背离基底1的一侧表面为水平表面，以便后续在该水平表面上形成像素电极3的图形。另外，有源层201的靠近基底1的一侧还设置有遮光金属层207，遮光金属层207与有源层201之间还设置有缓冲层208；遮光金属层207能够遮挡照射至有源层201上的光线，从而确保晶体管20的开关性能不被光照影响。
82.在一些实施例中，参照图2，像素电极3包括第一子部301和第二子部302，第一子部301沿阵列的行方向x延伸，第二子部302沿阵列的列方向y延伸，且第一子部301和第二子部302连接；第一子部301的延伸长度小于第二子部302的延伸长度；绝缘平坦层4中的过孔40在基底1上的正投影位于第一子部301在基底1上的正投影内，第一子部301通过绝缘平坦层4中的过孔40连接像素驱动电路2。其中，第一子部301通过绝缘平坦层4中的过孔40连接像素驱动电路2中晶体管20的漏极204。
83.在一些实施例中，参照图2，第一像素电极31的第二子部302与第二像素电极32的第二子部302相互平行，且沿阵列的行方向x依次排布；第一像素电极31的第一子部301与第二像素电极32的第一子部301相互平行，且沿阵列的列方向y依次排布。如此设置，能使阵列基板上像素电极3的排布更加密集，从而提高采用该阵列基板的显示面板的分辨率。
84.在一些实施例中，第一子部301在基底1上的正投影形状为矩形，第二子部302在基底1上的正投影形状为矩形。
85.在一些实施例中，参照图2，像素驱动电路在基底1上的正投影位于沿阵列的列方向y相邻像素电极3之间的间隔区域；晶体管20在基底1上的正投影与像素电极3的第一子部301局部交叠；像素驱动电路在基底1上的正投影与像素电极3的第二子部302不交叠，从而确保背光光线能正常透过像素电极3用于显示。
86.在一些实施例中，参照图2，阵列基板还包括多条栅线7和多条数据线8，栅线7沿阵列的行方向x延伸，且多条栅线7分别位于相邻的两行像素电极3之间；栅线7在基底1上的正投影可与像素电极3的第一子部301局部交叠；栅线7在基底1上的正投影与像素电极3的第二子部302不交叠。数据线8沿阵列的列方向y延伸，且多条数据线8分别位于相邻的两列像素电极3之间；数据线8在基底1上的正投影可与像素电极3的第二子部302局部交叠或者不交叠。例如：当数据线8的沿阵列行方向x的宽度为1.2μm时，由于沿行方向x相邻两像素电极3之间间隔距离为0.9μm，所以数据线8在基底1上的正投影与像素电极3的第二子部302局部交叠。
87.在一些实施例中，参照图3，第一像素电极31的第二子部与第二像素电极32的第二子部的厚度相等；第一像素电极31与绝缘平坦层4的水平表面接触；第二像素电极32与绝缘平坦层4的水平表面之间还设置有第一绝缘层5；第一绝缘层5在基底1上的正投影与第二像素电极32在基底1上的正投影重合。
88.在一些实施例中，参照图3，绝缘平坦层4包括有机绝缘层。有机绝缘层的厚度可以做的较厚，从而有利于形成其背离基底1一侧的水平表面。
89.在一些实施例中，有机绝缘层的材料可以是pi(聚酰亚胺)、pc(聚碳酸酯)、pmma(聚甲基丙烯酸甲酯)等材料。
90.在一些实施例中，第一像素电极31的第二子部的厚度范围为400～1200埃；第二像素电极32的第二子部的厚度范围为400～1200埃。在一些实施例中，第一绝缘层5的厚度范围为50～800埃。
91.在一些实施例中，第一像素电极31的第二子部和第二像素电极32的第二子部的厚度可以分别是800埃；相应地，第一绝缘层5的厚度可以是50埃或者800埃。在一些实施例中，第一像素电极31的第二子部和第二像素电极32的第二子部的厚度可以分别是400埃；相应地，第一绝缘层5的厚度可以是600埃。
92.在一些实施例中，第一像素电极31和第二像素电极32的材料包括氧化铟锡、氧化铟锌、氧化铟镓锌中的任意一种。在一些实施例中，第一绝缘层5的材料包括氮化硅、氧化硅、氮氧化硅中的任意一种。
93.在一些实施例中，参照图4，为沿图2中aa＇剖切线的另一种结构剖视图；绝缘平坦层4包括有机绝缘层41和无机绝缘层42，有机绝缘层41和无机绝缘层42依次远离基底1叠置。无机绝缘层42的设置，能够改善或避免刻蚀形成第一绝缘层5的图形时对有机绝缘层41造成的损伤。
94.在一些实施例中，无机绝缘层42的材料包括氮化硅、氧化硅、氮氧化硅中的任意一种。
95.在一些实施例中，参照图5，为沿图2中aa＇剖切线的又一种结构剖视图；第一像素电极31的第二子部的厚度大于第二像素电极32的第二子部的厚度；第一像素电极31与绝缘平坦层4的水平表面接触；第二像素电极32与绝缘平坦层4的水平表面之间还设置有第一绝缘层5；第一绝缘层5在基底1上的正投影与第二像素电极32在基底1上的正投影重合；第一像素电极31的第二子部的厚度与第二像素电极32的第二子部和第一绝缘层5的厚度之和相等。
96.其中，第一像素电极31和第二像素电极32分别与设置于对盒基板侧的一整面公共电极之间形成电场，上述设置，能使第一像素电极31的背离基底1的一侧表面与第二像素电极32背离基底1的一侧表面平齐，从而使采用第一像素电极31的子像素和采用第二像素电极32的子像素在显示相同大小的灰阶信号时显示亮度相同，改善或避免出现显示条纹(即改善或避免灰阶mura现象)，提升采用该阵列基板的显示面板的显示效果。
97.在一些实施例中，参照图5，第一像素电极31的第二子部的厚度为1200埃；第二像素电极32的第二子部的厚度为400埃；第一绝缘层5的厚度为800埃。
98.在一些实施例中，参照图6，为沿图2中aa＇剖切线的又一种结构剖视图；第一像素电极31的第二子部与第二像素电极32的第二子部的厚度相等；第一像素电极31与绝缘平坦
层4的水平表面接触；第二像素电极32与绝缘平坦层4的水平表面接触。
99.在一些实施例中，第一像素电极31的材料包括结晶化的氧化铟锡、结晶化的氧化铟锌、结晶化的氧化铟镓锌中的任意一种；第二像素电极32的材料包括氧化铟锡、氧化铟锌、氧化铟镓锌中的任意一种。
100.在一些实施例中，第一像素电极31的材料包括氧化铟锡、氧化铟锌、氧化铟镓锌中的任意一种；第二像素电极32的材料包括氧化铟锡、氧化铟锌、氧化铟镓锌中的任意一种。其中，第一像素电极31和第二像素电极32的材料相同。
101.在一些实施例中，参照图3-图6，阵列基板还包括第二绝缘层6，位于像素电极3背离基底1的一侧，第二绝缘层6在基底1上的正投影覆盖整个基底1。第二绝缘层6的设置，便于后续在其上形成取向膜以及隔垫物等结构。
102.在一些实施例中，第二绝缘层6材料包括氮化硅、氧化硅、氮氧化硅中的任意一种。
103.在一些实施例中，第二绝缘层6的厚度范围为800～2000埃。
104.在一些实施例中，参照图3，当绝缘平坦层4仅包括有机绝缘层时，在刻蚀形成第一绝缘层5的图形时，会对绝缘平坦层4的未被像素电极3覆盖的区域造成刻蚀，所以在绝缘平坦层4的未被像素电极3覆盖的区域，第二绝缘层6部分深入至绝缘平坦层4中。
105.基于阵列基板的上述结构，第二方面，本公开实施例还提供一种该阵列基板的制备方法，其中，包括：步骤s01：在基底上制备像素驱动电路。
106.步骤s02：在完成上述步骤的基底上制备绝缘平坦层。
107.步骤s03：在完成上述步骤的基底上制备多个像素电极。
108.其中，多个像素电极分别通过开设在绝缘平坦层中的过孔连接像素驱动电路；多个像素电极排布呈阵列；沿阵列的行方向和/或列方向，任意相邻两个像素电极之间的间隔距离小于或等于设定值；第2n-1个像素电极为第一像素电极；第2n个像素电极为第二像素电极；制备像素电极包括：第一像素电极通过第一次构图工艺制备；第二像素电极通过第二次构图工艺制备；其中，n为正整数。
109.本实施例中，设定值为2μm。通过使沿阵列的行方向和/或列方向，第一像素电极通过第一次构图工艺制备；第二像素电极通过第二次构图工艺制备，相比于公开技术中所有像素电极通过一次构图工艺制备的方案，能在目前曝光设备的曝光精度下实现相邻像素电极之间的超小间隙制备，从而形成精准的像素电极的图形，确保阵列基板内像素电极图形的均匀性。
110.在一些实施例中，在阵列基板制备方法步骤的后续结构剖视图中，仅示出了绝缘平坦层上第一像素电极、第二像素电极、第一绝缘层和第二绝缘层的制备过程，像素驱动电路的结构以及制备步骤在结构剖视图中未示出，像素驱动电路都可以采用图3中的像素驱动电路结构。参照图7，为制备图3-图5中阵列基板的一种制备方法的结构剖视流程图；图8为图7中阵列基板制备方法的结构俯视流程图；其中，在绝缘平坦层4上方制备第一像素电极31和第二像素电极32，包括：步骤s101：采用构图工艺在绝缘平坦层4上形成第一像素电极31的图形；沉积第一绝缘层膜9。
111.该步骤中，通过溅射沉积氧化铟锡膜层、光刻胶涂覆、曝光、显影、湿刻工艺形成第一像素电极31的图形。通过化学气相沉积氮化硅材料的第一绝缘层膜9。
112.步骤s102：采用构图工艺在第一绝缘层膜9上形成第二像素电极32的图形。
113.该步骤中，通过溅射沉积氧化铟锡膜层、光刻胶涂覆、曝光、显影、湿刻工艺形成第二像素电极32的图形。
114.步骤s103：以第二像素电极32的图形为掩膜，刻蚀形成第一绝缘层5的图形。
115.该步骤中，通过干刻工艺刻蚀形成第一绝缘层5的图形，此干刻过程对有机绝缘材料的绝缘平坦层4的未被第一像素电极31和第二像素电极32覆盖的区域有损伤风险，如果干刻过程对有机绝缘材料的绝缘平坦层4造成损伤，会使第二像素电极32与第一绝缘层5的边缘端面坡度角增大，坡度变陡。
116.步骤s104：在第一像素电极31的图形和第二像素电极32的图形的背离基底1的一侧沉积形成第二绝缘层6。
117.该步骤中，通过化学气相沉积形成第二绝缘层6。
118.在一些实施例中，制备图3中的阵列基板时，第一像素电极31的第二子部和第二像素电极32的第二子部的厚度均为800埃；第一绝缘层5的厚度为800埃。第一像素电极31和第二像素电极32的段差较高，并且第一绝缘层5的刻蚀对绝缘平坦层4有较大的损伤风险，如果第一绝缘层5的刻蚀对绝缘平坦层4造成较大的损伤，会使第二像素电极32的边缘端面形成陡峭的坡度，坡度角较大，使第二绝缘层6的爬坡断裂风险高。
119.在一些实施例中，制备图3中的阵列基板时，第一像素电极31的第二子部和第二像素电极32的第二子部的厚度均为400埃；第一绝缘层5的厚度为600埃。相较于上述像素电极厚度方案，第一像素电极31和第二像素电极32背离基底1一侧表面与基底1之间的距离差减小，从而使采用第一像素电极31的子像素和采用第二像素电极32的子像素在显示相同大小的灰阶信号时显示亮度差异减小，可改善显示条纹现象(即显示mura现象)；同时，第一绝缘层5的刻蚀对绝缘平坦层4的损伤风险也有所改善。
120.在一些实施例中，制备图5中的阵列基板时，第一像素电极31的第二子部的厚度为1200埃；第二像素电极32的第二子部的厚度为400埃；第一绝缘层5的厚度为800埃。相较于上述像素电极第二子部的厚度方案，第一像素电极31和第二像素电极32背离基底1一侧表面与基底1之间的距离差为0，从而使采用第一像素电极31的子像素和采用第二像素电极32的子像素在显示相同大小的灰阶信号时显示亮度相同，可进一步改善或避免显示条纹现象(即显示mura现象)；但，第一像素电极31由于厚度较厚，在沉积第一像素电极膜层时由于热累积效应容易导致第一像素电极膜层局部晶化，以致刻蚀形成第一像素电极31图形时出现刻蚀残留；另外，第一绝缘层5的刻蚀对绝缘平坦层4会有一定的损伤风险。
121.在一些实施例中，在制备图4中的阵列基板时，制备绝缘平坦层4包括先后在基底1上方制备有机绝缘层和无机绝缘层，采用图7中阵列基板的制备方法，第一绝缘层5的刻蚀对绝缘平坦层4的损伤会减小；但由于绝缘平坦层4由有机绝缘层和无机绝缘层两层构成，会使阵列基板透过率降低，同时需要增加一道掩膜工艺制备无机绝缘层中的过孔，该过孔是能实现像素电极与晶体管漏极连接的过孔。
122.在一些实施例中，参照图9，为制备图3中阵列基板的另一种制备方法的结构剖视流程图；在绝缘平坦层4上方制备第一像素电极31和第二像素电极32，包括：步骤s201：采用构图工艺在绝缘平坦层4上形成第一像素电极31的图形。
123.该步骤中，通过溅射沉积氧化铟锡膜层、光刻胶涂覆、曝光、显影、湿刻工艺形成第一像素电极31的图形。
124.步骤s202：沉积第一绝缘层膜9。
125.该步骤中，通过化学气相沉积氮化硅材料的第一绝缘层膜9。
126.步骤s203：通过刻蚀工艺对第一绝缘层膜9的局部区域进行减薄；局部区域为第一绝缘层膜9的除覆盖第一像素电极31的图形以外的区域。
127.该步骤中，在形成第一绝缘层膜9中连接第二像素电极32与晶体管漏极的过孔图形的同时，通过半色调掩膜干刻工艺使第一绝缘层膜9的局部区域由800埃减薄至几十埃。
128.步骤s204：采用构图工艺在第一绝缘层膜9减薄的区域形成第二像素电极32的图形。
129.该步骤中，通过溅射沉积氧化铟锡膜层、光刻胶涂覆、曝光、显影、湿刻工艺形成第二像素电极32的图形。
130.步骤s205：以第二像素电极32的图形为掩膜，刻蚀形成第一绝缘层5的图形。
131.该步骤中，通过干刻工艺形成第一绝缘层5的图形。
132.步骤s206：在第一像素电极31的图形和第二像素电极32的图形的背离基底1的一侧沉积形成第二绝缘层6。
133.该步骤中，通过化学气相沉积形成第二绝缘层6。
134.在一些实施例中，制备图3中的阵列基板时，第一像素电极31的第二子部和第二像素电极32的第二子部的厚度分别是800埃；第一绝缘层5的厚度是几十埃。相较于图7中像素电极的制备方案，第一像素电极31和第二像素电极32背离基底1一侧表面与基底1之间的距离差减小，从而使采用第一像素电极31的子像素和采用第二像素电极32的子像素在显示相同大小的灰阶信号时显示亮度差异减小，可改善显示条纹现象(即显示mura现象)，提升采用该阵列基板的显示面板的显示效果。但刻蚀形成第一绝缘层5的图形时对有机绝缘材料的绝缘平坦层4有较大的损伤风险，如果造成较大损伤，会使第二像素电极32的边缘端面形成陡峭的坡度，坡度角较大，使第二绝缘层6的爬坡断裂风险高。
135.在一些实施例中，参照图10，为制备图6中阵列基板的一种制备方法的结构剖视流程图；在绝缘平坦层4上方制备第一像素电极31和第二像素电极32，包括：步骤s301：采用构图工艺在绝缘平坦层4上形成第一像素电极31的图形。
136.该步骤中，通过溅射沉积氧化铟锡膜层、光刻胶涂覆、曝光、显影、湿刻工艺形成第一像素电极31的图形。
137.步骤s302：对第一像素电极31进行退火处理，使第一像素电极31结晶。
138.该步骤中，采用230℃的高温对第一像素电极31进行退火处理。退火处理能使第一像素电极31的材料结晶，如使氧化铟锡材料结晶，结晶后的第一像素电极31材料在后续对第二像素电极膜层10刻蚀形成图形时不会被刻蚀去除。
139.步骤s303：沉积形成第二像素电极膜层10。
140.该步骤中，采用溅射沉积形成第二像素电极膜层10，第二像素电极膜层10在基底1上的正投影覆盖整个基底1。
141.步骤s304：采用构图工艺形成第二像素电极32的图形。
142.该步骤中，通过溅射沉积氧化铟锡膜层、光刻胶涂覆、曝光、显影、湿刻工艺形成第二像素电极32的图形。在此刻蚀过程中，不会对第一像素电极31的图形造成刻蚀损伤。
143.步骤s305：在第一像素电极31的图形和第二像素电极32的图形的背离基底1的一
侧沉积形成第二绝缘层6。
144.该步骤中，通过化学气相沉积形成第二绝缘层6。
145.本实施例中，图10中阵列基板的制备方法，使第一像素电极31和第二像素电极32背离基底1一侧表面与基底1之间的距离差为0，从而使采用第一像素电极31的子像素和采用第二像素电极32的子像素在显示相同大小的灰阶信号时显示亮度相同，可避免显示条纹现象(即显示mura现象)，提升采用该阵列基板的显示面板的显示效果。同时，图10中阵列基板的制备方法无需形成第一绝缘层，从而使该制备方法不会对未被第一像素电极31和第二像素电极32覆盖的有机绝缘材料和/或无机绝缘材料的绝缘平坦层4造成任何损伤，进而使第二绝缘层6不会出现爬坡断裂风险。
146.在一些实施例中，参照图11，为制备图6中阵列基板的另一种制备方法的结构剖视流程图；在绝缘平坦层4上方制备第一像素电极31和第二像素电极32，包括：步骤s401：采用构图工艺在绝缘平坦层4上形成第一像素电极31的图形，同时保留第一像素电极31的图形上的第一光刻胶图形11；第一光刻胶图形11在基底1上的正投影只覆盖第一像素电极31的图形。
147.该步骤中，通过溅射沉积氧化铟锡膜层、光刻胶涂覆、曝光、显影、湿刻工艺形成第一像素电极31的图形。
148.步骤s402：沉积形成第二像素电极膜层10。
149.该步骤中，采用溅射沉积形成第二像素电极膜层10，第二像素电极膜层10在基底1上的正投影覆盖整个基底1。
150.步骤s403：采用曝光工艺形成第二光刻胶图形12；第二光刻胶图形12在基底1上的正投影只覆盖第二像素电极32的图形。
151.该步骤中，曝光工艺包括曝光、显影的步骤。
152.其中，第一光刻胶图形11和第二光刻胶图形12可以都采用正性光刻胶或者负性光刻胶。
153.步骤s404：刻蚀去除第二光刻胶图形12覆盖区域以外区域的第二像素电极膜层10，形成第二像素电极32的图形。
154.该步骤中，通过湿刻工艺形成第二像素电极32的图形。
155.步骤s405：显影去除第一光刻胶图形和所述第二光刻胶图形。
156.步骤s406：在第一像素电极31的图形和第二像素电极32的图形的背离基底1的一侧沉积形成第二绝缘层6。
157.该步骤中，通过化学气相沉积形成第二绝缘层6。
158.本实施例中，图11中阵列基板的制备方法，使第一像素电极31和第二像素电极32背离基底1一侧表面与基底1之间的距离差为0，从而使采用第一像素电极31的子像素和采用第二像素电极32的子像素在显示相同大小的灰阶信号时显示亮度相同，可避免显示条纹现象(即显示mura现象)，提升采用该阵列基板的显示面板的显示效果。同时，图11中阵列基板的制备方法无需形成第一绝缘层，从而使该制备方法不会对未被第一像素电极31和第二像素电极32覆盖的有机绝缘材料和/或无机绝缘材料的绝缘平坦层4造成任何损伤，进而使第二绝缘层6不会出现爬坡断裂风险。但该制备方法在沉积形成第二像素电极膜层10时，容易使第一光刻胶图形11的光刻胶材料溅出，污染沉积腔室，造成第二像素电极膜层10的沉
积不良。
159.在一些实施例中，参照图12，为制备图6中阵列基板的又一种制备方法的结构剖视流程图；在绝缘平坦层4上方制备第一像素电极31和第二像素电极32，包括：步骤s501：在绝缘平坦层4上沉积像素电极膜层13。
160.该步骤中，采用溅射沉积形成像素电极膜层13，像素电极膜层13在基底1上的正投影覆盖整个基底1。
161.步骤s502：采用曝光工艺在像素电极膜层13上形成正性光刻胶图形14；正性光刻胶图形14在基底1上的正投影只覆盖第一像素电极的图形。
162.该步骤中，曝光工艺包括膜层涂覆、采用掩膜板16进行曝光、显影的步骤。
163.步骤s503：采用曝光工艺在像素电极膜层13上形成负性光刻胶图形15；负性光刻胶图形15在基底1上的正投影只覆盖第二像素电极的图形。
164.该步骤中，曝光工艺包括膜层涂覆、采用掩膜板16进行曝光、显影的步骤。
165.步骤s504：刻蚀形成第一像素电极31的图形和第二像素电极32的图形。
166.该步骤中，通过湿刻工艺形成第一像素电极31的图形和第二像素电极32的图形。
167.步骤s505：显影去除正性光刻胶图形和负性光刻胶图形。
168.步骤s506：在第一像素电极31的图形和第二像素电极32的图形的背离基底1的一侧沉积形成第二绝缘层6。
169.该步骤中，通过化学气相沉积形成第二绝缘层6。
170.本实施例中，图12中阵列基板的制备方法，使第一像素电极31和第二像素电极32背离基底1一侧表面与基底1之间的距离差为0，从而使采用第一像素电极31的子像素和采用第二像素电极32的子像素在显示相同大小的灰阶信号时显示亮度相同，可避免显示条纹现象(即显示mura现象)，提升采用该阵列基板的显示面板的显示效果。同时，图12中阵列基板的制备方法无需形成第一绝缘层，从而使该制备方法不会对未被第一像素电极31和第二像素电极32覆盖的有机绝缘材料和/或无机绝缘材料的绝缘平坦层4造成任何损伤，进而使第二绝缘层6不会出现爬坡断裂风险。但该制备方法在负性光刻胶膜层涂覆、显影形成负性光刻胶图形15时，显影液容易对正性光刻胶图形14造成损伤，造成第一像素电极31图形的不良。
171.本公开实施例中所提供的阵列基板及其制备方法，通过使沿像素电极阵列的行方向和/或列方向，第2n-1个像素电极通过第一次构图工艺制备；第2n个像素电极通过第二次构图工艺制备，相比于公开技术中所有像素电极通过一次构图工艺制备的方案，能在目前曝光设备的曝光精度下实现相邻像素电极之间的超小间隙制备，从而形成精准的像素电极的图形，确保阵列基板内像素电极图形的均匀性；进而能够更好地实现高分辨率阵列基板的制备。
172.第三方面，本公开实施例还提供一种显示面板，其中，包括上述实施例中的阵列基板。
173.在一些实施例中，该显示面板还包括对盒基板，阵列基板与对盒基板对盒形成间隙，间隙中填充液晶。即本实施例中的显示面板为液晶显示面板。
174.在一些实施例中，该显示面板为tn型(twisted nematic扭曲向列型)液晶显示面板，即对盒基板上设置整面公共电极，公共电极与阵列基板上的像素电极之间形成能使液
晶偏转的电场。阵列基板背离对盒基板的一侧设置背光源，背光源提供的背光通过像素电极、液晶层和公共电极后实现整个液晶显示面板的显示。
175.通过采用上述实施例中的阵列基板，能够实现该显示面板的高分辨率显示，从而提升了该显示面板的显示品质。
176.第四方面，本公开实施例还提供一种显示装置，包括上述实施例中的显示面板。
177.通过采用上述实施例中的显示面板，能够实现该显示装置的高分辨率显示，从而提升了该显示装置的显示品质。
178.该显示装置可以为：lcd面板、lcd电视、手机、平板电脑、笔记本电脑、显示器、数码相框、导航仪等任何具有显示功能的产品或部件。
179.可以理解的是，以上实施方式仅仅是为了说明本公开的原理而采用的示例性实施方式，然而本公开并不局限于此。对于本领域内的普通技术人员而言，在不脱离本公开的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本公开的保护范围。