显示设备的制作方法

显示设备
1.相关申请的交叉引用
2.本技术要求于2021年2月9日在韩国知识产权局提交的第10-2021-0018614号韩国专利申请的优先权和权益，所述韩国专利申请的全部内容通过引用并入本文中。
技术领域
3.本公开涉及显示设备。


背景技术：

4.随着对信息显示的兴趣的增加和对使用便携式信息媒介的需求的增加，对显示设备的需求和商业化正受到关注。


技术实现要素：

5.本公开的实施方式的方面和特征提供了一种具有改善的可靠性的显示设备。
6.根据本公开的实施方式的显示设备可以包括：衬底，包括显示区域和与显示区域相邻的非显示区域，多个像素位于显示区域中；驱动器，位于非显示区域中；数据线，电连接到驱动器以向多个像素中的每一个传输数据信号；第一驱动电压线和第二驱动电压线，设置在非显示区域中；以及抗静电部分，在非显示区域中并且连接在数据线与第一驱动电压线之间。这里，显示区域可以包括电连接到驱动器的一侧的至少一个第一区域和电连接到驱动器的另一侧的至少一个第二区域。此外，非显示区域可以包括与第一区域对应的第一非显示区域和与第二区域对应的第二非显示区域。
7.在实施方式中，第一驱动电压线可以包括在第一非显示区域处的第一部分以及从第一部分延伸并且在第二非显示区域处的第二部分。
8.在实施方式中，第二驱动电压线可以在第二非显示区域中。此外，第二驱动电压线可以在第二非显示区域中绕过第一驱动电压线的第二部分。第一驱动电压线和第二驱动电压线可以彼此电隔离。
9.在实施方式中，第一驱动电压线可以接收第一电源的电压，并且第二驱动电压线可以接收第二电源的电压。这里，其中，第一电源是电势比第二电源更高的驱动电源。
10.在实施方式中，显示设备还可以包括：缓冲层、栅极绝缘层、层间绝缘层，依次堆叠在衬底上；第一电源线，在显示区域处并且电连接到多个像素中的每一个；第二电源线，在显示区域处并且与第一电源线隔开，第二电源线电连接到多个像素中的每一个；焊盘部分，在非显示区域处并且包括电连接到驱动器的多个焊盘；以及线部分，在非显示区域处，并且包括电连接焊盘部分和多个像素的多个扇出线。
11.在实施方式中，非显示区域可以包括：抗静电电路区域，抗静电部分位于抗静电电路区域中；扇出区域，多个扇出线位于扇出区域中；以及焊盘区域，多个焊盘位于焊盘区域中。扇出区域可以划分成第一子区域、第二子区域和第三子区域。
12.在实施方式中，抗静电部分可以包括位于第一非显示区域中的第一抗静电部分和
位于第二非显示区域中的第二抗静电部分。这里，第一抗静电部分可以连接在位于第一区域中的数据线与第一驱动电压线的第一部分之间。此外，第二抗静电部分可以连接在位于第二区域中的数据线与第一驱动电压线的第二部分之间。
13.在实施方式中，第一抗静电部分和第二抗静电部分中的每一个可以包括至少一个晶体管。至少一个晶体管可以包括：有源图案，在缓冲层上；栅电极，在有源图案上，栅极绝缘层在栅电极与有源图案之间；以及第一端子和第二端子，分别连接到有源图案的两端。这里，栅电极可以是浮置的。
14.在实施方式中，第一抗静电部分还可以包括：第一连接线，电连接晶体管的第一端子和第二端子中的一个与第一驱动电压线的第一部分；以及第二连接线，电连接晶体管的第一端子和第二端子中的另一个与位于第一区域处的数据线。第一连接线可以与第一驱动电压线的第一部分一体设置。
15.在实施方式中，第二抗静电部分还可以包括：第一连接线，电连接晶体管的第一端子和第二端子中的一个与第一驱动电压线的第二部分；以及第二连接线，电连接晶体管的第一端子和第二端子中的另一个与位于第二区域处的数据线。第一连接线与第一驱动电压线的第二部分一体设置。
16.在实施方式中，在平面图中，第一抗静电部分和第二抗静电部分可以位于非显示区域中的彼此对应的位置处。
17.在实施方式中，第一非显示区域和第二非显示区域可以划分成在从显示区域的第一区域和第二区域朝向驱动器的方向上顺序设置的第二子区域、抗静电电路区域、第一子区域和第三子区域。
18.在实施方式中，在平面图中，第一驱动电压线的第一部分的至少一侧和第二部分的至少一侧可以位于相同的线处。
19.在实施方式中，在平面图中，第一抗静电部分和第二抗静电部分可以设置在非显示区域中的不同的位置处。
20.在实施方式中，第一非显示区域可以划分成在从第一区域朝向驱动器的方向上顺序设置的抗静电电路区域、第一子区域、第二子区域和第三子区域。第二非显示区域可以划分成在从第二区域朝向驱动器的方向上顺序设置的第二子区域、抗静电电路区域、第一子区域和第三子区域。
21.在实施方式中，多个扇出线中的每一个可以包括：第一对角线部分，位于第一子区域处；直部分，位于第二子区域处；以及第二对角线部分，位于第三子区域处。
22.在实施方式中，在第一非显示区域中，多个扇出线中的每一个可以包括沿着从第一区域朝向驱动器的方向顺序布置的第一对角线部分、直部分和第二对角线部分。此外，在第二非显示区域中，多个扇出线中的每一个可以包括沿着从第二区域朝向驱动器的方向顺序布置的直部分、第一对角线部分和第二对角线部分。
23.在实施方式中，第一驱动电压线和第二驱动电压线可以在层间绝缘层上并且可以彼此隔开。在平面图中，第一驱动电压线和第二驱动电压线可以与多个扇出线重叠。
24.在实施方式中，显示设备还可以包括：第一总线，在非显示区域中并且连接到第一电源线；以及第二总线，在非显示区域中并且连接到第二电源线。第一驱动电压线可以电连接到第一总线，并且第二驱动电压线可以电连接到第二总线。
25.在实施方式中，多个像素中的每一个可以包括：第一发射区域、第二发射区域和第三发射区域，第一发射区域、第二发射区域和第三发射区域沿着一个方向划分；以及第一电极、第二电极、第三电极和第四电极，位于第一发射区域、第二发射区域和第三发射区域中的每一个处并且在一个方向上彼此隔开。多个发光元件可以位于第一发射区域、第二发射区域和第三发射区域中的每一个处。
26.在实施方式中，多个发光元件可以包括：多个第一发光元件，在第一电极和第二电极之间并且电连接到第一电极和第二电极；以及多个第二发光元件，在第三电极和第四电极之间并且电连接到第三电极和第四电极。
27.根据本公开的实施方式的显示设备可以通过改变位于非显示区域中的第一驱动电压线和第二驱动电压线的形状而在不考虑区域的情况下通过将抗静电部分连接在第一驱动电压线和相应数据线之间来确保抗静电部分的可靠性。因此，根据本公开的实施方式的显示设备可以通过防止或减轻由于从外部输入的静电而导致的缺陷来改善可靠性。
28.此外，根据本公开的实施方式的显示设备可以通过设计显示设备使得第一驱动电压线和第二驱动电压线彼此间隔开并且通过最小化由位于非显示区域中的重叠导电层形成的堆叠结构的面积来防止或减轻由于堆叠结构而引起的缺陷。
29.根据本公开的实施方式的方面和特征不限于以上讨论的内容，并且实施方式的更多的各种方面和特征包括在本说明书中。
附图说明
30.通过参考附图更详细地描述本公开的实施方式，本公开的实施方式的以上和其他特征将变得更加显而易见，在附图中：
31.图1和图2是示意性地示出根据本公开的实施方式的发光元件的立体图；
32.图3是图1的发光元件的剖视图；
33.图4是示意性地示出根据本公开的实施方式的显示设备的平面图；
34.图5是示出根据实施方式的包括在图4中所示的第一子像素、第二子像素和第三子像素中的每一个中的组件之间的电连接关系的电路图；
35.图6是示意性地示出图4中所示的一个像素的像素电路区域的平面图；
36.图7是示意性地示出图4中所示的一个像素的发射区域的平面图；
37.图8和图9是沿着图6和图7的线i-i'截取的剖视图；
38.图10是示意性地示出根据本公开的实施方式的显示设备的平面图；
39.图11是示出根据实施方式的包括在图10的第一抗静电部分和第二抗静电部分中的组件之间的电连接关系的电路图；
40.图12是示意性地示出图10的第一抗静电部分和第二抗静电部分的平面图；
41.图13是沿着图12的线ii-ii'截取的剖视图；
42.图14是更示意性地示出图10的显示设备的平面图；
43.图15是示出图14的第一驱动电压线和第二驱动电压线的示意性放大平面图；
44.图16是沿着图15的线iii-iii'截取的剖视图；
45.图17是图14的部分ea1的示意性放大图；
46.图18是沿着图17的线iv-iv'截取的剖视图；
47.图19是图14的部分ea2的示意性放大图；
48.图20是沿着图19的线v-v'截取的剖视图；以及
49.图21是示意性地示出根据本公开的实施方式的显示设备的平面图。
具体实施方式
50.本公开可以以各种方式修改并且具有各种形式。因此，将在附图中示出实施方式，并且将在说明书中详细描述实施方式。然而，应当理解，本公开不旨在限于所公开的特定形式，并且本公开包括在本公开的精神和技术范围内的所有修改、等同和替代。
51.在描述每个附图时，类似的附图标记用于类似的组件。在附图中，为了本公开的清楚起见，基于实际尺寸放大示出结构的尺寸。“第一”、“第二”等术语可用于描述各种组件，但是组件不应受到术语的限制。术语仅用于将一个组件和另一组件区分开的目的。例如，在不脱离本公开的范围的情况下，第一组件可以被称为第二组件，并且类似地，第二组件也可以被称为第一组件。单数表达包括复数表达，除非上下文另外清楚地指示。
52.应当理解，在本技术中，“包括”、“具有”等术语用于指定在说明书中描述的特征、数量、步骤、操作、组件、部分或其组合的存在，但不预先排除一个或多个其他特征、数量、步骤、操作、组件、部分或其组合的存在或添加的可能性。此外，在层、膜、区域、板等的一部分被称为在另一部分“上”的情况下，它不仅包括该部分直接在另一部分“上”的情况，而且还包括在该部分和另一部分之间还有另一部分的情况。此外，在本说明书中，当层、膜、区域、板等的一部分形成在另一部分上时，形成方向不限于向上方向，而是包括在侧表面上或在向下方向上形成该部分。相反，当层、膜、区域、板等的一部分形成在另一部分“之下”时，这不仅包括该部分直接在另一部分“下面”的情况，而且还包括在该部分和另一部分之间还有另一部分的情况。
53.在本技术中，在组件(例如，
‘
第一组件’)与另一组件(例如，
‘
第二组件’)可操作地或通信地联接/可操作地或通信地联接到另一组件(例如，
‘
第二组件’)或者“连接到”另一组件(例如，
‘
第二组件’)的情况下，该情况应当理解为，该组件可以直接连接到另一组件，或者可以通过另一组件(例如，
‘
第三组件’)连接到另一组件。相反，在组件(例如，
‘
第一组件’)与另一组件(例如，
‘
第二组件’)直接联接/直接联接到另一组件(例如，
‘
第二组件’)或者“直接连接到”另一组件(例如，
‘
第二组件’)的情况下，该情况应当理解为，另一组件(例如，
‘
第三组件’)不存在于该组件和另一组件之间。
54.在下文中，将参考附图详细描述本公开的实施方式和本领域技术人员理解本公开所必需的其他细节。在下面的描述中，单数表达包括复数表达，除非上下文另外清楚地指示。
55.图1和图2是示意性地示出根据本公开的实施方式的发光元件ld的立体图，并且图3是图1的发光元件ld的剖视图。
56.在本公开的实施方式中，发光元件ld的类型和/或形状不限于图1至图3中所示的实施方式。
57.参考图1至图3，发光元件ld可以包括第一半导体层11、第二半导体层13和插置在第一半导体层11和第二半导体层13之间的有源层12。例如，发光元件ld可以实现为其中第一半导体层11、有源层12和第二半导体层13顺序堆叠的发光堆叠件。
58.发光元件ld可以设置成在一个方向上延伸的形状。当发光元件ld的延伸方向被称为长度方向时，发光元件ld可以包括沿着延伸方向的一端(或下端)和另一端(或上端)。第一半导体层11和第二半导体层13中的任一个可以设置在发光元件ld的一端(或下端)处，并且第一半导体层11和第二半导体层13中的另一个可以位于发光元件ld的另一端(或上端)处。例如，第一半导体层11可以位于发光元件ld的一端(或下端)处，并且第二半导体层13可以位于发光元件ld的另一端(或上端)处。
59.发光元件ld可以设置成各种形状。例如，如图1中所示，发光元件ld可以具有在长度l方向上长(即，纵横比大于1)的杆形状、棒形状、柱形状等。在本公开的实施方式中，发光元件ld在长度l方向上的长度l可以大于发光元件ld的直径d(或截面的宽度)。然而，本公开不限于此。根据实施方式，如图2中所示，发光元件ld可以具有在长度l方向上短(即，纵横比小于1)的杆形状、棒形状、柱形状等。此外，发光元件ld可以具有其中长度l和直径d相同的杆形状、棒形状、柱形状等。
60.发光元件ld可以包括例如制造成极小以具有约微米级或纳米级的直径d和/或长度l的发光二极管(led)。
61.当发光元件ld在长度l方向上长(即，纵横比大于1)时，发光元件ld的直径d可以是约0.5μm至6μm，并且长度l可以是约1μm至10μm。然而，发光元件ld的直径d和长度l不限于此。可以改变发光元件ld的尺寸以满足发光元件ld所应用的照明设备或发光显示设备的要求条件(或设计条件)。
62.例如，第一半导体层11可以包括至少一个n型半导体层。例如，第一半导体层11可以包括inalgan、gan、algan、ingan、aln和inn中的任一种半导体材料，并且可以是掺杂有诸如si、ge或sn的第一导电掺杂剂(或n型掺杂剂)的n型半导体层。然而，构成第一半导体层11的材料不限于此，并且其他各种材料可以构成第一半导体层11。第一半导体层11可以包括沿着发光元件ld的长度l的方向的接触有源层12的上表面和暴露于外部的下表面。第一半导体层11的下表面可以是发光元件ld的一端(或下端)。
63.有源层12可以设置在第一半导体层11上，并且可以形成为单量子阱结构或多量子阱结构。例如，当有源层12形成为多量子阱结构时，在有源层12中，势垒层、应变增强层和阱层可以周期性地和重复地堆叠为一个单元。应变增强层可以具有比势垒层的晶格常数小的晶格常数，以进一步增强施加到阱层的应变，例如压缩应变。然而，有源层12的结构不限于上述实施方式。
64.有源层12可以发射波长为400nm至900nm的光，并且可以使用双异质结构。在本公开的实施方式中，掺杂有导电掺杂剂的包覆层可以沿着发光元件ld的长度l的方向形成在有源层12上和/或之下。例如，包覆层可以由algan层或inalgan层形成。根据实施方式，诸如algan或inalgan的材料可用于形成有源层12。此外，其他各种材料可配置有源层12。有源层12可以包括接触第一半导体层11的第一表面和接触第二半导体层13的第二表面。
65.当在发光元件ld的两端之间施加适当电压(例如，预定电压)或更大电压的电场时，发光元件ld在电子-空穴对在有源层12中复合的同时发光。通过使用这种原理控制发光元件ld的发光，发光元件ld可以用作包括显示设备的像素在内的各种发光设备的光源(或发光源)。
66.第二半导体层13可以设置在有源层12的第二表面上，并且可以包括与第一半导体
层11的类型不同的类型的半导体层。例如，第二半导体层13可以包括至少一个p型半导体层。例如，第二半导体层13可以包括inalgan、gan、algan、ingan、aln和inn中的至少一种半导体材料，并且可以包括掺杂有诸如mg、zn、ca、sr或ba的第二导电掺杂剂(或p型掺杂剂)的p型半导体层。然而，构成第二半导体层13的材料不限于此，并且其他各种材料可构成第二半导体层13。第二半导体层13可以包括沿着发光元件ld的长度l的方向的与有源层12的第二表面接触的下表面和暴露于外部的上表面。这里，第二半导体层13的上表面可以是发光元件ld的另一端(或上端)。
67.在本公开的实施方式中，第一半导体层11和第二半导体层13在发光元件ld的长度l的方向上可以具有彼此不同的厚度。例如，沿着发光元件ld的长度l的方向，第一半导体层11的厚度可以相对大于第二半导体层13的厚度。因此，相比于第一半导体层11的下表面(例如，发光元件ld的下端)，发光元件ld的有源层12可以定位得更靠近第二半导体层13的上表面(例如，发光元件ld的上端)。
68.尽管第一半导体层11和第二半导体层13被示出为由一个层构成，但是本公开不限于此。在本公开的实施方式中，根据有源层12的材料，第一半导体层11和第二半导体层13中的每一个还可以包括至少一个层，例如包覆层和/或拉伸应变势垒减小(tsbr)层。tsbr层可以是设置在具有不同晶格结构的半导体层之间并用作缓冲器以减小相邻层之间的晶格常数差的应变消除层。tsbr层可由诸如p-gainp、p-alinp和p-algainp的p型半导体层构成，但本公开不限于此。
69.根据实施方式，除了上述第一半导体层11、有源层12和第二半导体层13之外，发光元件ld还可以包括设置在第二半导体层13(例如，发光元件ld的上端)上的接触电极(在下文中，称为“第一接触电极”)。此外，根据另一实施方式，发光元件ld还可以包括设置在第一半导体层11的一端(例如，发光元件ld的下端)处的另一接触电极(在下文中，称为“第二接触电极”)。
70.第一接触电极和第二接触电极中的每一个可以是欧姆接触电极，但本公开不限于此。根据实施方式，第一接触电极和第二接触电极可以是肖特基接触电极。第一接触电极和第二接触电极可以包括导电材料。例如，第一接触电极和第二接触电极可以包括单独或组合使用的铬(cr)、钛(ti)、铝(al)、金(au)、镍(ni)、其氧化物、其合金等不透明金属，但本公开不限于此。根据实施方式，第一接触电极和第二接触电极还可以包括透明导电氧化物，诸如氧化铟锡(ito)、氧化铟锌(izo)、氧化锌(zno)、氧化铟镓锌(igzo)和氧化铟锡锌(itzo)。
71.包括在第一接触电极和第二接触电极中的材料可以彼此相同或不同。第一接触电极和第二接触电极可以是基本上透明的或半透明的。因此，由发光元件ld产生的光可以穿过第一接触电极和第二接触电极中的每一个，并且可以发射到发光元件ld的外部。根据实施方式，当由发光元件ld产生的光不穿过第一接触电极和第二接触电极并且通过除了发光元件ld的两端之外的区域发射到发光元件ld的外部时，第一接触电极和第二接触电极可以包括不透明金属。
72.在本公开的实施方式中，发光元件ld还可以包括绝缘膜14(或绝缘层)。然而，根据实施方式，绝缘膜14可以被省略或者可以设置为仅覆盖(或围绕)第一半导体层11、有源层12和第二半导体层13的一部分。
73.绝缘膜14可以防止当有源层12接触除了相同发光元件ld的第一半导体层11和第
二半导体层13之外的导电材料时可能发生的短路。此外，绝缘膜14可以减少或最小化发光元件ld的表面缺陷，以改善发光元件ld的寿命和发光效率。此外，当多个发光元件ld密集设置时，绝缘膜14可以防止可能在发光元件ld之间发生的不期望的短路。当可以防止有源层12与外部导电材料发生短路时，绝缘膜14的存在或缺失不受限制。
74.绝缘膜14可以设置成环绕(例如，部分或完全围绕或覆盖)包括第一半导体层11、有源层12和第二半导体层13的发光堆叠件的外表面(例如，外周表面或外圆周表面)的形式。
75.在上述实施方式中，绝缘膜14可以环绕(例如，部分或完全围绕)第一半导体层11、有源层12和第二半导体层13中的每一个的外表面(例如，外周表面或外圆周表面)，但是本公开不限于此。根据实施方式，当发光元件ld包括第一接触电极时，绝缘膜14可以环绕(例如，部分或完全围绕)第一半导体层11、有源层12、第二半导体层13和第一接触电极中的每一个的外表面(例如，外周表面或外圆周表面)。根据一些实施方式，绝缘膜14可以不完全围绕第一接触电极的外表面(例如，外周表面或外圆周表面)，或者可以仅环绕(例如，围绕)第一接触电极的外表面(例如，外周表面或外圆周表面)的一部分，并且可以不围绕第一接触电极的外表面(例如，外周表面或外圆周表面)的剩余部分。此外，根据实施方式，当第一接触电极设置在发光元件ld的另一端(或上端)处并且第二接触电极设置在发光元件ld的一端(或下端)处时，绝缘膜14可以暴露第一接触电极和第二接触电极中的每一个的至少一个区域。
76.绝缘膜14可以包括透明绝缘材料。例如，绝缘膜14可包括选自由氧化硅(sio
x
)、氮化硅(sin
x
)、氮氧化硅(sio
x
ny)、氧化铝(alo
x
)、氧化钛(tio
x
)、氧化铪(hfo
x
)、氧化钛锶(srtio
x
)、氧化钴(co
x
oy)、氧化镁(mgo)、氧化锌(zno
x
)、氧化钌(ruo
x
)、氧化镍(nio)、氧化钨(wo
x
)、氧化钽(tao
x
)、氧化钆(gdo
x
)、氧化锆(zro
x
)、氧化镓(gao
x
)、氧化钒(v
x
oy)、zno:al、zno:b、in
x
oy:h、氧化铌(nb
x
oy)、氟化镁(mgf
x
)、氟化铝(alf
x
)、alucone聚合物膜、氮化钛(tin)、氮化钽(tan)、氮化铝(aln
x
)、氮化镓(gan)、氮化钨(wn)、氮化铪(hfn)、氮化铌(nbn)、氮化钆(gdn)、氮化锆(zrn)和氮化钒(vn)构成的群组中的至少一种绝缘材料，但本公开不限于此，并且可以使用具有绝缘性质的各种材料作为绝缘膜14的材料。
77.绝缘膜14可以设置成单层的形式，或者可以设置成包括至少双层的多层的形式。例如，当绝缘膜14由包括顺序堆叠的第一层和第二层的双层形成时，第一层和第二层可以由不同的材料(或物质)形成，并且可以在不同的工艺中形成。根据实施方式，第一层和第二层可以通过包括相同材料的连续工艺形成。
78.根据实施方式，发光元件ld可以用核-壳结构的发光图案来实现。在这种情况下，上述第一半导体层11可以位于核(即，发光元件ld的中间(或者中心或中央区域))中，有源层12可以设置和/或形成为环绕(例如，围绕)第一半导体层11的外表面(例如，外周表面或外圆周表面)的形式，并且第二半导体层13可以设置和/或形成为环绕(例如，围绕)有源层12的外表面(例如，外周表面或外圆周表面)的形式。此外，发光元件ld还可以包括接触电极，该接触电极环绕(例如，围绕)第二半导体层13的至少一侧。此外，根据实施方式，发光元件ld还可以包括绝缘膜14，绝缘膜14设置在核-壳结构的发光图案的外表面(例如，外周表面或外圆周表面)上并且包括透明绝缘材料。用具有核-壳结构的发光图案实现的发光元件ld可以通过生长方法制造。
79.上述发光元件ld可以用作各种显示设备的发光源(或光源)。发光元件ld可以通过表面处理工艺制造。例如，当多个发光元件ld混合在流体溶液(或溶剂)中并提供给每个像素区域(例如，每个像素的发射区域或每个子像素的发射区域)时，可以对发光元件ld中的每一个进行表面处理，使得发光元件ld可以被均匀地喷射，而不会在溶液中不均匀地聚集。
80.包括上述发光元件ld的发光单元(或发光设备)可以用于需要光源的各种类型的电子设备(包括显示设备)中。例如，当多个发光元件ld设置在显示面板的每个像素的像素区域中时，发光元件ld可以用作每个像素的光源。然而，发光元件ld的应用领域不限于上述示例。例如，发光元件ld可以用于需要光源的其他类型的电子设备(诸如照明设备)中。
81.图4是示意性地示出根据本公开的实施方式的显示设备dd的平面图。
82.在图4中，为方便起见，集中于显示图像的显示区域da示意性地示出了显示设备dd(具体地，设置在显示设备dd中的显示面板dp)的结构。
83.在实施方式中，两个组件之间的术语“连接”可以指电连接和物理连接两者。
84.当显示设备是显示设备的至少一个表面是显示表面的电子设备时，诸如智能电话、电视、平板pc、移动电话、视频电话、电子书阅读器、台式pc、膝上型pc、网络书计算机、工作站、服务器、pda、便携式多媒体播放器(pmp)、mp3播放器、医疗设备、相机或可穿戴设备，本公开可应用于显示设备。
85.参考图1至图4，根据本公开的实施方式的显示设备dd可以包括衬底sub、多个像素pxl和线部分。
86.根据驱动发光元件ld的方法，显示设备dd可以被分类为无源矩阵型显示设备和有源矩阵型显示设备。例如，当显示设备dd实现为有源矩阵型时，像素pxl中的每一个可以包括控制提供给发光元件ld的电流量的驱动晶体管、将数据信号传送到驱动晶体管的开关晶体管等。
87.显示设备dd可以设置成各种形状，并且例如可以设置成具有彼此平行的两对边的矩形板形状，但是本公开不限于此。当显示设备dd设置成矩形板形状时，两对边中的一对边可以设置成比另一对边长。为了方便起见，公开了显示设备dd具有拥有一对长边和一对短边的矩形形状的情况。另外，长边的延伸方向表示为第一方向dr1，短边的延伸方向表示为第二方向dr2，并且垂直于长边和短边的延伸方向的方向表示为第三方向dr3。设置成矩形板形状的显示设备dd可以在一个长边和一个短边接触(或相交)的拐角部分中配置为圆润形状，但是本公开不限于此。
88.衬底sub可以包括显示区域da和非显示区域nda。
89.显示区域da可以是设置显示图像的像素pxl的区域。为了方便起见，在图4中仅示出了一个像素pxl，但是事实上可以在衬底sub的显示区域da中设置多个像素pxl。
90.衬底sub可以包括透明绝缘材料并且可以透射光。衬底sub可以是刚性衬底或柔性衬底。
91.衬底sub上的一个区域可以设置为显示区域da，并且因此可以设置像素pxl。衬底sub上的剩余区域可以设置为非显示区域nda。例如，衬底sub可以包括显示区域da以及设置在显示区域da周围(或设置成邻近显示区域da)以沿着显示区域da的边缘或周边环绕(例如，围绕)显示区域da的非显示区域nda，显示区域da包括其中设置每个像素pxl的像素区域pxa。
92.像素pxl中的每一个可以设置在衬底sub上的显示区域da中的像素区域pxa中。在本公开的实施方式中，像素pxl可以以条纹布置结构或布置结构布置在显示区域da中，但是本公开不限于此。布置结构可以被称为rgbg矩阵结构(例如，矩阵结构或rgbg结构(例如，结构))。是韩国三星显示有限公司的注册商标。像素pxl中的每一个可以包括由相应的扫描信号和数据信号驱动的至少一个发光元件ld。发光元件ld可以具有小至微米级或纳米级的尺寸，并且可以与相邻的发光元件ld并联连接，但是本公开不限于此。发光元件ld可以配置像素pxl中的每一个的光源。
93.像素pxl中的每一个可以包括由合适的信号(例如，预定信号)(例如，扫描信号、数据信号等)和/或合适的电源(例如，预定电源)(例如，第一驱动电源、第二驱动电源等)驱动的至少一个光源(例如，图1中所示的发光元件ld)。然而，可以用作像素pxl中的每一个的光源的发光元件ld的类型不限于此。
94.第一子像素spxl1、第二子像素spxl2和第三子像素spxl3可以设置在设置有像素pxl中的每一个的像素区域pxa中。在实施方式中，第一子像素spxl1可以是红色像素，第二子像素spxl2可以是绿色像素，并且第三子像素spxl3可以是蓝色像素。然而，本公开不限于此，并且根据实施方式，第二子像素spxl2可以是红色像素，第一子像素spxl1可以是绿色像素，并且第三子像素spxl3可以是蓝色像素。此外，根据另一实施方式，第三子像素spxl3可以是红色像素，第一子像素spxl1可以是绿色像素，并且第二子像素spxl2可以是蓝色像素。
95.彼此隔开的第一电极el1、第二电极el2、第三电极el3和第四电极el4可以设置在像素区域pxa的一个区域(在下文中，称为“子像素区域”)中，在像素区域pxa中设置有第一子像素spxl1、第二子像素spxl2和第三子像素spxl3中的每一个。例如，在子像素区域中，可以设置沿着第一方向dr1彼此隔开并且在第二方向dr2上延伸的第一电极el1、第二电极el2、第三电极el3和第四电极el4。至少一个发光元件ld可以设置(或提供)在第一电极el1、第二电极el2、第三电极el3和第四电极el4中的两个相邻电极之间。稍后参考图6至图9描述设置在像素区域pxa中的组件。
96.至少一个第一开口区域op1(或电极分离区域)可以位于子像素区域中。作为示例，第一开口区域op1可以位于第一子像素spxl1、第二子像素spxl2和第三子像素spxl3中的每一个的至少一侧上。可以从第一开口区域op1部分地去除第一电极el1、第二电极el2、第三电极el3和第四电极el4中的至少一个。
97.用于向像素pxl提供期望的驱动电压(例如，预定的驱动电压)的电源线pl可以设置在显示区域da中。电源线pl可以包括第一电源线pl1和第二电源线pl2。
98.第一电源线pl1和第二电源线pl2可以在一个方向上延伸，例如在第二方向dr2上延伸。多个第一电源线pl1和第二电源线pl2可以沿着第一方向dr1以至少一个像素pxl(或像素区域pxa)的距离布置在显示区域da中。提供给一个像素pxl的第一电源线pl1可以具有网格形状(或栅格形状)，并且可以连接到提供给该一个像素pxl的相邻像素pxl的第一电源线pl1。提供给一个像素pxl的第二电源线pl2可以具有网格形状(或栅格形状)，并且可以连接到提供给该一个像素pxl的相邻像素pxl的第二电源线pl2。
99.第一电源线pl1可以公共连接到沿着与其延伸方向相同的方向顺序布置的多个像
素pxl。例如，第一电源线pl1可以在第二方向dr2上延伸，并且可以公共连接到沿着第二方向dr2顺序布置的多个像素pxl。类似地，第二电源线pl2可以公共连接到沿着与其延伸方向相同的方向顺序布置的多个像素pxl。例如，第二电源线pl2可以在第二方向dr2上延伸，并且可以公共连接到沿着第二方向dr2顺序布置的多个像素pxl。
100.在实施方式中，第一电源线pl1的一个区域可以设置成与至少一个像素pxl的像素区域pxa重叠，但是本公开不限于此。第一电源线pl1可以电连接到设置在非显示区域nda中的第一总线bul1，并且可以通过第一总线bul1电连接到第一驱动电压线dvl1。当驱动显示设备dd时，可以向第一驱动电压线dvl1提供第一驱动电源(例如，高电势驱动电源)的电压。
101.第二电源线pl2的一个区域可以设置成与至少一个像素pxl的像素区域pxa重叠，但是本公开不限于此。第二电源线pl2可以电连接到设置在非显示区域nda中的第二总线bul2，并且可以通过第二总线bul2电连接到第二驱动电压线dvl2。当驱动显示设备dd时，可以向第二驱动电压线dvl2提供第二驱动电源(例如，低电势驱动电源)的电压。
102.非显示区域nda可以是设置电连接到像素pxl以驱动像素pxl的线(例如，预定线)(例如，扇出线)、焊盘和/或内置电路单元的区域。例如，线部分、总线bul、第一驱动电压线dvl1、第二驱动电压线dvl2和焊盘部分pd可以设置在非显示区域nda中。
103.非显示区域nda可以设置在显示区域da的至少一侧上。非显示区域nda可以环绕(例如，可以围绕)显示区域da的周边(例如，外围或边缘)。
104.线部分可以设置在非显示区域nda中，并且可以电连接驱动器dic(或焊盘部分pd)和像素pxl。线部分可以向每个像素pxl提供信号，并且可以包括连接到每个像素pxl的信号线，例如，连接到扫描线、数据线、发射控制线等的扇出线lp。此外，线部分可以包括连接到每个像素pxl以补偿电特性变化的信号线，例如，连接到控制线、感测线等的扇出线lp。
105.总线bul可以位于非显示区域nda中以环绕(例如，围绕)显示区域da的至少一侧。在实施方式中，总线bul可以包括第一总线bul1和第二总线bul2。
106.第一总线bul1可以电连接到第一电源线pl1和第一驱动电压线dvl1(或焊盘部分pd的第一电源焊盘)。例如，当驱动显示设备dd时，第一总线bul1可以连接在第一电源线pl1和第一驱动电压线dvl1(或焊盘部分pd的第一电源焊盘)之间，以将施加到第一驱动电压线dvl1(或焊盘部分pd的第一电源焊盘)的第一驱动电源的电压传输到第一电源线pl1。
107.在显示设备dd的制造步骤期间，在每个像素pxl的像素区域pxa中对准发光元件ld的步骤中，第一总线bul1可以电连接到设置在母衬底上的第一对准焊盘，以将施加到第一对准焊盘的第一对准信号传输到第一子像素spxl1、第二子像素spxl2和第三子像素spxl3中的每一个的第一电极el1和第四电极el4。为此，第一总线bul1可以首先形成为连接到第一子像素spxl1、第二子像素spxl2和第三子像素spxl3中的每一个的第一电极el1和第四电极el4，并且在完成发光元件ld的对准之后，第一总线bul1可以与第一子像素spxl1、第二子像素spxl2和第三子像素spxl3中的每一个的第一电极el1和第四电极el4中的每一个分离。
108.第二总线bul2可以电连接到第二电源线pl2和第二驱动电压线dvl2(或焊盘部分pd的第二电源焊盘)。例如，第二总线bul2可以连接在第二电源线pl2和第二驱动电压线dvl2(或焊盘部分pd的第二电源焊盘)之间，以在驱动显示设备dd时将施加到第二驱动电压线dvl2(或焊盘部分pd的第二电源焊盘)的第二驱动电源的电压传输到第二电源线pl2。
109.在对准发光元件ld的上述步骤中，第二总线bul2可以电连接到设置在母衬底上的
第二对准焊盘，以将施加到第二对准焊盘的第二对准信号传输到第一子像素spxl1、第二子像素spxl2和第三子像素spxl3中的每一个的第二电极el2和第三电极el3。为此，第二总线bul2可以首先形成为连接到第一子像素spxl1、第二子像素spxl2和第三子像素spxl3中的每一个的第二电极el2和第三电极el3，并且在完成发光元件ld的对准之后，第二总线bul2可以与第一子像素spxl1、第二子像素spxl2和第三子像素spxl3中的每一个的第二电极el2和第三电极el3中的每一个分离。
110.在实施方式中，第一总线bul1和第二总线bul2中的至少一个可以具有闭环形状。例如，第一总线bul1和第二总线bul2中的每一个可以具有闭环形状以环绕(例如，围绕)显示区域da的边缘。然而，本公开不限于此，并且根据实施方式，第一总线bul1和第二总线bul2中的一个可以具有闭环形状，并且第一总线bul1和第二总线bul2中的另一个可以具有不完全围绕边缘的形状，例如，其一部分是开放的开环形状。
111.当第一总线bul1和第二总线bul2具有闭环形状时，可以减小或最小化第一驱动电源和第二驱动电源的电压降。此外，通过将第一总线bul1和第二总线bul2分别连接到第一电源线pl1和第二电源线pl2的两端，可以在两个方向上分别向第一电源线pl1和第二电源线pl2提供(例如，施加到第一驱动电压线dvl1的)第一驱动电源的电压和(例如，施加到第二驱动电压线dvl2的)第二驱动电源的电压。因此，可以防止或减小由于第一驱动电源和第二驱动电源的电压降而引起的像素pxl的亮度偏差。
112.此外，当第一总线bul1和第二总线bul2具有闭环形状时，在对准发光元件ld的上述步骤中，相应的对准信号可以稳定地施加到第一子像素spxl1、第二子像素spxl2和第三子像素spxl3中的每一个的第一电极el1、第二电极el2、第三电极el3和第四电极el4中的每一个。
113.根据实施方式，可以设置环绕(例如，围绕)第二总线bul2的另一总线。另一总线可以设置在总线bul的最外部区域(或外部)处，以用作屏蔽线。
114.焊盘部分pd可以包括多个焊盘p。焊盘p可以提供(或传输)用于驱动设置在显示区域da中的像素pxl和/或内置电路单元的驱动电力和信号。
115.焊盘p中的至少一个可以是第一电源焊盘。第一电源焊盘可以连接到第一驱动电压线dvl1并最终连接到第一总线bul1。在对准发光元件ld的步骤中，第一电源焊盘可以电连接到第一对准焊盘，并且通过第一总线bul1将从第一对准焊盘提供的第一对准信号传输到第一子像素spxl1、第二子像素spxl2和第三子像素spxl3中的每一个的第一电极el1和第四电极el4。
116.焊盘p中的至少另一个可以是第二电源焊盘。第二电源焊盘可以连接到第二驱动电压线dvl2，并最终连接到第二总线bul2。在对准发光元件ld的步骤中，第二电源焊盘可以电连接到第二对准焊盘，并且通过第二总线bul2将从第二对准焊盘提供的第二对准信号传输到第一子像素spxl1、第二子像素spxl2和第三子像素spxl3中的每一个的第二电极el2和第三电极el3。
117.驱动器dic可以位于焊盘部分pd上。驱动器dic可以包括连接到包括在焊盘部分pd中的焊盘p的输入/输出焊盘。例如，驱动器dic可以是集成电路(ic)。驱动器dic可接收从印刷电路板输出的驱动信号，并基于所接收的驱动信号输出待提供给像素pxl的适当的信号(例如，预定信号)、适当驱动电源的电压(例如，预定驱动电源的电压)等。上述的适当信号
(例如，预定信号)和适当驱动电源的电压(例如，预定驱动电源的电压)可以通过输入/输出焊盘中的一些提供给焊盘部分pd的相应焊盘p。驱动器dic可以包括连接到第一电源焊盘和第二电源焊盘中的每一个的电源焊盘，以在驱动显示设备dd时向第一电源焊盘和第二电源焊盘提供驱动电源的电压。
118.在上述实施方式中，驱动器dic设置在焊盘部分pd上，但是本公开不限于此。根据实施方式，驱动器dic可以设置在电路板上。
119.第一驱动电压线dvl1可以位于非显示区域nda的位于驱动器dic的一侧和显示区域da之间的一个区域中。第一驱动电压线dvl1可以与焊盘部分pd的第一电源焊盘一体形成(或设置)以连接到第一电源焊盘。第一驱动电源的电压可以提供给第一驱动电压线dvl1。第一驱动电压线dvl1可以通过第一连接构件cnt1电连接到第一总线bul1。这里，可以设置多个第一连接构件cnt1。多个第一连接构件cnt1中的每一个的一端可以连接到第一总线bul1，并且多个第一连接构件cnt1中的每一个的另一端可以连接到第一驱动电压线dvl1。在完成发光元件ld的对准之后，第一连接构件cnt1可以与第一总线bul1分离。
120.第二驱动电压线dvl2可以位于非显示区域nda的位于驱动器dic的另一侧和显示区域da之间的一个区域中。第二驱动电压线dvl2可以与焊盘部分pd的第二电源焊盘一体形成(或设置)以连接到第二电源焊盘。第二驱动电源的电压可以提供给第二驱动电压线dvl2。第二驱动电压线dvl2可以通过第二连接构件cnt2电连接到第二总线bul2。这里，可以设置多个第二连接构件cnt2。多个第二连接构件cnt2中的每一个的一端可以连接到第二总线bul2，并且多个第二连接构件cnt2中的每一个的另一端可以连接到第二驱动电压线dvl2。在完成发光元件ld的对准之后，第二连接构件cnt2可以与第二总线bul2分离。
121.在本公开的实施方式中，一个驱动器dic可基于沿着第二方向dr2与驱动器dic的中心(或中间)交叉的虚拟线vl划分为第一部分dica(或一侧)和第二部分dicb(或另一侧)。例如，在平面图中，第一部分dica可以是驱动器dic的左侧，并且第二部分dicb可以是驱动器dic的右侧。
122.显示区域da可以包括与驱动器dic的第一部分dica对应的至少一个第一区域a1和与驱动器dic的第二部分dicb对应的至少一个第二区域a2。第一区域a1可以是显示区域da的其中定位有电连接到驱动器dic的第一部分dica的像素pxl(在下文中，称为“第一像素”)的区域，并且第二区域a2可以是显示区域da的其中定位有电连接到驱动器dic的第二部分dicb的像素pxl(在下文中，称为“第二像素”)的区域。
123.第二驱动电压线dvl2可以位于非显示区域nda的与第二区域a2对应的一个区域中。例如，第二驱动电压线dvl2可以位于非显示区域nda的位于第二区域a2和驱动器dic的第二部分dicb之间的一个区域中。第二驱动电压线dvl2可以电连接到第二像素pxl中的每一个的第二电源线pl2，以将施加到第二驱动电压线dvl2的第二驱动电源的电压传输到第二电源线pl2。传输到第二像素pxl中的每一个的第二驱动电源的电压可以通过第二区域a2中的具有网格形状的第二电源线pl2传输到位于第一区域a1中的第一像素pxl中的每一个的第二电源线pl2。
124.第一驱动电压线dvl1可以包括主体部分bdp(或第一部分)和延伸部分etp(或第二部分)，主体部分bdp位于非显示区域nda的位于第一区域a1和驱动器dic的第一部分dica之间的一个区域中，延伸部分etp在第一方向dr1上从主体部分bdp延伸并且位于非显示区域
nda的其中定位有第二驱动电压线dvl2的一个区域中。此时，延伸部分etp可以定位成与第二驱动电压线dvl2隔开，并且可以与第二驱动电压线dvl2电隔离和物理分离。
125.主体部分bdp可以电连接到第一像素pxl中的每一个的第一电源线pl1，以将第一驱动电源的电压传输到第一电源线pl1。此外，延伸部分etp可以电连接到第二像素pxl中的每一个的第一电源线pl1，以将第一驱动电源的电压传输到第一电源线pl1。
126.第一驱动电压线dvl1和第二驱动电压线dvl2可以定位成彼此隔开，并且可以彼此电隔离和物理分离。第二驱动电压线dvl2可以设计成绕过非显示区域nda的一个区域中的第一驱动电压线dvl1的延伸部分etp的形状。
127.稍后参考图10至图21给出第一驱动电压线dvl1和第二驱动电压线dvl2的详细描述。
128.图5是示出根据实施方式的包括在图4中所示的第一子像素spxl1、第二子像素spxl2和第三子像素spxl3中的每一个中的组件之间的电连接关系的电路图。
129.例如，图5示出了根据实施方式的可应用于有源矩阵显示设备dd的第一子像素spxl1、第二子像素spxl2和第三子像素spxl3中的每一个中所包括的组件之间的电连接关系。然而，可应用于本公开的实施方式的第一子像素spxl1、第二子像素spxl2和第三子像素spxl3中的每一个中所包含的组件的类型不限于此。在以下实施方式中，当统称第一子像素spxl1、第二子像素spxl2和第三子像素spxl3时，第一子像素spxl1、第二子像素spxl2和第三子像素spxl3被称为子像素spxl或多个子像素spxl。
130.在图5中，不仅图4中所示的第一子像素spxl1、第二子像素spxl2和第三子像素spxl3中的每一个中所包括的组件而且其中设置有组件的区域被称为子像素spxl。
131.参考图1至图5，第一子像素spxl1、第二子像素spxl2和第三子像素spxl3中的每一个可以包括产生与数据信号对应的亮度的光的发光单元emu(或发光部分)。此外，子像素spxl还可以选择性地包括用于驱动发光单元emu的像素电路pxc。
132.根据实施方式，发光单元emu可以包括并联连接在第一电源线pl1和第二电源线pl2之间的多个发光元件ld，第一电源线pl1施加有第一驱动电源vdd的电压，第二电源线pl2施加有第二驱动电源vss的电压。例如，发光单元emu可以包括经由像素电路pxc和第一电源线pl1连接到第一驱动电源vdd的第一电极el1(或“第一对准电极”)、经由第二电源线pl2连接到第二驱动电源vss的第二电极el2(或“第二对准电极”)以及在相同的方向上并联连接在第一电极el1和第二电极el2之间的多个发光元件ld。在本公开的实施方式中，第一电极el1可以是阳极，并且第二电极el2可以是阴极。这里，第一电源线pl1可以是参考图4描述的第一电源线pl1，并且第二电源线pl2可以是参考图4描述的第二电源线pl2。
133.包括在发光单元emu中的发光元件ld中的每一个可以包括通过第一电极el1连接到第一驱动电源vdd的一端和通过第二电极el2连接到第二驱动电源vss的另一端。第一驱动电源vdd和第二驱动电源vss可以具有不同的电势。例如，第一驱动电源vdd可以设置为高电势电源，并且第二驱动电源vss可以设置为低电势电源。此时，在子像素spxl的发射周期期间，第一驱动电源vdd和第二驱动电源vss之间的电势差可以设置为发光元件ld的阈值电压或更大的电压。上述第一驱动电源vdd可以是参考图4描述的第一驱动电源，并且上述第二驱动电源vss可以是参考图4描述的第二驱动电源。
134.如上所述，在相同的方向(例如，正向方向)上并联连接在被分别提供不同电势的
电压的第一电极el1和第二电极el2之间的各个发光元件ld可以配置各个有效光源。这些有效光源可以聚集以配置子像素spxl的发光单元emu。
135.发光单元emu的发光元件ld可以以与通过相应的像素电路pxc提供的驱动电流对应的亮度发射光。例如，像素电路pxc可以在每个帧周期期间向发光单元emu提供与相应帧数据的灰度级值对应的驱动电流。提供给发光单元emu的驱动电流可以分流到发光元件ld中的每一个。因此，发光元件ld中的每一个可以以与流过发光元件ld的电流对应的亮度发光，并且因此发光单元emu可以发射与驱动电流对应的亮度的光。
136.尽管根据一个或多个实施方式，发光元件ld的两端在相同的方向上连接在第一驱动电源vdd和第二驱动电源vss之间，但是本公开不限于此。根据实施方式，除了配置每个有效光源的发光元件ld之外，发光单元emu还可以包括至少一个无效光源，例如，反向发光元件ldr。反向发光元件ldr可以与配置有效光源的发光元件ld一起并联连接在第一电极el1和第二电极el2之间，但是可以在与发光元件ld相反的方向上连接在第一电极el1和第二电极el2之间。即使当适当的驱动电压(例如，预定驱动电压)(例如，正向方向的驱动电压)施加在第一电极el1和第二电极el2之间时，反向发光元件ldr也保持非有效状态，并且因此电流基本上不流过反向发光元件ldr。
137.像素电路pxc可以连接到相应子像素spxl的扫描线si和数据线dj。例如，当子像素spxl设置在显示区域da的第i行和第j列中时，子像素spxl的像素电路pxc可以连接到第i扫描线si和第j数据线dj。此外，像素电路pxc可以连接到显示区域da的第i控制线cli和第j感测线senj。
138.上述像素电路pxc可以包括第一像素晶体管t1至第三像素晶体管t3以及存储电容器cst。
139.第一像素晶体管t1可以是用于控制施加到发光单元emu的驱动电流的驱动晶体管，并且可以连接在第一驱动电源vdd和发光单元emu之间。例如，第一像素晶体管t1的第一端子可以通过第一电源线pl1连接到(或联接到)第一驱动电源vdd，第一像素晶体管t1的第二端子可以连接到第二节点n2和发光单元emu的第一电极el1，并且第一像素晶体管t1的栅电极可以连接到第一节点n1。第一像素晶体管t1可以根据施加到第一节点n1的电压来控制从第一驱动电源vdd经由第二节点n2施加到发光单元emu的驱动电流量。在实施方式中，第一像素晶体管t1的第一端子可以是漏电极，并且第一像素晶体管t1的第二端子可以是源电极，但本公开不限于此。根据实施方式，第一端子可以是源电极，并且第二端子可以是漏电极。
140.第二像素晶体管t2可以是响应于扫描信号选择子像素spxl并激活子像素spxl的开关晶体管，并且可以连接在数据线dj和第一节点n1之间。第二像素晶体管t2的第一端子连接到数据线dj，第二像素晶体管t2的第二端子连接到第一节点n1，并且第二像素晶体管t2的栅电极连接到扫描线si。第二像素晶体管t2的第一端子和第二端子可以是不同的端子。例如，当第一端子是漏电极时，第二端子可以是源电极。
141.当从扫描线si提供栅极导通电压(例如，高电平电压)的扫描信号时，第二像素晶体管t2可以导通，以电连接数据线dj和第一节点n1。第一节点n1可以是第二像素晶体管t2的第二端子和第一像素晶体管t1的栅电极连接的点，并且第二像素晶体管t2可以将数据电压传输到第一像素晶体管t1的栅电极。
142.第三像素晶体管t3可以将第一像素晶体管t1连接到感测线senj以通过感测线senj获得感测信号，并且使用感测信号检测每个子像素spxl的特性(包括第一像素晶体管t1的阈值电压等)。关于每个子像素spxl的特性的信息可以用于转换图像数据，从而可以补偿子像素spxl之间的特性偏差。第三像素晶体管t3的第二端子可以连接到第一像素晶体管t1的第二端子和第二节点n2，第三像素晶体管t3的第一端子可以连接到感测线senj，并且第三像素晶体管t3的栅电极可以连接到控制线cli。此外，第三像素晶体管t3的第一端子可以连接到初始化电源。第三像素晶体管t3可以是能够初始化第二节点n2的初始化晶体管，并且可以在从控制线cli提供感测控制信号时导通，以将初始化电源的电压传输到第二节点n2。因此，可以初始化连接到第二节点n2的存储电容器cst的第二存储电极(或上电极)。
143.存储电容器cst的第一存储电极(或下电极)可以连接到第一节点n1，并且存储电容器cst的第二存储电极可以连接到第二节点n2。存储电容器cst充入与在一个帧周期期间提供给第一节点n1的数据信号对应的数据电压(例如，保持充电)。因此，存储电容器cst可以存储与第一像素晶体管t1的栅电极的电压和第二节点n2的电压之间的电压差对应的电压。
144.每个发光单元emu可以配置为包括至少一个串联级，该串联级包括彼此并联连接的多个发光元件ld。也就是说，发光单元emu可以配置成如图5中所示的串联/并联混合结构。
145.发光单元emu可以包括顺序连接在第一驱动电源vdd和第二驱动电源vss之间的第一串联级set1和第二串联级set2。第一串联级set1和第二串联级set2中的每一个可以分别包括配置相应串联级的电极对的两个电极el1和cte1以及两个电极cte2和el2，并且多个发光元件ld在相同的方向上并联连接在两个电极el1和cte1之间以及两个电极cte2和el2之间。
146.第一串联级set1可以包括第一电极el1、第一中间电极cte1和连接在第一电极el1和第一中间电极cte1之间的至少一个第一发光元件ld1。此外，第一串联级set1可以包括在与第一发光元件ld1相反的方向上连接在第一电极el1和第一中间电极cte1之间的反向发光元件ldr。
147.第二串联级set2可以包括第二中间电极cte2、第二电极el2和连接在第二中间电极cte2和第二电极el2之间的至少一个第二发光元件ld2。此外，第二串联级set2可以包括在与第二发光元件ld2相反的方向上连接在第二中间电极cte2和第二电极el2之间的反向发光元件ldr。
148.第一串联级set1的第一中间电极cte1和第二串联级set2的第二中间电极cte2可以一体设置并且彼此连接。也就是说，第一中间电极cte1和第二中间电极cte2可以配置电连接连续的第一串联级set1和第二串联级set2的中间电极cte。当第一中间电极cte1和第二中间电极cte2一体设置时，第一中间电极cte1和第二中间电极cte2可以是中间电极cte的不同区域。
149.在上述实施方式中，第一串联级set1的第一电极el1可以是每个子像素spxl的发光单元emu的阳极，并且第二串联级set2的第二电极el2可以是发光单元emu的阴极。
150.如上所述，包括以串联/并联混合结构连接的串联级set1和set2(或发光元件ld)的子像素spxl的发光单元emu可以根据应用的产品规格容易地调整驱动电流/电压条件。
151.例如，与其中发光元件ld仅并联连接的结构的发光单元相比，包括以串联/并联混合结构连接的串联级set1和set2(或发光元件ld)的子像素spxl的发光单元emu可以减小驱动电流。此外，与其中相同数量的所有发光元件ld串联连接的发光单元相比，包括以串联/并联混合结构连接的串联级set1和set2的子像素spxl的发光单元emu可以减小施加到发光单元emu的两端的驱动电压。此外，与其中所有串联级以串联连接的结构的发光单元相比，包括以串联/并联混合结构连接的串联级set1和set2(或发光元件ld)的子像素spxl的发光单元emu可以包括在相同数量的电极el1、cte1、cte2和el2之间的更多数量的发光元件ld。在这种情况下，可以改善发光元件ld的发光效率，并且即使在特定的串联级中出现缺陷，也可以相对降低由于缺陷而不发光的发光元件ld的比例，并且因此可以减轻发光元件ld的发光效率的降低。
152.图5公开了其中第一像素晶体管t1、第二像素晶体管t2和第三像素晶体管t3中的全部是n型晶体管的实施方式，但是本公开不限于此。例如，可以将上述第一像素晶体管t1、第二像素晶体管t2和第三像素晶体管t3中的至少一个改变为p型晶体管。当一个或多个晶体管从n型晶体管改变为p型晶体管时，本领域普通技术人员将理解对电路设计和所施加的电压电平所需的改变。此外，图5公开了其中发光单元emu连接在像素电路pxc和第二驱动电源vss之间的实施方式，但是发光单元emu可以连接在第一驱动电源vdd和像素电路pxc之间。
153.像素电路pxc的结构可以各种改变。例如，像素电路pxc还可以包括至少一个晶体管元件(诸如用于初始化第一节点n1的晶体管元件和/或用于控制发光元件ld的发射时间的晶体管元件)以及其他电路元件(诸如用于提高第一节点n1的电压的升压电容器)。
154.可应用于本公开的子像素spxl的结构不限于图5中所示的实施方式，并且相应的子像素spxl可具有各种结构。例如，每个子像素spxl可以配置在无源发光显示设备等内部。在这种情况下，可以省略像素电路pxc，并且包括在发光单元emu中的发光元件ld的两端可以直接连接到扫描线si、数据线dj、施加第一驱动电源vdd的电压的第一电源线pl1、施加第二驱动电源vss的电压的第二电源线pl2、控制线cli(例如，预定的控制线)等。
155.图6是示意性地示出图4中所示的一个像素pxl的像素电路区域pxca的平面图，图7是示意性地示出图4中所示的一个像素pxl的发射区域ema的平面图，并且图8和图9是沿着图6和图7的线i-i'截取的剖视图。
156.图6和图7集中于其中设置有一个像素pxl的像素区域pxa示意性地示出了根据实施方式的像素电路区域pxca和发射区域ema的结构。
157.在图6至图9中，简化并示出了一个像素pxl，诸如将每个电极示出为单层的电极，并且将每个绝缘层示出为单层的绝缘层，但是本公开不限于此。
158.在描述本公开的实施方式时，“形成和/或设置在相同的层上(或相同的层处)”可意指在相同的工艺中形成，并且“形成和/或设置在不同的层上(或不同的层处)”可意指在不同的工艺中形成。
159.在图6至图9中，平面上的横向方向(或水平方向)表示为第一方向dr1，平面上的纵向方向(或竖直方向)表示为第二方向dr2，并且截面上的衬底sub的厚度方向表示为第三方向dr3。第一方向dr1、第二方向dr2和第三方向dr3可以分别指由第一方向dr1、第二方向dr2和第三方向dr3指示的方向。
160.参考图4至图9，像素pxl可包括第一子像素spxl1、第二子像素spxl2和第三子像素spxl3。
161.第一子像素spxl1可以包括第一子像素电路spxc1和第一子发光单元emu1，第二子像素spxl2可以包括第二子像素电路spxc2和第二子发光单元emu2，并且第三子像素spxl3可以包括第三子像素电路spxc3和第三子发光单元emu3。第一子像素电路spxc1、第二子像素电路spxc2和第三子像素电路spxc3可以配置像素pxl的像素电路pxc。第一子发光单元emu1、第二子发光单元emu2和第三子发光单元emu3可以配置像素pxl的发光单元emu。第一子像素电路spxc1、第二子像素电路spxc2和第三子像素电路spxc3中的每一个可以是参考图5描述的像素电路pxc。此外，第一子发光单元emu1、第二子发光单元emu2和第三子发光单元emu3中的每一个可以是参考图5描述的发光单元emu。
162.在其中设置有像素pxl的像素区域pxa中，其中设置第一子像素spxl1的一个区域可以是第一子像素区域spxa1，其中设置第二子像素spxl2的一个区域可以是第二子像素区域spxa2，并且其中设置第三子像素spxl3的一个区域可以是第三子像素区域spxa3。
163.像素区域pxa可包括第一子像素电路区域spxca1、第二子像素电路区域spxca2和第三子像素电路区域spxca3。例如，像素区域pxa可以沿着第二方向dr2以第一子像素电路区域spxca1、第三子像素电路区域spxca3和第二子像素电路区域spxca2的顺序被划分。
164.第一子像素电路区域spxca1可以是其中设置第一子像素电路spxc1的区域，第二子像素电路区域spxca2可以是其中设置第二子像素电路spxc2的区域，并且第三子像素电路区域spxca3可以是其中设置第三子像素电路spxc3的区域。第一子像素电路区域spxca1、第二子像素电路区域spxca2和第三子像素电路区域spxca3可以配置像素pxl的像素电路区域pxca。
165.像素pxl可以包括衬底sub、像素电路层pcl和显示元件层dpl。
166.衬底sub可以包括透明绝缘材料并且可以透射光。衬底sub可以是刚性衬底或柔性衬底。
167.例如，刚性衬底可以是玻璃衬底、石英衬底、玻璃陶瓷衬底和结晶玻璃衬底中的一种。
168.柔性衬底可以是包括聚合物有机材料的膜衬底和塑料衬底中的一种。例如，柔性衬底可以包括聚苯乙烯、聚乙烯醇、聚甲基丙烯酸甲酯、聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯、三乙酸纤维素和乙酸丙酸纤维素中的至少一种。
169.在显示设备dd的制造工艺中，应用到衬底sub的材料可以具有对高工艺温度的抗性(例如，耐热性)。
170.多个绝缘层和多个导电层可以设置在衬底sub上。例如，绝缘层可以包括依次设置在衬底sub上的缓冲层bfl、栅极绝缘层gi、层间绝缘层ild、保护层psv以及第一绝缘层ins1至第三绝缘层ins3。导电层可以设置和/或形成在上述绝缘层之间。例如，导电层可以包括设置在衬底sub上的第一导电层、设置在栅极绝缘层gi上的第二导电层、设置在层间绝缘层ild上的第三导电层、设置在保护层psv上的第四导电层以及设置在第二绝缘层ins2上的第五导电层。然而，设置在衬底sub上的绝缘层和导电层不限于上述实施方式，并且根据实施方式，除了上述绝缘层和导电层之外的其他绝缘层和其他导电层也可以设置在衬底sub上。
171.电连接到像素pxl的信号线可以位于衬底sub上。信号线可包括将适当信号(例如，预定信号)(或预定电压)传输到像素pxl的多个信号线。多个信号线可以包括第一扫描线s1、数据线d1、d2和d3、电源线pl、初始化电源线ipl和第二扫描线s2。
172.第一扫描线s1可以包括彼此隔开的第(1-1)扫描线s1_1和第(1-2)扫描线s1_2。
173.第(1-1)扫描线s1_1可以是设置在层间绝缘层ild上的第三导电层。第三导电层可以形成选自由铜(cu)、钼(mo)、钨(w)、铝钕(alnd)、钛(ti)、铝(al)、银(ag)及其合金构成的群组的单层，或者可以形成为钼(mo)、钛(ti)、铜(cu)、铝(al)或银(ag)的双层或多层结构，钼(mo)、钛(ti)、铜(cu)、铝(al)或银(ag)是用于降低线电阻的低电阻材料。
174.扫描信号可以施加到第(1-1)扫描线s1_1。第(1-1)扫描线s1_1可以是参考图5描述的扫描线si。在像素pxl中，第(1-1)扫描线s1_1可以通过相应的接触孔ch连接到第一连接线cnl1。例如，第(1-1)扫描线s1_1可以通过穿过像素pxl中的层间绝缘层ild的接触孔ch电连接和/或物理连接到第一连接线cnl1。
175.第一连接线cnl1可以是设置和/或形成在栅极绝缘层gi上的第二导电层。第二导电层可以包括与第三导电层相同的材料，或者可以包括从作为第三导电层的配置材料公开的材料中选择的一种或多种材料。第一连接线cnl1可以与像素pxl的第一子像素电路spxc1、第二子像素电路spxc2和第三子像素电路spxc3中的每一个的第二像素晶体管t2的第二栅电极ge2一体地设置。例如，第一连接线cnl1的一部分可以是第一子像素电路spxc1、第二子像素电路spxc2和第三子像素电路spxc3中的每一个的第二像素晶体管t2的第二栅电极ge2。因此，第(1-1)扫描线s1_1可以连接到相应像素pxl的第一子像素电路spxc1、第二子像素电路spxc2和第三子像素电路spxc3中的每一个的第二像素晶体管t2的第二栅电极ge2。
176.感测控制信号可以施加到第(1-2)扫描线s1_2。第(1-2)扫描线s1_2可以是参考图5描述的控制线cli。第(1-2)扫描线s1_2可以是设置在层间绝缘层ild上的第三导电层。在像素pxl中，第(1-2)扫描线s1_2可以通过相应的接触孔ch连接到第二连接线cnl2。例如，第(1-2)扫描线s1_2可以通过穿过像素pxl中的层间绝缘层ild的接触孔ch电物理和/或物理连接到第二连接线cnl2。
177.第二连接线cnl2可以是提供(或设置)和/或形成在栅极绝缘层gi上的第二导电层。在实施方式中，第二连接线cnl2可以设置在与第一连接线cnl1相同的层上。第二连接线cnl2可以与像素pxl的第一子像素电路spxc1、第二子像素电路spxc2和第三子像素电路spxc3中的每一个的第三像素晶体管t3的第三栅电极ge3一体地设置。例如，第二连接线cnl2的一部分可以是第一子像素电路spxc1、第二子像素电路spxc2和第三子像素电路spxc3中的每一个的第三像素晶体管t3的第三栅电极ge3。因此，第(1-2)扫描线s1_2可以连接到第一子像素电路spxc1、第二子像素电路spxc2和第三子像素电路spxc3中的每一个的第三像素晶体管t3的第三栅电极ge3。
178.上述第一连接线cnl1和第二连接线cnl2可以是公共提供给第一子像素电路spxc1、第二子像素电路spxc2和第三子像素电路spxc3的公共配置。
179.在实施方式中，第(1-1)扫描线s1_1可以定位成与第1b电源线pl1b相邻，并且可以与第1b电源线pl1b间隔开，并且第(1-2)扫描线s1_2可以定位成与第2b电源线pl2b相邻，并且可以与第2b电源线pl2b间隔开。
180.层间绝缘层ild可以是包括无机材料的无机绝缘层。例如，层间绝缘层ild可以包括无机绝缘材料中的至少一种，无机绝缘材料诸如为氮化硅(sin
x
)、氧化硅(sio
x
)、氮氧化硅(sio
x
ny)和氧化铝(alo
x
)。然而，层间绝缘层ild的材料不限于上述实施方式。根据实施方式，层间绝缘层ild可以由包括有机材料的有机绝缘层形成。层间绝缘层ild可以设置成单层，但是也可以设置成至少双层或更多层的多层。
181.栅极绝缘层gi可以位于层间绝缘层ild之下，并且可以包括与层间绝缘层ild相同的材料，或者包括从作为层间绝缘层ild的配置材料公开的材料中选择的至少一种材料。例如，栅极绝缘层gi可以是包括无机材料的无机绝缘层。
182.数据线d1、d2和d3可以设置为沿着第一方向dr1彼此隔开，并且可以包括在与第一方向dr1不同的方向(例如，与第一方向dr1交叉的第二方向dr2)上延伸的第一数据线d1、第二数据线d2和第三数据线d3。相应的数据信号可以施加到第一数据线d1、第二数据线d2和第三数据线d3中的每一个。第一数据线d1、第二数据线d2和第三数据线d3中的每一个可以是参考图5描述的数据线dj。
183.第一数据线d1可以电连接到第一子像素电路spxc1的第二像素晶体管t2，第二数据线d2可以电连接到第二子像素电路spxc2的第二像素晶体管t2，并且第三数据线d3可以电连接到第三子像素电路spxc3的第二像素晶体管t2。第一数据线d1、第二数据线d2和第三数据线d3可以是设置在衬底sub上的第一导电层。第一导电层可以包括与第三导电层相同的材料，或者可以包括从作为第三导电层的配置材料公开的材料中选择的一种或多种材料。
184.电源线pl可以包括第一电源线pl1和第二电源线pl2。
185.第一驱动电源vdd的电压可以施加到第一电源线pl1。第一电源线pl1可以是参考图5描述的第一电源线pl1。第一电源线pl1可以包括第1a电源线pl1a和第1b电源线pl1b。
186.第1a电源线pl1a可以在第二方向dr2上延伸。在实施方式中，第1a电源线pl1a可以包括第一层fl和第二层sl。第一层fl可以是提供(或设置)和/或形成在衬底sub上的第一导电层。第二层sl可以是提供(或设置)和/或形成在层间绝缘层ild上的第三导电层。第一层fl可以设置在与第一数据线d1、第二数据线d2和第三数据线d3相同的层上，并且第二层sl可以设置在与第一扫描线s1相同的层上。第二层sl可以通过至少一个接触孔ch电连接到第一层fl。例如，第二层sl可以通过依次穿过缓冲层bfl、栅极绝缘层gi和层间绝缘层ild的至少一个接触孔ch电连接和/或物理连接到第一层fl。
187.第1b电源线pl1b可以在第一方向dr1上延伸。第1b电源线pl1b可以是提供(或设置)和/或形成在层间绝缘层ild上的第三导电层。第1b电源线pl1b可以设置在与第(1-1)扫描线s1_1和第1a电源线pl1a的第二层sl相同的层处，并且在平面图中可以设置成与第(1-1)扫描线s1_1隔开。第1b电源线pl1b可以通过相应的接触孔ch连接到第1a电源线pl1a。例如，第1b电源线pl1b可以通过依次穿过缓冲层bfl、栅极绝缘层gi和层间绝缘层ild的接触孔ch电连接和/或物理连接到第1a电源线pl1a的第一层fl。
188.包括彼此连接的第1a电源线pl1a和第1b电源线pl1b的第一电源线pl1可以具有网状结构。在实施方式中，第1a电源线pl1a可以实现为包括第一层fl和第二层sl的双层结构，以通过减小线电阻来减小信号失真。然而，本公开不限于此，并且根据实施方式，第1a电源线pl1a可以实现为单层结构或者实现为三层或更多层的多层结构。
189.第二驱动电源vss的电压可以施加到第二电源线pl2。第二电源线pl2可以是参考图5描述的第二电源线pl2。第二电源线pl2可以包括第2a电源线pl2a和第2b电源线pl2b。
190.第2a电源线pl2a可以在第二方向dr2上延伸。第2a电源线pl2a可以实现为包括第一层fl的单层结构。第一层fl可以是提供(或设置)和/或形成在衬底sub上的第一导电层。第一层fl可以设置在与第一数据线d1、第二数据线d2和第三数据线d3以及第1a电源线pl1a的第一层fl相同的层处。在平面图中，第一层fl可以设置成与第一数据线d1、第二数据线d2和第三数据线d3以及第1a电源线pl1a隔开。
191.在上述实施方式中，描述了其中第2a电源线pl2a实现为仅包括第一层fl的单层结构的实施方式，但是本公开不限于此。根据实施方式，第2a电源线pl2a可以实现为与第1a电源线pl1a类似的双层结构。此外，第2a电源线pl2a可以实现为三层或更多层的多层结构。
192.第2a电源线pl2a和第2b电源线pl2b可以通过相应的接触孔ch电连接。例如，第2b电源线pl2b可以通过依次穿过缓冲层bfl、栅极绝缘层gi和层间绝缘层ild的接触孔ch电连接和/或物理连接到第2a电源线pl2a。包括彼此连接的第2a电源线pl2a和第2b电源线pl2b的第二电源线pl2可以具有网状结构。
193.第二扫描线s2可以包括彼此隔开的第(2-1)扫描线s2_1和第(2-2)扫描线s2_2。
194.第二扫描线s2可以在与第一方向dr1交叉的第二方向dr2上延伸，该第一方向dr1是第一扫描线s1的延伸方向。在每个像素pxl中，第二扫描线s2可以与第一扫描线s1交叉，并且其一部分可以与第一扫描线s1重叠。第二扫描线s2可以电连接到位于衬底sub的非显示区域nda的一侧处的驱动器(参考图4的“dic”)，并且从驱动器dic接收扫描信号和感测控制信号。例如，第(2-1)扫描线s2_1可以在发光元件ld的驱动周期期间从驱动器dic接收扫描信号，并且第(2-2)扫描线s2_2可以在感测周期(例如，预定感测周期)期间从驱动器dic接收感测控制信号。
195.在实施方式中，第(2-1)扫描线s2_1和第(2-2)扫描线s2_2中的每一个可以实现为包括第一导线cl1、第二导线cl2和第三导线cl3的三层结构。这里，第一导线cl1可以是提供(或设置)和/或形成在衬底sub上的第一导电层，第二导线cl2可以是提供(或设置)和/或形成在栅极绝缘层gi上的第二导电层，并且第三导线cl3可以是提供(或设置)和/或形成在层间绝缘层ild上的第三导电层。第三导线cl3可以通过依次穿过缓冲层bfl、栅极绝缘层gi和层间绝缘层ild的接触孔ch电连接和/或物理连接到第一导线cl1。此外，第三导线cl3可以通过穿过层间绝缘层ild的接触孔ch电连接到第二导线cl2。因此，第一导线cl1和第二导线cl2可以通过第三导线cl3彼此连接。
196.在上述实施方式中，第(2-1)扫描线s2_1和第(2-2)扫描线s2_2实现为包括第一导线cl1、第二导线cl2和第三导线cl3的三层结构，但是本公开不限于此。根据实施方式，第(2-1)扫描线s2_1和第(2-2)扫描线s2_2可以实现为单层结构、双层结构或者三层或更多层的多层结构。
197.第(2-1)扫描线s2_1和第(2-2)扫描线s2_2中的至少一个可以通过相应的接触孔ch连接到第(1-1)扫描线s1_1，并且第(2-1)扫描线s2_1和第(2-2)扫描线s2_2中的另一个可以通过相应的接触孔ch连接到第(1-2)扫描线s1_2。例如，第(2-1)扫描线s2_1可以通过依次穿过缓冲层bfl、栅极绝缘层gi和层间绝缘层ild的接触孔ch连接到第(1-1)扫描线s1_1。第(2-2)扫描线s2_2可以通过依次穿过缓冲层bfl、栅极绝缘层gi和层间绝缘层ild的接
触孔ch连接到第(1-2)扫描线s1_2。
198.初始化电源线ipl可以在第二方向dr2上延伸，并且可以设置在第1a电源线pl1a和第一数据线d1之间。初始化电源线ipl可以是参考图5描述的感测线senj。初始化电源的电压可以施加到初始化电源线ipl。在实施方式中，初始化电源线ipl可以是设置和/或形成在衬底sub上的第一导电层。初始化电源线ipl可以设置和/或形成在与第一数据线d1、第二数据线d2和第三数据线d3相同的层上。
199.初始化电源线ipl可以通过第二导电图案cp2电连接到第一子像素电路spxc1的第三像素晶体管t3，并且可以通过第五导电图案cp5电连接到第二子像素电路spxc2和第三子像素电路spxc3中的每一个的第三像素晶体管t3。
200.第二导电图案cp2可以是提供(或设置)和/或形成在层间绝缘层ild上的第三导电层。第二导电图案cp2的一端可以通过依次穿过缓冲层bfl、栅极绝缘层gi和层间绝缘层ild的接触孔ch电连接和/或物理连接到初始化电源线ipl。第二导电图案cp2的另一端可以通过依次穿过栅极绝缘层gi和层间绝缘层ild的接触孔ch电连接到第一子像素电路spxc1的第三像素晶体管t3的第三漏极区域de3。
201.第五导电图案cp5可以是提供(或设置)和/或形成在层间绝缘层ild上的第三导电层。第五导电图案cp5的一端可以通过依次穿过缓冲层bfl、栅极绝缘层gi和层间绝缘层ild的接触孔ch电连接和/或物理连接到初始化电源线ipl。第五导电图案cp5的另一端可以通过依次穿过栅极绝缘层gi和层间绝缘层ild的接触孔ch电连接到第二子像素电路spxc2和第三子像素电路spxc3的第三像素晶体管t3的第三漏极区域de3。
202.上述第一电源线pl1、第二电源线pl2、初始化电源线ipl、第一连接线cnl1和第二连接线cnl2、第一扫描线s1和第二扫描线s2可以是公共提供给第一子像素电路spxc1、第二子像素电路spxc2和第三子像素电路spxc3的公共组件。
203.第一子像素spxl1、第二子像素spxl2和第三子像素spxl3中的每一个可以包括像素电路层pcl(或电路元件层)，像素电路层pcl包括相应的子像素电路。例如，第一子像素spxl1的像素电路层pcl可以包括缓冲层bfl、第一子像素电路spxc1和保护层psv。第二子像素spxl2的像素电路层pcl可以包括缓冲层bfl、第二子像素电路spxc2和保护层psv。第三子像素spxl3的像素电路层pcl可以包括缓冲层bfl、第三子像素电路spxc3和保护层psv。
204.缓冲层bfl可以位于第一导电层上，并且可以防止杂质等扩散到第一子像素电路spxc1、第二子像素电路spxc2和第三子像素电路spxc3中的每一个中。缓冲层bfl可以是包括无机材料的无机绝缘层。缓冲层bfl可以包括无机绝缘材料中的至少一种，无机绝缘材料诸如为氮化硅(sin
x
)、氧化硅(sio
x
)、氮氧化硅(sio
x
ny)和氧化铝(alo
x
)。缓冲层bfl可以设置为单层，但是也可以设置为至少两层的多层。当缓冲层bfl设置为多层时，每层可以由相同的材料形成或者可以由不同的材料形成。根据衬底sub的材料、工艺条件等，可以省略缓冲层bfl。
205.第一子像素电路spxc1、第二子像素电路spxc2和第三子像素电路spxc3中的每一个可以包括第一像素晶体管t1、第二像素晶体管t2、第三像素晶体管t3和存储电容器cst。例如，第一子像素电路spxc1可以包括第一像素晶体管t1、第二像素晶体管t2和第三像素晶体管t3以及第一存储电容器cst1。第二子像素电路spxc2可以包括第一像素晶体管t1、第二像素晶体管t2和第三像素晶体管t3以及第二存储电容器cst2。第三子像素电路spxc3可以
包括第一像素晶体管t1、第二像素晶体管t2和第三像素晶体管t3以及第三存储电容器cst3。第一子像素电路spxc1、第二子像素电路spxc2和第三子像素电路spxc3中的每一个的第一像素晶体管t1可以是参考图5描述的第一像素晶体管t1，第一子像素电路spxc1、第二子像素电路spxc2和第三子像素电路spxc3中的每一个的第二像素晶体管t2可以是参考图5描述的第二像素晶体管t2，并且第一子像素电路spxc1、第二子像素电路spxc2和第三子像素电路spxc3中的每一个的第三像素晶体管t3可以是参考图5描述的第三像素晶体管t3。
206.第一子像素电路spxc1、第二子像素电路spxc2和第三子像素电路spxc3可以具有基本上相似或相同的结构。在下文中，在第一子像素电路spxc1、第二子像素电路spxc2和第三子像素电路spxc3中，作为代表描述了第一子像素电路spxc1，并且简要描述了第二子像素电路spxc2和第三子像素电路spxc3。
207.第一子像素电路spxc1包括第一像素晶体管t1、第二像素晶体管t2、第三像素晶体管t3和第一存储电容器cst1。
208.第一像素晶体管t1可包括第一栅电极ge1、第一有源图案act1、第一源极区域se1和第一漏极区域de1。
209.第一栅电极ge1可以通过第一导电图案cp1连接到第二像素晶体管t2的第二源极区域se2。第一栅电极ge1可以是提供(或设置)和/或形成在栅极绝缘层gi上的第二导电层。
210.第一导电图案cp1可以是第三导电层。第一导电图案cp1的一端可以通过穿过层间绝缘层ild的接触孔ch电连接和/或物理连接到第一栅电极ge1。第一导电图案cp1的另一端可以通过依次穿过栅极绝缘层gi和层间绝缘层ild的接触孔ch电连接和/或物理连接到第二像素晶体管t2的第二源极区域se2。
211.第一有源图案act1、第一源极区域se1和第一漏极区域de1可以是由多晶硅、非晶硅、氧化物半导体等形成的半导体图案。第一有源图案act1、第一源极区域se1和第一漏极区域de1可以由不掺杂杂质或掺杂杂质的半导体层形成。例如，第一源极区域se1和第一漏极区域de1可以由掺杂杂质的半导体层形成，并且第一有源图案act1可以由不掺杂杂质的半导体层形成。例如，可以使用n型杂质作为杂质，但是本公开不限于此。
212.第一有源图案act1、第一源极区域se1和第一漏极区域de1可以设置和/或形成在缓冲层bfl上。
213.第一有源图案act1可以是在第三方向dr3上与第一栅电极ge1重叠的区域，并且可以是第一像素晶体管t1的沟道区域。当第一有源图案act1形成为长的时，第一像素晶体管t1的沟道区域可以形成为长的。在此情况下，可以扩大施加到第一像素晶体管t1的适当电压的驱动范围(例如，预定电压的驱动范围)。因此，可以精确地控制从发光元件ld发射的光的灰度级(或灰度级别)。
214.第一源极区域se1可以连接(或接触)到第一有源图案act1的一端。此外，第一源极区域se1可以通过穿过缓冲层bfl的接触孔ch电连接到第一底部金属层bml1。这里，第一源极区域se1可以是参考图5描述的第一像素晶体管t1的第二端子。
215.第一底部金属层bml1可以是设置和/或形成在衬底sub上的第一导电层。第一底部金属层bml1可以设置和/或形成在与第一数据线d1、第二数据线d2和第三数据线d3、第1a电源线pl1a和第2a电源线pl2a、第(2-1)扫描线s2_1和第(2-2)扫描线s2_2中的每一个的第一导线cl1以及初始化电源线ipl相同的层处。第一底部金属层bml1可以通过相应的接触孔ch
电连接和/或物理连接到第一源极区域se1。当第一底部金属层bml1连接到第一像素晶体管t1时，可以进一步确保第二驱动电源vss的摆动宽度余量。在这种情况下，可以扩大提供给第一像素晶体管t1的第一栅电极ge1的适当电压的驱动范围(例如，预定电压的驱动范围)。
216.第一漏极区域de1可以连接(或接触)到第一有源图案act1的另一端。此外，第一漏极区域de1可以通过穿过缓冲层bfl的接触孔ch电连接和/或物理连接到第1a电源线pl1a的第一层fl。这里，第一漏极区域de1可以是参考图5描述的第一像素晶体管t1的第一端子。
217.第二像素晶体管t2可包括第二栅电极ge2、第二有源图案act2、第二源极区域se2和第二漏极区域de2。
218.第二栅电极ge2可以与第一连接线cnl1一体设置。在这种情况下，第二栅电极ge2可以是第一连接线cnl1的一个区域。如上所述，因为第一连接线cnl1通过相应的接触孔ch连接到第(1-1)扫描线s1_1，所以施加到第(1-1)扫描线s1_1的信号(例如，预定信号)(例如，扫描信号)可以提供到第二栅电极ge2。
219.第二有源图案act2、第二源极区域se2和第二漏极区域de2可以是由多晶硅、非晶硅、氧化物半导体等形成的半导体图案。第二有源图案act2、第二源极区域se2和第二漏极区域de2可以由不掺杂杂质或掺杂杂质的半导体层形成。例如，第二源极区域se2和第二漏极区域de2可以由掺杂杂质的半导体层形成，并且第二有源图案act2可以由不掺杂杂质的半导体层形成。例如可以使用n型杂质作为杂质。
220.第二有源图案act2、第二源极区域se2和第二漏极区域de2可以设置和/或形成在缓冲层bfl上。
221.第二有源图案act2可以是在第三方向dr3上与第二栅电极ge2重叠的区域，并且可以是第二像素晶体管t2的沟道区域。
222.第二源极区域se2可以连接(或接触)到第二有源图案act2的一端。此外，第二源极区域se2可以通过第一导电图案cp1连接到第一栅电极ge1。这里，第二源极区域se2可以是参考图5描述的第二像素晶体管t2的第二端子。
223.第二漏极区域de2可以连接(或接触)到第二有源图案act2的另一端。此外，第二漏极区域de2可以通过第三导电图案cp3连接到第一数据线d1。这里，第二漏极区域de2可以是参考图5描述的第二像素晶体管t2的第一端子。
224.第三导电图案cp3可以是提供(或设置)和/或形成在层间绝缘层ild上的第三导电层。第三导电图案cp3的一端可以通过依次穿过缓冲层bfl、栅极绝缘层gi和层间绝缘层ild的接触孔ch电连接和/或物理连接到第一数据线d1。第三导电图案cp3的另一端可以通过依次穿过栅极绝缘层gi和层间绝缘层ild的接触孔ch连接到第二漏极区域de2。第二漏极区域de2和第一数据线d1可以通过第三导电图案cp3电连接。
225.第三像素晶体管t3可以包括第三栅电极ge3、第三有源图案act3、第三源极区域se3和第三漏极区域de3。
226.第三栅电极ge3可以与第二连接线cnl2一体设置。如上所述，因为第二连接线cnl2通过相应的接触孔ch连接到第(1-2)扫描线s1_2，所以施加到第(1-2)扫描线s1_2的信号(例如，预定信号)(例如，感测控制信号)可以提供到第三栅电极ge3。
227.第三有源图案act3、第三源极区域se3和第三漏极区域de3可以是由多晶硅、非晶硅、氧化物半导体等形成的半导体图案。第三有源图案act3、第三源极区域se3和第三漏极
区域de3可以由不掺杂杂质或掺杂杂质的半导体层形成。例如，第三源极区域se3和第三漏极区域de3可以由掺杂杂质的半导体层形成，并且第三有源图案act3可以由不掺杂杂质的半导体层形成。例如，可以使用n型杂质作为杂质。
228.第三有源图案act3、第三源极区域se3和第三漏极区域de3可以设置和/或形成在缓冲层bfl上。
229.第三有源图案act3可以是在第三方向dr3上与第三栅电极ge3重叠的区域，并且可以是第三像素晶体管t3的沟道区域。
230.第三源极区域se3可以连接(或接触)到第三有源图案act3的一端。此外，第三源极区域se3可以通过穿过缓冲层bfl的接触孔ch电连接和/或物理连接到第一底部金属层bml1。第三源极区域se3可以是参考图5描述的第三像素晶体管t3的第二端子。
231.第三漏极区域de3可以连接(或接触)到第三有源图案act3的另一端。此外，第三漏极区域de3可以通过第二导电图案cp2电连接到初始化电源线ipl。第三漏极区域de3可以是参考图5描述的第三像素晶体管t3的第一端子。
232.第一存储电容器cst1可以包括第一下电极le1和第一上电极ue1。这里，第一存储电容器cst1可以是参考图5描述的存储电容器cst。
233.第一下电极le1可以与第一栅电极ge1一体地设置。在这种情况下，第一下电极le1可以是第一栅电极ge1的一个区域。
234.第一上电极ue1在平面图中可以设置成在第三方向dr3上与第一下电极le1重叠，并且可以具有比第一下电极le1的尺寸(或面积)大的尺寸(或面积)，但是本公开限于此。在平面图中，第一上电极ue1可以与第一源极区域se1和第三源极区域se3中的每一个重叠。第一上电极ue1可以是提供(或设置)和/或形成在层间绝缘层ild上的第三导电层。
235.第一上电极ue1可以通过依次穿过缓冲层bfl、栅极绝缘层gi和层间绝缘层ild的接触孔ch电连接和/或物理连接到第一底部金属层bml1。如上所述，因为第一源极区域se1和第三源极区域se3电连接到第一底部金属层bml1，所以第一上电极ue1可以通过第一底部金属层bml1电连接和/或物理连接到第一源极区域se1和第三源极区域se3。
236.第二子像素电路spxc2可以包括第一像素晶体管t1、第二像素晶体管t2、第三像素晶体管t3和第二存储电容器cst2。
237.第一像素晶体管t1可包括第一栅电极ge1、第一有源图案act1、第一源极区域se1和第一漏极区域de1。
238.第一栅电极ge1可以连接到第二像素晶体管t2的第二源极区域se2。
239.第一有源图案act1可以是第一像素晶体管t1的沟道区域。
240.第一源极区域se1可连接到第一有源图案act1。此外，第一源极区域se1可以通过穿过缓冲层bfl的接触孔ch电连接和/或物理连接到第二底部金属层bml2。
241.第二底部金属层bml2可以具有与第一底部金属层bml1对应的配置。第二底部金属层bml2可以是提供(或设置)和/或形成在衬底sub上的第一导电层。第二底部金属层bml2可以通过相应的接触孔ch电连接和/或物理连接到第一源极区域se1。此外，第二底部金属层bml2可通过穿过缓冲层bfl的另一接触孔ch电连接和/或物理连接到第三像素晶体管t3的第三源极区域se3。另外，第二底部金属层bml2可以通过依次穿过缓冲层bfl、栅极绝缘层gi和层间绝缘层ild的又一接触孔ch电连接和/或物理连接到第二存储电容器cst2的第二上
电极ue2。
242.第一漏极区域de1可连接到第一有源图案act1。此外，第一漏极区域de1可以通过穿过缓冲层bfl的另一接触孔ch电连接和/或物理连接到第1a电源线pl1a的第一层fl。
243.第二像素晶体管t2可以包括第二栅电极ge2、第二有源图案act2、第二源极区域se2和第二漏极区域de2。
244.第二栅电极ge2与第一连接线cnl1一体设置，并且可以连接到第(1-1)扫描线s1_1。
245.第二有源图案act2可以是第二像素晶体管t2的沟道区域。
246.第二源极区域se2可以连接到第二有源图案act2。此外，第二源极区域se2可以通过第七导电图案cp7连接到第一栅电极ge1。
247.第七导电图案cp7可以是提供(或设置)和/或形成在层间绝缘层ild上的第三导电层。第七导电图案cp7的一端可以通过依次穿过栅极绝缘层gi和层间绝缘层ild的接触孔ch电连接和/或物理连接到第二源极区域se2。第七导电图案cp7的另一端可以通过穿过层间绝缘层ild的接触孔ch连接到第一栅电极ge1。
248.第二漏极区域de2可以连接到第二有源图案act2。此外，第二漏极区域de2可以通过第八导电图案cp8连接到第二数据线d2。
249.第八导电图案cp8可以是提供(或设置)和/或形成在层间绝缘层ild上的第三导电层。第八导电图案cp8的一端可以通过依次穿过缓冲层bfl、栅极绝缘层gi和层间绝缘层ild的接触孔ch电连接和/或物理连接到第二数据线d2。第八导电图案cp8的另一端可以通过依次穿过栅极绝缘层gi和层间绝缘层ild的接触孔ch电连接和/或物理连接到第二漏极区域de2。
250.第三像素晶体管t3可以包括第三栅电极ge3、第三有源图案act3、第三源极区域se3和第三漏极区域de3。
251.第三栅电极ge3可以与第二连接线cnl2一体设置，并且可以连接到第(1-2)扫描线s1_2。
252.第三有源图案act3可以是第三像素晶体管t3的沟道区域。
253.第三源极区域se3可以连接到第三有源图案act3。此外，第三源极区域se3可以通过相应的接触孔ch电连接和/或物理连接到第二底部金属层bml2。
254.第三漏极区域de3可以连接到第三有源图案act3。此外，第三漏极区域de3可以通过第五导电图案cp5连接到初始化电源线ipl。
255.第二存储电容器cst2可以具有与上述第一子像素电路spxc1的第一存储电容器cst1相同或基本相似的结构。例如，第二存储电容器cst2可以包括第二下电极le2和第二上电极ue2。
256.第二下电极le2可以是第二导电层，并且可以与相应的像素晶体管(例如，第一像素晶体管t1的第一栅电极ge1)一体设置。第二上电极ue2可以是第三导电层，并且可以在第三方向dr3上与第二下电极le2重叠。第二上电极ue2可以通过相应的接触孔ch电连接和/或物理连接到第二底部金属层bml2。
257.如上所述，第二上电极ue2可以通过第二底部金属层bml2电连接到第一源极区域se1和第三源极区域se3中的每一个。
258.第三子像素电路spxc3可以包括第一像素晶体管t1、第二像素晶体管t2、第三像素晶体管t3和第三存储电容器cst3。
259.第一像素晶体管t1可包括第一栅电极ge1、第一有源图案act1、第一源极区域se1和第一漏极区域de1。
260.第一栅电极ge1可以连接到第二像素晶体管t2的第二源极区域se2。
261.第一有源图案act1可以是第一像素晶体管t1的沟道区域。
262.第一源极区域se1可以连接到第一有源图案act1。此外，第一源极区域se1可以通过穿过缓冲层bfl的接触孔ch电连接和/或物理连接到第三底部金属层bml3。
263.第三底部金属层bml3可具有与第一底部金属层bml1和第二底部金属层bml2中的每一个对应的配置。第三底部金属层bml3可以是第一导电层。第三底部金属层bml3可以通过相应的接触孔ch电连接和/或物理连接到第一源极区域se1。此外，第三底部金属层bml3可以通过穿过缓冲层bfl的另一接触孔ch电连接和/或物理连接到第三像素晶体管t3的第三源极区域se3。另外，第三底部金属层bml3可以通过依次穿过缓冲层bfl、栅极绝缘层gi和层间绝缘层ild的又一接触孔ch电连接和/或物理连接到第三上电极ue3。
264.第一漏极区域de1可以连接到第一有源图案act1。此外，第一漏极区域de1可以通过穿过缓冲层bfl的又一接触孔ch电连接和/或物理连接到第1a电源线pl1a的第一层fl。
265.第二像素晶体管t2可以包括第二栅电极ge2、第二有源图案act2、第二源极区域se2和第二漏极区域de2。
266.第二栅电极ge2可以与第一连接线cnl1一体设置，并且可以连接到第(1-1)扫描线s1_1。
267.第二有源图案act2可以是第二像素晶体管t2的沟道区域。
268.第二源极区域se2可以连接到第二有源图案act2。此外，第二源极区域se2可以通过第四导电图案cp4连接到第一栅电极ge1。
269.第四导电图案cp4可以是第三导电层。第四导电图案cp4的一端可以通过依次穿过栅极绝缘层gi和层间绝缘层ild的接触孔ch电连接和/或物理连接到第二源极区域se2。第四导电图案cp4的另一端可以通过穿过层间绝缘层ild的接触孔ch连接到第一栅电极ge1。因此，第一栅电极ge1和第二源极区域se2可以通过第四导电图案cp4彼此连接。
270.第二漏极区域de2可以连接到第二有源图案act2。此外，第二漏极区域de2可以通过第六导电图案cp6连接到第三数据线d3。
271.第六导电图案cp6可以是第三导电层。第六导电图案cp6的一端可以通过依次穿过缓冲层bfl、栅极绝缘层gi和层间绝缘层ild的接触孔ch电连接和/或物理连接到第三数据线d3。第六导电图案cp6的另一端可以通过依次穿过栅极绝缘层gi和层间绝缘层ild的接触孔ch电连接和/或物理连接到第二漏极区域de2。因此，第二漏极区域de2和第三数据线d3可以通过第六导电图案cp6彼此连接。
272.第三像素晶体管t3可以包括第三栅电极ge3、第三有源图案act3、第三源极区域se3和第三漏极区域de3。
273.第三栅电极ge3可以与第二连接线cnl2一体设置，并且可以连接到第(1-2)扫描线s1_2。
274.第三有源图案act3可以是第三像素晶体管t3的沟道区域。
275.第三源极区域se3可以连接到第三有源图案act3。此外，第三源极区域se3可以通过相应的接触孔ch电连接和/或物理连接到第三底部金属层bml3。
276.第三漏极区域de3可以连接到第三有源图案act3。此外，第三漏极区域de3可以通过第五导电图案cp5连接到初始化电源线ipl。在实施方式中，第三子像素电路spxc3的第三像素晶体管t3的第三漏极区域de3和第二子像素电路spxc2的第三像素晶体管t3的第三漏极区域de3可以共享第五导电图案cp5。
277.第三存储电容器cst3可以具有与上述第一存储电容器cst1和第二存储电容器cst2中的每一个相同或基本相似的结构。例如，第三存储电容器cst3可以包括第三下电极le3和第三上电极ue3。
278.第三下电极le3可以是第二导电层，并且可以与相应的像素晶体管(例如，第一像素晶体管t1的第一栅电极ge1)一体设置。第三上电极ue3可以是第三导电层，并且可以在第三方向dr3上与第三下电极le3重叠。第三上电极ue3可以通过相应的接触孔ch电连接和/或物理连接到第三底部金属层bml3。第三上电极ue3可以包括在一个方向上(例如，沿着第一方向dr1)延伸到第2a电源线pl2a的突出图案prp。突出图案prp可以与第三上电极ue3一体设置，并且可以是第三上电极ue3的一个区域。
279.如上所述，第三上电极ue3可以通过第三底部金属层bml3电连接到第一源极区域se1和第三源极区域se3中的每一个。
280.保护层psv可以提供(或设置)和/或形成在上述第一子像素电路spxc1、第二子像素电路spxc2和第三子像素电路spxc3上。
281.保护层psv可以设置成包括有机绝缘层、无机绝缘层或设置在无机绝缘层上的有机绝缘层的形式。例如，无机绝缘层可以包括无机绝缘材料中的至少一种，无机绝缘材料诸如为氧化硅(sio
x
)、氮化硅(sin
x
)、氮氧化硅(sio
x
ny)和氧化铝(alo
x
)。例如，有机绝缘层可以包括丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂和苯并环丁烯树脂中的至少一种。
282.保护层psv可以包括第一通孔vih1和第二通孔vih2。
283.第一通孔vih1可以暴露第2b电源线pl2b的一个区域、第2b电源线pl2b的另一区域以及第2b电源线pl2b的又一区域中的每一个。第二通孔vih2可以暴露第一上电极ue1的一个区域、第二上电极ue2的一个区域和第三上电极ue3的一个区域(例如，突出图案prp的一个区域)中的每一个。在实施方式中，设置在像素区域pxa中的第一通孔vih1的数量可以是三个，并且设置在像素区域pxa中的第二通孔vih2的数量可以是三个。
284.像素区域pxa可以包括第一发射区域ema1、第二发射区域ema2和第三发射区域ema3。例如，像素区域pxa可以包括沿着第一方向dr1划分的第一发射区域ema1、第二发射区域ema2和第三发射区域ema3。
285.第一发射区域ema1可以是其中从由第一子像素电路spxc1驱动的发光元件ld发射光的区域。发光元件ld可以是第一子发光单元emu1的一个配置。在实施方式中，第一发射区域ema1可以是第一子像素spxl1的发射区域。
286.第二发射区域ema2可以是其中从由第二子像素电路spxc2驱动的发光元件ld发射光的区域。这里，发光元件ld可以是第二子发光单元emu2的一个配置。在实施方式中，第二发射区域ema2可以是第二子像素spxl2的发射区域。
287.第三发射区域ema3可以是其中从由第三子像素电路spxc3驱动的发光元件ld发射光的区域。这里，发光元件ld可以是第三子发光单元emu3的一个配置。在实施方式中，第三发射区域ema3可以是第三子像素spxl3的发射区域。
288.上述第一发射区域ema1、第二发射区域ema2和第三发射区域ema3可以配置像素pxl的发射区域ema。
289.其中设置有像素pxl的像素区域pxa可以包括与第一发射区域ema1相邻(或围绕第一发射区域ema1的周边)的非发射区域nema、与第二发射区域ema2相邻(或围绕第二发射区域ema2的周边)的非发射区域nema以及与第三发射区域ema3相邻(或围绕第三发射区域ema3的周边)的非发射区域nema。
290.如图7至图9中所示，第一子像素spxl1、第二子像素spxl2和第三子像素spxl3中的每一个可以包括具有发光元件ld的显示元件层dpl(或显示层)。第一子像素spxl1的显示元件层dpl可以与第一发射区域ema1对应，第二子像素spxl2的显示元件层dpl可以与第二发射区域ema2对应，并且第三子像素spxl3的显示元件层dpl可以与第三发射区域ema3对应。
291.显示元件层dpl可以设置和/或形成在保护层psv上。
292.显示元件层dpl可以包括堤bnk、第一电极el1、第二电极el2、第三电极el3和第四电极el4、发光元件ld、第一连接电极cne1和第二连接电极cne2、中间电极cte以及第一绝缘层ins1、第二绝缘层ins2和第三绝缘层ins3。
293.堤bnk可以是限定像素pxl(或第一子像素spxl1、第二子像素spxl2和第三子像素spxl3)和与其相邻的像素pxl的像素区域pxa或发射区域ema的结构，并且例如，堤bnk可以是像素限定层。堤bnk可以位于第一发射区域ema1、第二发射区域ema2和第三发射区域ema3之间的区域中，并且位于第一发射区域ema1、第二发射区域ema2和第三发射区域ema3之外。
294.堤bnk可以是限定在向像素pxl(或每个子像素)提供发光元件ld的工艺中需要向其提供发光元件ld的每个发射区域ema的坝结构。例如，通过由堤bnk划分第一发射区域ema1、第二发射区域ema2和第三发射区域ema3，可以提供包括所需量和/或类型的发光元件ld的混合溶液(例如，墨水)。
295.堤bnk可以配置为包括至少一种光阻挡材料和/或反射材料，以防止光在第一子像素spxl1、第二子像素spxl2和第三子像素spxl3中的每一个与相邻子像素之间泄漏的光泄漏缺陷。根据实施方式，堤bnk可以包括透明材料(或物质)。透明材料可以包括例如聚酰胺树脂、聚酰亚胺树脂等，但本公开不限于此。根据另一实施方式，反射材料层可以单独设置和/或形成在堤bnk上，以进一步改善从像素pxl发射的光的效率。
296.堤bnk可以包括暴露像素区域pxa中的位于堤bnk之下的配置的至少一个开口区域。例如，堤bnk可以包括暴露像素区域pxa中的位于堤bnk之下的配置的第一开口区域op1和第二开口区域op2。在实施方式中，第一发射区域ema1、第二发射区域ema2和第三发射区域ema3可以由堤bnk的第二开口区域op2限定。第一发射区域ema1、第二发射区域ema2和第三发射区域ema3中的每一个和堤bnk的第二开口区域op2可以彼此对应。
297.在像素区域pxa中，堤bnk的第一开口区域op1可以定位成与第二开口区域op2隔开，并且可以定位成与第二开口区域op2的上侧和下侧中的每一个隔开。这里，堤bnk的第一开口区域op1可以是参考图4描述的第一开口区域op1。
298.当堤bnk设置在第一发射区域ema1、第二发射区域ema2和第三发射区域ema3之间
的非发射区域nema中时，可以确定像素区域pxa中的发光元件ld的供给(或输入)区域。因此，可以通过仅向供给区域提供发光元件ld来改善材料效率。此外，可以通过防止发光元件ld被提供到除了供给区域之外的区域的缺陷来增加可以在相应的发射区域ema中用作有效光源的发光元件ld的数量。例如，在将发光元件ld提供给像素pxl(或每个子像素)的步骤中，可以防止将发光元件ld提供至不需要的区域，并且可以将发光元件ld有效地提供给第一发射区域ema1、第二发射区域ema2和第三发射区域ema3中的每一个。因此，可以防止不必要地浪费发光元件ld，并且可以降低显示设备dd的制造成本。
299.堤bnk可以提供(或设置)和/或形成在第一绝缘层ins1上，但是本公开不限于此。根据实施方式，堤bnk可以提供(或设置)和/或形成在保护层psv上。
300.第一电极el1、第二电极el2、第三电极el3和第四电极el4可以沿着第一方向dr1顺序布置在第一发射区域ema1、第二发射区域ema2和第三发射区域ema3(或第一子像素区域spxa1、第二子像素区域spxa2和第三子像素区域spxa3)中的每一个的保护层psv上。第一电极el1、第二电极el2、第三电极el3和第四电极el4可以是提供(或设置)和/或形成在保护层psv上的第四导电层。
301.在第一子像素区域spxa1、第二子像素区域spxa2和第三子像素区域spxa3(或第一发射区域ema1、第二发射区域ema2和第三发射区域ema3)中的每一个中，第一电极el1、第二电极el2、第三电极el3和第四电极el4可以在第二方向dr2上延伸。第一电极el1、第二电极el2、第三电极el3和第四电极el4中的每一个的一端可以位于堤bnk的第一开口区域op1中。在显示设备dd的制造工艺期间，在发光元件ld被提供并对准在第一发射区域ema1、第二发射区域ema2和第三发射区域ema3中的每一个中之后，第一电极el1、第二电极el2、第三电极el3和第四电极el4可以在第一开口区域op1中与其他电极(例如，提供给在第二方向dr2上相邻的相邻像素pxl的第一电极至第四电极)分离。堤bnk的每个第一开口区域op1可以是针对第一电极el1、第二电极el2、第三电极el3和第四电极el4的分离工艺设置的电极分离区域。
302.在相应的子像素区域中，第一电极el1、第二电极el2、第三电极el3和第四电极el4中的每一个可以设置成沿着第一方向dr1与相邻电极隔开。例如，第一电极el1可以设置成在第一方向dr1上与第二电极el2隔开，第二电极el2可以设置成在第一方向dr1上与第三电极el3隔开，第三电极el3可以设置成在第一方向dr1上与第四电极el4隔开，并且第四电极el4可以设置成在第一方向dr1上与相邻子像素的第一电极隔开。第一电极el1和第二电极el2之间的距离、第二电极el2和第三电极el3之间的距离、第三电极el3和第四电极el4之间的距离以及第四电极el4和相邻子像素的第一电极之间的距离可以相同，但本公开不限于此。根据实施方式，第一电极el1和第二电极el2之间的距离、第二电极el2和第三电极el3之间的距离、第三电极el3和第四电极el4之间的距离以及第四电极el4和相邻子像素的第一电极之间的距离可以彼此不同。
303.第一电极el1、第二电极el2、第三电极el3和第四电极el4中的每一个可以由具有恒定反射率的材料配置，以使从发光元件ld中的每一个发射的光在显示设备dd的图像显示方向(例如，前方向)上前进。例如，第一电极el1、第二电极el2、第三电极el3和第四电极el4可以由具有恒定反射率的导电材料(或物质)配置。导电材料(或物质)可以包括适于在显示设备dd的图像显示方向(例如，第三方向dr3)上反射从发光元件ld发射的光的不透明金属。
不透明金属可以包括例如诸如银(ag)、镁(mg)、铝(al)、铂(pt)、钯(pd)、金(au)、镍(ni)、钕(nd)、铱(ir)、铬(cr)、钛(ti)的金属及其合金。根据实施方式，第一电极el1、第二电极el2、第三电极el3和第四电极el4可以包括透明导电材料(物质)。透明导电材料(物质)可以包括导电氧化物、导电聚合物等，导电氧化物诸如为氧化铟锡(ito)、氧化铟锌(izo)、氧化锌(zno)、氧化铟镓锌(igzo)和氧化铟锡锌(itzo)，导电聚合物诸如为聚(3,4-亚乙基二氧噻吩)(pedot)。当第一电极el1、第二电极el2、第三电极el3和第四电极el4包括透明导电材料(物质)时，可以添加由用于在显示设备dd的图像显示方向上反射从发光元件ld发射的光的不透明金属形成的单独的导电层。然而，第一电极el1、第二电极el2、第三电极el3和第四电极el4的材料不限于上述材料。
304.此外，第一电极el1、第二电极el2、第三电极el3和第四电极el4中的每一个可以设置和/或形成为单层，但是本公开不限于此。根据实施方式，第一电极el1、第二电极el2、第三电极el3和第四电极el4中的每一个可以设置和/或形成为多个层，在所述多个层中堆叠有金属、合金、导电氧化物和导电聚合物中的至少两种或更多种材料。第一电极el1、第二电极el2、第三电极el3和第四电极el4中的每一个可以由至少两层或更多层的多个层形成，以减小或最小化在信号(或电压)传输到发光元件ld中的每一个的两端时由信号延迟引起的失真。例如，第一电极el1至第四电极el4中的每一个可以由多个层形成，在所述多个层中依次堆叠有氧化铟锡(ito)/银(ag)/氧化铟锡(ito)。
305.在相应的子像素区域中，第一电极el1可以通过第一通孔vih1电连接到相应的像素电路层pcl中的一些的配置。例如，第一子像素区域spxa1的第一电极el1可以通过保护层psv的三个第一通孔vih1中的一个第一通孔vih1电连接到相应子像素区域的第2b电源线pl2b。第二子像素区域spxa2的第一电极el1可以通过保护层psv的三个第一通孔vih1中的另一第一通孔vih1电连接到相应子像素区域的第2b电源线pl2b。第三子像素区域spxa3的第一电极el1可以通过保护层psv的三个第一通孔vih1中的剩余第一通孔vih1电连接到相应子像素区域的第2b电源线pl2b。在实施方式中，第一电极el1可以是参考图5描述的第二电极el2，并且可以是第一子发光单元emu1、第二子发光单元emu2和第三子发光单元emu3中的每一个的阴极。
306.在相应的子像素区域中，第三电极el3可以通过第二通孔vih2电连接到像素电路层pcl中的一些的配置。例如，第一子像素区域spxa1的第三电极el3可以通过保护层psv的三个第二通孔vih2中的一个第二通孔vih2电连接到第一上电极ue1。第二子像素区域spxa2的第三电极el3可以通过三个第二通孔vih2中的另一第二通孔vih2电连接到第二上电极ue2。第三子像素区域spxa3的第三电极el3可以通过三个第二通孔vih2中的剩余第二通孔vih2电连接到突出图案prp。如上所述，因为突出图案prp是第三上电极ue3的一个区域，所以第三子像素区域spxa3的第三电极el3可以电连接到第三上电极ue3。在实施方式中，第三电极el3可以是参考图5描述的第一电极el1，并且可以是第一子发光单元emu1、第二子发光单元emu2和第三子发光单元emu3中的每一个的阳极。
307.第一电极el1、第二电极el2、第三电极el3和第四电极el4中的每一个可以用作用于在发光元件ld在像素pxl的发射区域ema中对准之前接收对准信号(例如，预定的对准信号)并对准发光元件ld的对准电极(或对准线)。
308.在发光元件ld的对准步骤中，第一电极el1可以连接到第一总线(参考图4的“bul1”)，并且因此可以通过从第一驱动电压线dvl1(或焊盘部分pd的第一电源焊盘)接收第一对准信号而用作第一对准电极。在发光元件ld的对准步骤中，第二电极el2可以连接到第二总线(参考图4的“bul2”)，并且因此可以通过从第二驱动电压线dvl2(或焊盘部分pd的第二电源焊盘)接收第二对准信号而用作第二对准电极。在发光元件ld的上述对准步骤中，第三电极el3可以连接到第二电极el2，并且因此可以通过从第二驱动电压线dvl2(或焊盘部分pd的第二电源焊盘)接收第二对准信号而用作第二对准电极。在发光元件ld的对准步骤中，第四电极el4可以连接到第一总线bul1，并且因此可以通过从第一驱动电压线dvl1(或焊盘部分pd的第一电源焊盘)接收第一对准信号而用作第一对准电极。上述第一对准信号和第二对准信号可以是具有可以使发光元件ld在第一电极el1、第二电极el2、第三电极el3和第四电极el4之间对准的程度的电压差和/或相位差的信号。第一对准信号和第二对准信号中的至少一个可以是ac信号，但是本公开不限于此。
309.根据实施方式，支承构件(或图案)可以在第一发射区域ema1、第二发射区域ema2和第三发射区域ema3中的每一个中位于第一电极el1、第二电极el2、第三电极el3和第四电极el4中的每一个与的保护层psv之间。例如，如图9中所示，堤图案bnkp可以位于第一电极el1、第二电极el2、第三电极el3和第四电极el4中的每一个与保护层psv之间。
310.堤图案bnkp可以是包括无机材料的无机绝缘层或包括有机材料的有机绝缘层。根据实施方式，堤图案bnkp可以包括单层的有机绝缘层和/或单层的无机绝缘层，但是本公开不限于此。根据实施方式，堤图案bnkp可以设置成其中堆叠有至少一个有机绝缘层和至少一个无机绝缘层的多层的形式。然而，堤图案bnkp的材料不限于上述实施方式，并且根据实施方式，堤图案bnkp可以包括导电材料(物质)。
311.堤图案bnkp可以具有梯形形状的截面，其中宽度沿着第三方向dr3从保护层psv的一个表面(例如，上表面)朝向上部变得更窄，但是本公开不限于此。根据实施方式，堤图案bnkp可以包括具有半椭圆形形状、半圆形形状(或半球形形状)等的截面的曲面，其中宽度沿着第三方向dr3从保护层psv的一个表面朝向上部变得更窄。在剖视图中，堤图案bnkp的形状不限于上述实施方式，并且可以在能够改善从发光元件ld中的每一个发射的光的效率的范围内进行各种改变。
312.堤图案bnkp可以提供(或设置)和/或形成在保护层psv的一个表面上，但是本公开不限于此。根据实施方式，堤图案bnkp可以与保护层psv一体设置，并且可以配置为保护层psv的一个区域。例如，堤图案bnkp可以通过与保护层psv相同的工艺形成，并且可以设计成在第三方向dr3上具有比保护层psv的上表面更高(或更大)的高度(或厚度)。
313.第一电极el1、第二电极el2、第三电极el3和第四电极el4中的每一个可以设置和/或形成在堤图案bnkp上。因此，因为第一电极el1、第二电极el2、第三电极el3和第四电极el4中的每一个具有与设置在第一电极el1、第二电极el2、第三电极el3和第四电极el4之下的堤图案bnkp的形状对应的表面轮廓，所以从发光元件ld发射的光可以由第一电极el1、第二电极el2、第三电极el3和第四电极el4中的每一个反射，并且可以在显示设备dd的图像显示方向上进一步前进。堤图案bnkp以及第一电极el1、第二电极el2、第三电极el3和第四电极el4中的每一个可以用作反射构件，反射构件在期望的方向上引导从发光元件ld发射的光，从而改善显示设备dd的光效率。当每个像素pxl不包括堤图案bnkp时，第一电极el1、第二电极el2、第三电极el3和第四电极el4可以设置和/或形成在保护层psv的一个表面(例
如，上表面)上。
314.在发光元件ld在第一发射区域ema1、第二发射区域ema2和第三发射区域ema3中的每一个中对准之后，为了独立地(或单独地)驱动第一子像素spxl1、第二子像素spxl2和第三子像素spxl3中的每一个，可以去除第一电极el1、第二电极el2、第三电极el3和第四电极el4中的每一个的位于在第二方向dr2上相邻的子像素之间的部分，并且因此，第一电极el1、第二电极el2、第三电极el3和第四电极el4中的每一个的端部可以位于堤bnk的每个第一开口区域op1中。
315.在发光元件ld在第一发射区域ema1、第二发射区域ema2和第三发射区域ema3中的每一个中对准之后，第一电极el1、第二电极el2、第三电极el3和第四电极el4中的每一个可以用作用于驱动发光元件ld的驱动电极。
316.第一绝缘层ins1可以提供(或设置)和/或形成在第一电极el1、第二电极el2、第三电极el3和第四电极el4上。例如，第一绝缘层ins1可以形成为覆盖第一电极el1、第二电极el2、第三电极el3和第四电极el4的一个区域，并且可以部分地开口以暴露第一电极el1、第二电极el2、第三电极el3和第四电极el4的另一区域。
317.第一绝缘层ins1可以包括由无机材料形成的无机绝缘层或由有机材料形成的有机绝缘层。第一绝缘层ins1可以由适于保护发光元件ld免受像素电路层pcl的影响的无机绝缘层形成。例如，第一绝缘层ins1可以包括无机绝缘材料中的至少一种，无机绝缘材料诸如为氮化硅(sin
x
)、氧化硅(sio
x
)、氮氧化硅(sio
x
ny)和氧化铝(alo
x
)，但是本公开不限于此。根据实施方式，第一绝缘层ins1可以由适于使发光元件ld的支承表面平坦的有机绝缘层形成。第一绝缘层ins1可以设置为单层或多层。
318.第一绝缘层ins1可以提供(或设置)和/或形成在保护层psv上，以完全覆盖第一电极el1、第二电极el2、第三电极el3和第四电极el4。在发光元件ld被提供(或输入)并且在第一绝缘层ins1上对准之后，第一绝缘层ins1可以部分地开口以暴露第一电极el1和第三电极el3中的每一个的一个区域。在提供(或输入)和对准发光元件ld之后，第一绝缘层ins1可以图案化成局部设置在发光元件ld之下的单独图案的形式。第一绝缘层ins1可以覆盖除了第一电极el1和第三电极el3中的每一个的一个区域之外的区域。根据实施方式，可以省略第一绝缘层ins1。此外，根据实施方式，第一绝缘层ins1可以部分地开口以暴露第一电极el1、第二电极el2、第三电极el3和第四电极el4中的每一个的一个区域。
319.堤bnk可以设置和/或形成在第一绝缘层ins1上。
320.在像素pxl的第一发射区域ema1、第二发射区域ema2和第三发射区域ema3中的每一个中，第三电极el3和第四电极el4可以与并联连接在第三电极el3和第四电极el4之间的多个发光元件ld一起配置第一串联级(参考图5的“set1”)，并且第一电极el1和第二电极el2可以与并联连接在第一电极el1和第二电极el2之间的多个发光元件ld一起配置第二串联级(参考图5的“set2”)。
321.在实施方式中，第一串联级set1和第二串联级set2可以设置在第一发射区域ema1、第二发射区域ema2和第三发射区域ema3中的每一个中，并且第一串联级set1和第二串联级set2可以配置第一子像素spxl1、第二子像素spxl2和第三子像素spxl3中的每一个的子发光单元。例如，设置在第一发射区域ema1中的第一串联级set1和第二串联级set2可以配置第一子像素spxl1的第一子发光单元emu1，设置在第二发射区域ema2中的第一串联
级set1和第二串联级set2可以配置第二子像素spxl2的第二子发光单元emu2，并且设置在第三发射区域ema3中的第一串联级set1和第二串联级set2可以配置第三子像素spxl3的第三子发光单元emu3。
322.包括在第一串联级set1中的第三电极el3可以是第一子发光单元emu1、第二子发光单元emu2和第三子发光单元emu3中的每一个的阳极，并且包括在第二串联级set2中的第一电极el1可以是相应的子发光单元的阴极。
323.发光元件ld中的每一个可以是使用无机晶体结构材料的具有例如小至纳米级或微米级的尺寸的超小发光二极管。发光元件ld中的每一个可以是通过蚀刻方法制造的超小发光二极管或通过生长方法制造的超小发光二极管。
324.至少两个至几十个发光元件ld可以对准和/或设置在第一发射区域ema1、第二发射区域ema2和第三发射区域ema3中的每一个中，但是发光元件ld的数量不限于此。根据实施方式，对准和/或设置在第一发射区域ema1、第二发射区域ema2和第三发射区域ema3中的每一个中的发光元件ld的数量可以各种改变。
325.发光元件ld中的每一个可以发射彩色光和/或白光中的任一种。在平面图或剖视图中，发光元件ld中的每一个可以在第一电极el1、第二电极el2、第三电极el3和第四电极el4中的两个相邻电极之间在第一绝缘层ins1上对准，使得发光元件ld的延伸方向(或长度方向)平行于第一方向dr1。发光元件ld可以制备成散布在溶液中的形式，以输入到第一发射区域ema1、第二发射区域ema2和第三发射区域ema3中的每一个。
326.发光元件ld可以通过喷墨印刷方法、狭缝涂布方法或其他各种方法输入到像素pxl的第一发射区域ema1、第二发射区域ema2和第三发射区域ema3中的每一个。例如，发光元件ld可以与挥发性溶剂混合，并且通过喷墨印刷方法或狭缝涂布方法提供给像素区域pxa(或第一发射区域ema1、第二发射区域ema2和第三发射区域ema3中的每一个)。此时，当施加与设置在第一发射区域ema1、第二发射区域ema2和第三发射区域ema3中的每一个中的第一电极el1、第二电极el2、第三电极el3和第四电极el4中的每一个对应的对准信号时，可以在第一电极el1、第二电极el2、第三电极el3和第四电极el4中的两个相邻电极之间形成电场。因此，发光元件ld可以在第一电极el1、第二电极el2、第三电极el3和第四电极el4中的两个相邻电极之间对准。如上所述，因为相同的对准信号(或对准电压)施加到第二电极el2和第三电极el3中的每一个，所以发光元件ld可以不在第二电极el2和第三电极el3之间对准。然而，本公开不限于此。根据实施方式，当对准信号施加到第二电极el2和第三电极el3中的每一个时，由于两个电极的线电阻、相邻电极之间感应的电场的影响等，可能在施加到第二电极el2和第三电极el3的对准信号之间出现电势差。在这种情况下，发光元件ld可以在第二电极el2和第三电极el3之间对准。
327.在发光元件ld对准之后，通过以其他方法挥发溶剂或去除溶剂，发光元件ld可以最终对准和/或设置在第一发射区域ema1、第二发射区域ema2和第三发射区域ema3中的每一个中。
328.在图7中，其中延伸方向(或长度方向)平行于第一方向dr1的发光元件ld在第一电极el1、第二电极el2、第三电极el3和第四电极el4中的两个相邻电极之间对准，但本公开不限于此。根据实施方式，其中延伸方向平行于第二方向dr2和/或倾斜于第二方向dr2的方向的一些发光元件ld可以在两个相邻电极之间对准。此外，根据实施方式，还可以在两个相邻
电极之间设置在相反的方向上连接的至少一个反向发光元件(参考图5的“ldr”)。
329.在本公开的实施方式中，发光元件ld可以包括多个第一发光元件ld1和多个第二发光元件ld2。
330.第一发光元件ld1可以设置在第一电极el1和第二电极el2之间。第二发光元件ld2可以设置在第三电极el3和第四电极el4之间。
331.第一发光元件ld1可以在第一电极el1和第二电极el2之间在相同的方向上对准。第一电极el1和第二电极el2可以与在相同的方向上并联连接在第一电极el1和第二电极el2之间的第一发光元件ld1一起配置第一子发光单元emu1、第二子发光单元emu2和第三子发光单元emu3中的每一个的第二串联级set2。
332.第二发光元件ld2可以在第三电极el3和第四电极el4之间在相同的方向上对准。第三电极el3和第四电极el4可以与在相同的方向上连接在第三电极el3和第四电极el4之间的第二发光元件ld2一起配置第一子发光单元emu1、第二子发光单元emu2和第三子发光单元emu3中的每一个的第一串联级set1。
333.上述第一发光元件ld1和第二发光元件ld2可以在第一发射区域ema1、第二发射区域ema2和第三发射区域ema3中的每一个中设置和/或形成在第一绝缘层ins1上。
334.第二绝缘层ins2中的每一个可以设置和/或形成在上述发光元件ld上。
335.第二绝缘层ins2可以设置和/或形成在发光元件ld上，部分地覆盖发光元件ld中的每一个的外表面(例如，外周表面或外圆周表面)(或表面)，并且将发光元件ld中的每一个的两端暴露于外部。
336.第二绝缘层ins2可以由单层或多层配置，并且可以包括包含至少一种无机材料的无机绝缘层或包含至少一种有机材料的有机绝缘层。第二绝缘层ins2可以包括适于保护发光元件ld的每个有源层(参考图1的“12”)免受外部氧气和湿气等的影响的无机绝缘层。然而，本公开不限于此。根据发光元件ld所应用到的显示设备dd的设计条件等，第二绝缘层ins2可以由包括有机材料的有机绝缘层配置。在第一发射区域ema1、第二发射区域ema2和第三发射区域ema3中的每一个中完成发光元件ld的对准之后，通过在发光元件ld上形成第二绝缘层ins2，可以防止发光元件ld偏离对准位置。
337.当在形成第二绝缘层ins2之前在第一绝缘层ins1和发光元件ld之间存在空间隙(或空间)时，在形成第二绝缘层ins2的工艺中，可以用第二绝缘层ins2填充该空间隙。在这种情况下，第二绝缘层ins2也可以由适于填充第一绝缘层ins1和发光元件ld之间的空间隙的有机绝缘层配置。
338.在第一发射区域ema1、第二发射区域ema2和第三发射区域ema3中的每一个中，第一连接电极cne1和第二连接电极cne2以及中间电极cte可以是使第一电极el1、第二电极el2、第三电极el3和第四电极el4与发光元件ld更稳定地电连接的配置。
339.第一连接电极cne1可以提供(或设置)和/或形成在第一电极el1和第一发光元件ld1中的每一个的一端上。第一连接电极cne1可以直接接触由第一绝缘层ins1暴露的第一电极el1以连接到第一电极el1。根据实施方式，当导电封盖层设置在第一电极el1上时，第一连接电极cne1可以设置在封盖层上以接触封盖层并连接到第一电极el1。上述封盖层可以保护第一电极el1不受在显示设备dd的制造工艺中出现的缺陷的影响，并且可以进一步加强第一电极el1和位于第一电极el1之下的保护层psv之间的粘合性。封盖层可以包括透
明导电材料(或物质)，诸如氧化铟锌(izo)。第一连接电极cne1可以电连接第一电极el1和第一发光元件ld1中的每一个的一端。
340.第一连接电极cne1在平面图中可以具有沿着第二方向dr2延伸的棒形状，但是本公开不限于此。根据实施方式，在第一连接电极cne1稳定地电连接到第一发光元件ld1的一端的范围内，第一连接电极cne1的形状可以各种改变。此外，考虑到与设置在第一连接电极cne1之下的第一电极el1的连接关系，第一连接电极cne1的形状可以各种改变。
341.第二连接电极cne2可以设置在第三电极el3和第二发光元件ld2的另一端上。第二连接电极cne2可以直接接触由第一绝缘层ins1暴露的第三电极el3，并且可以连接到第三电极el3。根据实施方式，当导电封盖层设置在第三电极el3上时，第二连接电极cne2可以设置在封盖层上，并且可以通过封盖层连接到第三电极el3。第二连接电极cne2可以电连接第三电极el3和第二发光元件ld2中的每一个的另一端。
342.第二连接电极cne2在平面图中可以具有沿着第二方向dr2延伸的棒形状，但是本公开不限于此。根据实施方式，在第二连接电极cne2稳定地电连接到第二发光元件ld2的另一端的范围内，第二连接电极cne2的形状可以各种改变。此外，考虑到与设置在第二连接电极cne2之下的第三电极el3的连接关系，第二连接电极cne2的形状可以各种改变。
343.第一连接电极cne1和第二连接电极cne2可以由各种透明导电材料配置。例如，第一连接电极cne1和第二连接电极cne2可以包括各种透明导电材料(或物质)中的至少一种，包括氧化铟锡(ito)、氧化铟锌(izo)、氧化锌(zno)、氧化铟镓锌(igzo)、氧化铟锡锌(itzo)等，并且可以配置为基本上透明或半透明的以满足所需的透射率(例如，预定透射率)。然而，第一连接电极cne1和第二连接电极cne2的材料不限于上述实施方式。根据实施方式，第一连接电极cne1和第二连接电极cne2可以由各种不透明导电材料(或物质)配置。第一连接电极cne1和第二连接电极cne2可以由单层或多层形成。在实施方式中，第一连接电极cne1和第二连接电极cne2可以是提供(或设置)和/或形成在第二绝缘层ins2上的第五导电层。
344.第一连接电极cne1和第二连接电极cne2可以设置在相同的层上，并且可以通过相同的工艺形成。然而，本公开不限于此，并且根据实施方式，第一连接电极cne1和第二连接电极cne2可以设置在不同的层上，并且可以通过不同的工艺形成。在这种情况下，另一绝缘层可以设置和/或形成在第一连接电极cne1和第二连接电极cne2之间。另一绝缘层可以设置在第一连接电极cne1和第二连接电极cne2中的一个上，以通过覆盖一个连接电极使得一个连接电极不暴露于外部，来防止第一连接电极cne1和第二连接电极cne2中的一个连接电极的腐蚀。在这种情况下，另一绝缘层可以包括由无机材料形成的无机绝缘层或由有机材料形成的有机绝缘层。例如，另一绝缘层可以包括无机绝缘材料中的至少一种，无机绝缘材料诸如为氮化硅(sin
x
)、氧化硅(sio
x
)、氮氧化硅(sio
x
ny)和氧化铝(alo
x
)，但是本公开不限于此。此外，另一绝缘层可以形成为单层或多层。
345.中间电极cte可以包括在第二方向dr2上延伸的第一中间电极cte1和第二中间电极cte2。
346.第一中间电极cte1可以设置在第二电极el2上，并且在平面图中可以与第二电极el2重叠。第一中间电极cte1可以设置在第二电极el2上的第一绝缘层ins1上，以与第二电极el2电绝缘(或分离)。第一中间电极cte1可以设置在第一发射区域ema1、第二发射区域ema2和第三发射区域ema3中的每一个中的第一发光元件ld1中的每一个的另一端上，并且
可以电连接和/或物理连接到第一发光元件ld1。
347.第二中间电极cte2可以设置在第四电极el4上，并且在平面图中可以与第四电极el4重叠。第二中间电极cte2可以设置在第四电极el4上的第一绝缘层ins1上，以与第四电极el4电绝缘(或分离)。第二中间电极cte2可以设置在第一发射区域ema1、第二发射区域ema2和第三发射区域ema3中的每一个中的第二发光元件ld2中的每一个的一端上，并且可以电连接和/或物理连接到第二发光元件ld2。
348.第一中间电极cte1和第二中间电极cte2可以一体设置并且可以彼此连接。第一中间电极cte1和第二中间电极cte2可以是中间电极cte的不同区域。第一中间电极cte1可以是与参考图5描述的第二中间电极cte2相同的配置，并且第二中间电极cte2可以是与参考图5描述的第一中间电极cte1相同的配置。中间电极cte可以用作电连接第一串联级set1的第二发光元件ld2中的每一个的一端和第二串联级set2的第一发光元件ld1中的每一个的另一端的桥接电极(或连接构件)。也就是说，第一串联级set1和第二串联级set2可以通过中间电极cte彼此连接。
349.在实施方式中，第一发光元件ld1中的每一个的一端和第二发光元件ld2中的每一个的一端可以包括相同类型的半导体层(例如，参考图1描述的第一半导体层11)。第一发光元件ld1中的每一个的另一端和第二发光元件ld2中的每一个的另一端可以包括相同类型的半导体层(例如，参考图1描述的第二半导体层13)。
350.在平面图中，包括第一中间电极cte1和第二中间电极cte2的中间电极cte可以与第二连接电极cne2隔开，并且可以设置成环绕(例如，围绕)第二连接电极cne2的至少一部分的形状，但是本公开不限于此。根据实施方式，在中间电极cte稳定地连接连续的第一串联级set1和第二串联级set2的范围内，中间电极cte可以改变为各种形状。在实施方式中，第一连接电极cne1、第二连接电极cne2和中间电极cte在平面图和剖视图中可以设置成彼此隔开。
351.中间电极cte可以由各种透明导电材料配置。例如，中间电极cte可以包括与第一连接电极cne1和第二连接电极cne2相同的材料，或者包括从作为第一连接电极cne1和第二连接电极cne2的配置材料公开的材料中选择的一种或多种材料。
352.中间电极cte可以设置在与第一连接电极cne1和第二连接电极cne2相同的层上，并且可以通过相同的工艺形成。例如，中间电极cte以及第一连接电极cne1和第二连接电极cne2可以设置和/或形成在第二绝缘层ins2上。然而，本公开不限于此，并且根据实施方式，中间电极cte可以设置在与第一连接电极cne1和第二连接电极cne2的层不同的层上，并且可以通过与第一连接电极cne1和第二连接电极cne2的工艺不同的工艺形成。
353.第三绝缘层ins3可以设置和/或形成在第一连接电极cne1、第二连接电极cne2和中间电极cte上。第三绝缘层ins3可以是包括无机材料的无机绝缘层或包括有机材料的有机绝缘层。例如，第三绝缘层ins3可以具有其中交替堆叠至少一个无机绝缘层和至少一个有机绝缘层的结构。第三绝缘层ins3可以完全覆盖显示元件层dpl，以防止湿气或潮气流入包括发光元件ld的显示元件层dpl中。
354.假设驱动电流通过第一子像素spxl1、第二子像素spxl2和第三子像素spxl3中的每一个的第一像素晶体管t1从第一电源线pl1流到第二电源线pl2，则驱动电流可以通过相应子像素的第二通孔vih2流入相应子像素的子发光单元中。
355.例如，驱动电流通过第一子像素spxl1的第二通孔vih2提供给第一发射区域ema1的第三电极el3，并且驱动电流通过连接到第三电极el3的第二连接电极cne2经由第二发光元件ld2流到中间电极cte。因此，第二发光元件ld2可以发射具有与在第一子像素spxl1的第一串联级set1处分配给第二发光元件ld2中的每一个的电流对应的亮度的光。流经中间电极cte的驱动电流经由中间电极cte和第一发光元件ld1流到第一连接电极cne1。因此，第一发光元件ld1可以发射具有与在第一子像素spxl1的第二串联级set2处分配给第一发光元件ld1中的每一个的电流对应的亮度的光。
356.驱动电流通过第二子像素spxl2的第二通孔vih2提供给第二发射区域ema2的第三电极el3，并且驱动电流通过连接到第三电极el3的第二连接电极cne2经由第二发光元件ld2流到中间电极cte。因此，第二发光元件ld2可以发射具有与在第二子像素spxl2的第一串联级set1处分配给第二发光元件ld2中的每一个的电流对应的亮度的光。流经中间电极cte的驱动电流经由中间电极cte和第一发光元件ld1流到第一连接电极cne1。因此，第一发光元件ld1可以发射具有与在第二子像素spxl2的第二串联级set2处分配给第一发光元件ld1中的每一个的电流对应的亮度的光。
357.另外，驱动电流通过第三子像素spxl3的第二通孔vih2提供给第三发射区域ema3的第三电极el3，并且驱动电流通过连接到第三电极el3的第二连接电极cne2经由第二发光元件ld2流到中间电极cte。因此，第二发光元件ld2可以发射具有与在第三子像素spxl3的第一串联级set1处分配给第二发光元件ld2中的每一个的电流对应的亮度的光。流经中间电极cte的驱动电流经由中间电极cte和第一发光元件ld1流到第一连接电极cne1。因此，第一发光元件ld1可以发射具有与在第三子像素spxl3的第二串联级set2处分配给第一发光元件ld1中的每一个的电流对应的亮度的光。
358.在上述方法中，第一子像素spxl1、第二子像素spxl2和第三子像素spxl3中的每一个的驱动电流可以顺序地流过第一串联级set1的第二发光元件ld2和第二串联级set2的第一发光元件ld1。因此，第一子像素spxl1、第二子像素spxl2和第三子像素spxl3中的每一个可以发射具有与在每个帧周期期间提供的数据信号对应的亮度的光。
359.根据上述实施方式，在形成第一连接电极cne1和第二连接电极cne2的步骤中，中间电极cte可以并行形成(例如，同时形成)。因此，可以简化第一子像素spxl1、第二子像素spxl2和第三子像素spxl3以及具有第一子像素spxl1、第二子像素spxl2和第三子像素spxl3的显示设备dd的制造工艺，从而改善产品产量。
360.此外，根据上述实施方式，通过配置串联/并联混合结构的第一子发光单元emu1、第二子发光单元emu2和第三子发光单元emu3，可以稳定地驱动像素pxl。因此，可以通过减小流过显示设备dd的显示面板dp的驱动电流来改善功耗效率。
361.根据实施方式，至少一个外涂层(例如，使显示元件层dpl的上表面平坦的层)可以进一步设置在第三绝缘层ins3上。
362.根据另一实施方式，第一子像素spxl1、第二子像素spxl2和第三子像素spxl3中的每一个的显示元件层dpl还可以选择性地包括光学层。例如，显示元件层dpl还可以包括颜色转换层，颜色转换层包括颜色转换颗粒，颜色转换颗粒将从发光元件ld发射的光转换为特定颜色的光。
363.图10是示意性地示出根据本公开的实施方式的显示设备dd的平面图。例如，图10
示意性地仅示出了根据本公开的实施方式的显示设备dd的部分配置。
364.关于图10的显示设备dd，主要描述与上述实施方式的点不同的点，以避免重复描述。
365.在图10中，平面上的水平方向表示为第一方向dr1，平面上的竖直方向表示为第二方向dr2，并且截面上的衬底sub的厚度方向表示为第三方向dr3。
366.参考图10，根据本公开的实施方式的显示设备dd可以包括衬底sub，衬底sub包括显示区域da和非显示区域nda。
367.像素pxl和连接到像素pxl的多个信号线可以设置在显示区域da中。信号线可以包括第一电源线pl1和数据线dl。这里，第一电源线pl1可以是参考图4和图6描述的第一电源线pl1，并且数据线dl可以是参考图6描述的第一数据线d1、第二数据线d2和第三数据线d3中的每一个。
368.在本公开的实施方式中，显示区域da可以划分成至少一个第一区域a1和至少一个第二区域a2。这里，第一区域a1可以是显示区域da的其中定位有电连接到驱动器dic的第一部分dica的至少一个像素pxl的区域，并且第二区域a2可以是显示区域da的其中定位有电连接到驱动器dic的第二部分dicb的至少一个像素pxl的区域。在下文中，为了方便起见，位于第一区域a1中的像素pxl被称为第一像素，并且位于第二区域a2中的像素pxl被称为第二像素。此外，当统称第一像素pxl和第二像素pxl时，第一像素pxl和第二像素pxl被称为像素pxl或多个像素pxl。
369.第一电源线pl1可以通过包括在线部分中的相应的扇出线lp电连接到驱动器dic(或第一驱动电压线(参考图4的“dvl1”))。数据线dl可以通过包括在线部分中的相应的扇出线lp电连接到驱动器dic。多个第一电源线pl1和多个数据线dl可以以至少一个像素pxl的距离布置在显示区域da中。
370.线部分和驱动器dic可以设置在非显示区域nda中。
371.线部分可以包括多个线，例如扇出线lp。这里，扇出线lp可以电连接到与像素pxl中的每一个连接的信号线。例如，线部分可以包括电连接到位于第一区域a1中的第一电源线pl1的第1a扇出线lp1a、电连接到位于第一区域a1中的数据线dl的第2a扇出线lp2a、电连接到位于第二区域a2中的第一电源线pl1的第1b扇出线lp1b以及电连接到位于第二区域a2中的数据线dl的第2b扇出线lp2b。
372.扇出线lp中的每一个可以是电连接驱动器dic和位于第二方向dr2上的相同像素列中的像素pxl的连接装置(或构件)。
373.驱动器dic可以是与参考图4描述的驱动器dic相同的配置。基于沿着第二方向dr2与驱动器dic的中心(或中间)交叉的虚拟线vl，驱动器dic可以划分成第一部分dica和第二部分dicb。驱动器dic的第一部分dica可以通过第1a扇出线lp1a和第2a扇出线lp2a电连接到第一像素pxl，并且驱动器dic的第二部分dicb可以通过第1b扇出线lp1b和第2b扇出线lp2b电连接到第二像素pxl。
374.驱动器dic的第一部分dica可以电连接到与焊盘部分pd的第一电源焊盘一体形成的第一驱动电源线dvl1，以向第一驱动电源线dvl1提供第一驱动电源(参考图5的“vdd”)的电压。驱动器dic的第二部分dicb可以电连接到与焊盘部分pd的第二电源焊盘一体形成的第二驱动电源线(参考图4的“dvl2”)，以向第二驱动电源线dvl2提供第二驱动电源(参考图
5的“vss”)的电压。
375.在一些实施方式中，由于显示设备dd的高分辨率，随着设置在显示设备dd中的电路和信号线之间的距离变窄，发生静电的可能性增加。当发生静电时，每个像素pxl的像素电路(参考图5的“pxc”)可能发生故障，或者可能在像素电路pxc的配置中出现问题。为了解决这个问题，连接到数据线dl和第一电源线pl1的抗静电部分esdp可以位于非显示区域nda的一个区域中。
376.抗静电部分esdp可以防止由于静电引起的脉冲电势(pulse potential)流入内部电路(例如，像素电路pxc)中。在实施方式中，抗静电部分esdp可以包括第一抗静电部分esdp1和第二抗静电部分esdp2。
377.第一抗静电部分esdp1可以在非显示区域nda中连接到第1a扇出线lp1a和第2a扇出线lp2a。第一抗静电部分esdp1可以连接在第1a扇出线lp1a和第2a扇出线lp2a之间，并且可以将由于流入第一区域a1的数据线dl中的静电而引起的脉冲分配到第1a扇出线lp1a。
378.第二抗静电部分esdp2可以在非显示区域nda中连接到延伸部分etp和第2b扇出线lp2b。这里，延伸部分etp可以是从第1a扇出线lp1a分支并且延伸到非显示区域nda的其中定位有第二抗静电部分esdp2的区域的第1a扇出线lp1a。延伸部分etp可以电连接到从第二区域a2的第一电源线pl1延伸到非显示区域nda的第1b扇出线lp1b。因此，延伸部分etp可以电连接到第二区域a2的第一电源线pl1。
379.第二抗静电部分esdp2可以连接在延伸部分etp和第2b扇出线lp2b之间，并且可以将由于流入第二区域a2的数据线dl中的静电而引起脉冲分配到延伸部分etp，即，第1a扇出线lp1a。
380.如上所述，当外部静电流入相应的数据线dl时，第一抗静电部分esdp1和第二抗静电部分esdp2可以将由于静电而引起的脉冲分配到施加有第一驱动电源vdd的电压的第1a扇出线lp1a。
381.在本公开的实施方式中，非显示区域nda可以包括抗静电电路区域esdpa、扇出区域fta和焊盘区域pda，在抗静电电路区域esdpa中定位有抗静电部分esdp，在扇出区域fta中定位有扇出线lp，在焊盘区域pda中定位有焊盘部分pd。在实施方式中，扇出区域fta可以沿着第二方向dr2划分成第一子区域sa1、第二子区域sa2和第三子区域sa3。
382.与第一区域a1对应的非显示区域nda可以沿着第二方向dr2在从第一区域a1到驱动器dic的方向上依次划分成抗静电电路区域esdpa、第一子区域sa1、第二子区域sa2和第三子区域sa3。对应于第二区域a2的非显示区域nda可以沿着第二方向dr2在从第二区域a2到驱动器dic的方向上依次划分成第二子区域sa2、抗静电电路区域esdpa、第一子区域sa1和第三子区域sa3。因此，位于对应于第一区域a1的非显示区域nda中的配置和位于对应于第二区域a2的非显示区域nda中的配置可以具有不同的布置(或设置)关系。
383.稍后参考图14至图20给出非显示区域nda和位于非显示区域nda中的配置的详细描述。
384.图11是示出根据实施方式的包括在图10的第一抗静电部分esdp1和第二抗静电部分esdp2中的组件之间的电连接关系的电路图。
385.参考图10和图11，第一抗静电部分esdp1可以包括在第1a扇出线lp1a和第2a扇出线lp2a之间具有互连关系的至少一个晶体管et。第一抗静电部分esdp1可以设计成在高电
压区域(例如，预定的高电压区域)中具有低阻抗，以便释放过电流或者自行损毁，以阻断静电的流入，并且在正常驱动环境中具有高阻抗，以不影响通过第1a扇出线lp1a和第2a扇出线lp2a提供的信号。
386.第二抗静电部分esdp2可以包括在延伸部分etp和第2b扇出线lp2b之间具有互连关系的至少一个晶体管et。第二抗静电部分esdp2可以设计成在高电压区域(例如，预定的高电压区域)中具有低阻抗，以便释放过电流或者自行损毁，以阻断静电的流入，并且在正常驱动环境中具有高阻抗，以不影响通过延伸部分etp和第2b扇出线lp2b提供的信号。在实施方式中，延伸部分etp可以是第1a扇出线lp1a。
387.第一抗静电部分esdp1和第二抗静电部分esdp2中的每一个可以包括晶体管et、第一电容器c1和第二电容器c2。
388.第一抗静电部分esdp1的晶体管et可以连接在提供有驱动器dic的第一部分dica的数据信号的第2a扇出线lp2a和提供有第一驱动电源vdd的电压的第1a扇出线lp1a之间。第二抗静电部分esdp2的晶体管et可以连接在提供有驱动器dic的第二部分dicb的数据信号的第2b扇出线lp2b和从第1a扇出线lp1a分支的延伸部分etp之间。
389.在第一抗静电部分esdp1和第二抗静电部分esdp2中的每一个中，第一电容器c1可以连接在相应的晶体管et的栅电极和晶体管et的第一端子(或源电极)之间。第二电容器c2可以连接在晶体管et的栅电极和晶体管et的第二端子(或漏电极)之间。此时，晶体管et的栅电极可以是浮置的。
390.图12是示意性地示出图10的第一抗静电部分esdp1和第二抗静电部分esdp2的平面图，并且图13是沿着图12的线ii-ii'截取的剖视图。
391.关于图12和图13的第一抗静电部分esdp1和第二抗静电部分esdp2，主要描述与上述实施方式的点不同的点，以避免重复描述。
392.参考图10至图13，第一抗静电部分esdp1可以包括在抗静电电路区域esdpa中连接在第1a扇出线lp1a和第2a扇出线lp2a之间的晶体管et。第二抗静电部分esdp2可以包括在抗静电电路区域esdpa中连接在延伸部分etp和第2b扇出线lp2b之间的晶体管et。
393.第1a扇出线lp1a和第2a扇出线lp2a可以在第二方向dr2上延伸。第一驱动电源vdd的电压可以从驱动器dic的第一部分dica(或第一驱动电压线(参考图4的“dvl1”))传输到第1a扇出线lp1a，并且数据信号可以从驱动器dic的第一部分dica传输到第2a扇出线lp2a。
394.在平面图中，第1a扇出线lp1a和第2a扇出线lp2a可以设置成在第一方向dr1上彼此隔开。在本公开的实施方式中，第1a扇出线lp1a可以是设置在衬底sub上的第三导电层，并且第2a扇出线lp2a可以是设置在衬底sub上的第一导电层。这里，衬底sub可以是参考图6至图9描述的衬底sub。
395.第1a扇出线lp1a可以设置在与参考图6至图9描述的第一扫描线s1相同的层上，可以包括与第一扫描线s1相同的材料，并且可以通过与第一扫描线s1相同的工艺形成。例如，第1a扇出线lp1a可以设置和/或形成在层间绝缘层ild上。第2a扇出线lp2a可以设置在与参考图6至图9描述的第一底部金属层bml1、第二底部金属层bml2和第三底部金属层bml3相同的层上，可以包括与第一底部金属层bml1、第二底部金属层bml2和第三底部金属层bml3相同的材料，并且可以通过与第一底部金属层bml1、第二底部金属层bml2和第三底部金属层bml3相同的工艺形成。层间绝缘层ild可以是参考图6至图9描述的层间绝缘层ild。
396.延伸部分etp和第2b扇出线lp2b可以在第二方向dr2上延伸。第一驱动电源vdd的电压可以传输到延伸部分etp，并且数据信号可以从驱动器dic的第二部分dicb传输到第2b扇出线lp2b。
397.在平面图中，延伸部分etp和第2b扇出线lp2b可以设置成在第一方向dr1上彼此隔开。在本公开的实施方式中，延伸部分etp可以是第三导电层，并且第2b扇出线lp2b可以是第一导电层。连接在延伸部分etp和第2b扇出线lp2b之间的第二抗静电部分esdp2的晶体管et可以包括栅电极ege、有源图案eact、源极区域ese和漏极区域ede。
398.第一抗静电部分esdp1和第二抗静电部分esdp2可以具有基本上相同或相似的结构。在下文中，作为代表描述了第一抗静电部分esdp1和第二抗静电部分esdp2中的第一抗静电部分esdp1，并且简要描述第二抗静电部分esdp2。
399.第一抗静电部分esdp1可以包括晶体管et以及第一电容器c1和第二电容器c2。
400.晶体管et可以包括栅电极ege、有源图案eact、源极区域ese和漏极区域ede。
401.栅电极ege可以设置成孤立岛的形状，并且可以是浮置的。栅电极ege可以是第二导电层，并且可以设置和/或形成在栅极绝缘层gi上。栅电极ege可以设置在与参考图6至图9描述的第一连接线cnl1和第二连接线cnl2相同的层上，可以包括与第一连接线cnl1和第二连接线cnl2相同的材料，并且可以通过与第一连接线cnl1和第二连接线cnl2相同的工艺形成。这里，栅极绝缘层gi可以是参考图6至图9描述的栅极绝缘层gi。
402.有源图案eact、源极区域ese和漏极区域ede可以是由多晶硅、非晶硅、氧化物半导体等形成的半导体图案。有源图案eact、源极区域ese和漏极区域ede可以由不掺杂杂质或掺杂杂质的半导体层形成。例如，源极区域ese和漏极区域ede可以由掺杂杂质的半导体层形成，并且有源图案eact可以由不掺杂杂质的半导体层形成。例如，可以使用n型杂质作为杂质，但是本公开不限于此。
403.有源图案eact、源极区域ese和漏极区域ede可以设置和/或形成在缓冲层bfl上。
404.有源图案eact可以在适当的方向(例如，预定的方向)上延伸，并且可以具有沿着延伸的长度方向弯折多次的形状。有源图案eact可以与栅电极ege重叠。因为有源图案eact形成为长的，所以晶体管et的沟道区域可以形成为长的。
405.源极区域ese可以连接(或接触)到有源图案eact的一端。此外，源极区域ese可以通过连接线cnl电连接和/或物理连接到第2a扇出线lp2a。
406.连接线cnl可以是提供(或设置)和/或形成在层间绝缘层ild上的第三导电层。连接线cnl可以设置在与第1a扇出线lp1a相同的层处。连接线cnl的一端可以通过依次穿过栅极绝缘层gi和层间绝缘层ild的接触孔ch连接到源极区域ese。连接线cnl的另一端可以通过依次穿过缓冲层bfl、栅极绝缘层gi和层间绝缘层ild的接触孔ch连接到第2a扇出线lp2a。
407.漏极区域ede可以连接(或接触)到有源图案eact的另一端。此外，漏极区域ede可以通过相应的接触孔ch连接到第1a扇出线lp1a。例如，漏极区域ede可以通过依次穿过栅极绝缘层gi和层间绝缘层ild的接触孔ch连接到第1a扇出线lp1a。
408.第一电容器c1可以包括上电极和下电极。上电极可以是连接线cnl的电连接到第2a扇出线lp2a的一个区域，并且下电极可以是栅电极ege的一个区域。也就是说，彼此重叠且层间绝缘层ild插置在其之间的连接线cnl和栅电极ege可以分别用作第一电容器c1的上
电极和下电极。
409.第二电容器c2可以包括上电极和下电极。上电极可以是第1a扇出线lp1a的一个区域，并且下电极可以是栅电极ege的一个区域。也就是说，彼此重叠且层间绝缘层ild插置在其之间的第1a扇出线lp1a和栅电极ege可以分别用作第二电容器c2的上电极和下电极。
410.保护层psv可以设置和/或形成在第1a扇出线lp1a和连接线cnl上。保护层psv可以是参考图6至图9描述的保护层psv。
411.图14是更示意性地示出图10的显示设备dd的平面图，图15是示出图14的第一驱动电压线dvl1和第二驱动电压线dvl2的示意性放大平面图，并且图16是沿着图15的线iii-iii'截取的剖视图。
412.例如，在图14和图15中，省略了位于第一驱动电压线dvl1和第二驱动电压线dvl2之下的配置。
413.关于图14至图16的显示设备dd，主要描述与上述实施方式的点不同的点以避免重复描述。
414.参考图10、图14和图16，显示设备dd可以包括设置有像素pxl的显示区域da和与显示区域da相邻的非显示区域nda。
415.在实施方式中，非显示区域nda可以包括对应于第一区域a1的第一非显示区域nda1和对应于第二区域a2的第二非显示区域nda2。第一非显示区域nda1和第二非显示区域nda2中的每一个可以包括抗静电电路区域esdpa、扇出区域fta和焊盘区域pda。扇出区域fta可以包括第一子区域sa1、第二子区域sa2和第三子区域sa3。
416.抗静电电路区域esdpa的第二方向dr2上的宽度、第一子区域sa1的第二方向dr2上的宽度、第二子区域sa2的第二方向dr2上的宽度以及第三子区域sa3的第二方向dr2上的宽度可以彼此不同。例如，第一子区域sa1的第二方向dr2上的宽度可以是最大的，并且第三子区域sa3的第二方向dr2上的宽度可以是最小的。然而，本公开不限于此，根据实施方式，抗静电电路区域esdpa的第二方向dr2上的宽度、第一子区域sa1的第二方向dr2上的宽度、第二子区域sa2的第二方向dr2上的宽度以及第三子区域sa3的第二方向dr2上的宽度可以相同。此外，根据另一实施方式，抗静电电路区域esdpa、第一子区域sa1、第二子区域sa2和第三子区域sa3中的至少两个或更多个可以具有第二方向dr2上的相同的宽度，并且剩余区域可以具有第二方向dr2上的不同的宽度。抗静电电路区域esdpa、第一子区域sa1、第二子区域sa2和第三子区域sa3中的每一个的第二方向dr2上的宽度可以根据显示设备dd的产品规格而各种改变。
417.在第一非显示区域nda1中，抗静电电路区域esdpa、第一子区域sa1、第二子区域sa2和第三子区域sa3可以沿着第二方向dr2设置在从第一区域a1到驱动器dic的第一部分dica的方向上。
418.在第二非显示区域nda2中，第二子区域sa2、抗静电电路区域esdpa、第一子区域sa1和第三子区域sa3可以沿着第二方向dr2设置在从第二区域a2到驱动器dic的第二部分dicb的方向上。
419.在上述非显示区域nda中，可以设置第一驱动电压线dvl1、第二驱动电压线dvl2和驱动器dic。
420.第一驱动电压线dvl1可以设置在第一非显示区域nda1和第二非显示区域nda2中。
在实施方式中，第一驱动电压线dvl1可以包括设置在第一非显示区域nda1中的主体部分bdp和设置在第二非显示区域nda2中的延伸部分etp。第一驱动电压线dvl1可以是参考图10描述的第1a扇出线lp1a。
421.主体部分bdp可以位于除了第一非显示区域nda1的抗静电电路区域esdpa和焊盘区域pda之外的剩余区域中，例如位于扇出区域fta中。在平面图中，主体部分bdp可以设置成与第一非显示区域nda1的扇出区域fta对应的板形状。然而，本公开不限于此，并且主体部分bdp可以改变成各种形状。在图14和图15中，主体部分bdp不位于抗静电电路区域esdpa中，但本公开不限于此。实质上，主体部分bdp可以设置成减小或最小化位于抗静电电路区域esdpa中的区域(或与第一抗静电部分esdp1重叠)的形式，并且可以与第一抗静电部分esdp1的配置中的一些一体设置(或形成)。
422.延伸部分etp可以沿着第一方向dr1从主体部分bdp延伸到第二非显示区域nda2。延伸部分etp可以是第一驱动电压线dvl1的一个区域。延伸部分etp可以位于第二非显示区域nda2的第一子区域sa1中。在图14和图15中，延伸部分etp不位于第二非显示区域nda2的抗静电电路区域esdpa中，但本公开不限于此。基本上，延伸部分etp可以设置成减小或最小化位于抗静电电路区域esdpa中的区域(或与第二抗静电部分esdp2重叠)的形式，并且可以与第二抗静电部分esdp2的配置中的一些一体设置(或形成)。
423.第一驱动电压线dvl1的主体部分bdp可以与焊盘部分pd的第一电源焊盘一体设置(或形成)，并且可以电连接到驱动器dic的第一部分dica的第一电源焊盘。第一驱动电源vdd的电压可以从第一电源焊盘传输到主体部分bdp。主体部分bdp可以电连接到提供给第一区域a1的像素pxl中的每一个的第一电源线pl1，以将第一驱动电源vdd的电压传输到第一电源线pl1。
424.第二驱动电压线dvl2可以设置在第二非显示区域nda2中。第二驱动电压线dvl2可以与焊盘部分pd的第二电源焊盘一体设置(或形成)，并且可以电连接到驱动器dic的第二部分dicb的第二电源焊盘。第二驱动电源vss的电压可以从第二电源焊盘传输到第二驱动电压线dvl2。第二驱动电压线dvl2可以电连接到提供给第二区域a2的像素pxl中的每一个的第二电源线(参考图4的“pl2”)，以将第二驱动电源vss的电压传输到第二电源线pl2。
425.在实施方式中，第二驱动电压线dvl2可以位于第二非显示区域nda2中，以与第一驱动电压线dvl1的延伸部分etp隔开。第二驱动电压线dvl2可以设置成绕过延伸部分etp的形状。此外，第二驱动电压线dvl2可以在第二驱动电压线dvl2与第二抗静电部分esdp2电隔离的范围内设置成各种形状。第二驱动电压线dvl2可以与第一子区域sa1、第二子区域sa2和第三子区域sa3重叠，但是本公开不限于此。
426.在上述实施方式中，第一驱动电压线dvl1和第二驱动电压线dvl2可以在非显示区域nda中彼此电隔离。第一驱动电压线dvl1和第二驱动电压线dvl2可以是设置在衬底sub上的第三导电层。例如，第一驱动电压线dvl1和第二驱动电压线dvl2可以是设置在层间绝缘层ild上的第三导电层，并且可以设置在与参考图6至图9描述的第一扫描线s1相同的层处。
427.如上所述，在根据本公开的实施方式的显示设备dd中，一个驱动器dic划分成第一部分dica和第二部分dicb，以减小或最小化其中衬底sub上的第一导电层、第二导电层和第三导电层中的全部重叠并形成在非显示区域nda中的三重堆叠结构，第一驱动电压线dvl1设计成电连接到第一部分dica，并且第二驱动电压线dvl2设计成电连接到第二部分dicb。
此外，上述显示设备dd设计成使得作为第一驱动电压线dvl1的一个区域的延伸部分etp位于第二非显示区域nda2中。
428.为了防止或减轻由于从外部输入的静电而引起的缺陷，上述显示设备dd包括在非显示区域nda的一个区域(例如，抗静电电路区域esdpa)中的第一抗静电部分esdp1和第二抗静电部分esdp2。第一抗静电部分esdp1可以连接在连接到第一区域a1的数据线dl的第2a扇出线lp2a和第一驱动电压线dvl1的主体部分bdp之间，以防止由于静电而引起的脉冲电势流入第一区域a1中。第二抗静电部分esdp2可以连接在连接到第二区域a2的数据线dl的第2b扇出线lp2b和第一驱动电压线dvl1的延伸部分etp之间，以防止由于静电而引起的脉冲电势流入第二区域a2中。
429.在其中第一驱动电压线dvl1仅包括位于第一非显示区域nda1中的主体部分bdp并且第二驱动电压线dvl2在第二非显示区域nda2中设置成与主体部分bdp相同的形状的显示设备中，第二抗静电部分esdp2可以不直接连接到第一驱动电压线dvl1并且可以连接到设置在显示区域da的像素pxl中的第一电源线pl1。在这种情况下，当从外部输入静电时，过电流可在显示区域da的方向上流动，并且因此可能发生烧毁缺陷。为了防止或减少这种烧毁缺陷，第二抗静电部分esdp2可以连接到第二驱动电压线dvl2，但是在这种情况下，当驱动显示设备dd时，可能出现由于泄漏电流而引起的缺陷。
430.因此，在上述实施方式中，可以不同地设计第一非显示区域nda1中的抗静电电路区域esdpa的位置和第二非显示区域nda2中的抗静电电路区域esdpa的位置，可以设置从第一非显示区域nda1延伸到第二非显示区域nda2的延伸部分etp，并且第二驱动电压线dvl2可以设计成绕过延伸部分etp。因此，第二抗静电部分esdp2可以直接连接到第一驱动电压线dvl1。因此，位于第二非显示区域nda2中的第二抗静电部分esdp2可以稳定地操作，并且因此可以改善其可靠性。
431.因此，根据上述实施方式的显示设备dd可以包括具有改善的可靠性的第一抗静电部分esdp1和第二抗静电部分esdp2。因此，可以通过防止或减轻由于从外部输入的静电而导致的缺陷来改善显示设备dd的可靠性。
432.图17是图14的ea1部分的示意性放大视图，图18是沿着图17的线iv-iv'截取的剖视图，图19是图14的ea2部分的示意性放大图，并且图20是沿着图19的线v-v'截取的剖视图。
433.关于图17至图20，主要描述与上述实施方式的点不同的点以避免重复描述。
434.参考图10至图20，第一非显示区域nda1可以沿着从显示区域da的第一区域a1到驱动器dic的第一部分dica的方向(例如，第二方向dr2)依次划分为抗静电电路区域esdpa、第一子区域sa1、第二子区域sa2和第三子区域sa3。此外，第二非显示区域nda2可以沿着从显示区域da的第二区域a2到驱动器dic的第二部分dicb的方向(例如，第二方向dr2)依次划分为第二子区域sa2、抗静电电路区域esdpa、第一子区域sa1和第三子区域sa3。
435.位于相同列中的三个第一抗静电部分esdp1可以沿着第二方向dr2位于第一非显示区域nda1的抗静电电路区域esdpa中。作为示例，三个第一抗静电部分esdp1中的一个可以包括连接在第四连接线cnl4和第一区域a1的第一数据线d1之间的第一晶体管et1，三个第一抗静电部分esdp1中的另一个可以包括连接在第四连接线cnl4和第一区域a1的第二数据线d2之间的第二晶体管et2，并且三个第一抗静电部分esdp1中的另一个可以包括连接在
第四连接线cnl4和第一区域a1的第三数据线d3之间的第三晶体管et3。以上描述的第一数据线d1、第二数据线d2和第三数据线d3可以是参考图6至图9描述的第一数据线d1、第二数据线d2和第三数据线d3。因为第一晶体管et1、第二晶体管et2和第三晶体管et3中的每一个与参考图11至图13所描述的晶体管et相同，所以省略其详细描述。
436.第一晶体管et1的源极区域ese可以通过第四连接线cnl4连接到第一数据线d1。第二晶体管et2的源极区域ese可以通过第四连接线cnl4连接到第二数据线d2。第三晶体管et3的源极区域ese可以通过第四连接线cnl4连接到第三数据线d3。上述第四连接线cnl4可以是参考图12和图13描述的连接线cnl。
437.上述三个第一抗静电部分esdp1可以共享第三连接线cnl3。上述第三连接线cnl3可以是参考图12和图13所描述的第1a扇出线lp1a。第一晶体管et1的漏极区域ede可以连接到第三连接线cnl3，第二晶体管et2的漏极区域ede可以连接到第三连接线cnl3，并且第三晶体管et3的漏极区域ede可以连接到第三连接线cnl3。
438.第三连接线cnl3的一端可以通过依次穿过缓冲层bfl、栅极绝缘层gi和层间绝缘层ild的接触孔ch电连接和物理连接到第一区域a1的第1a电源线pl1a的第一层fl。第三连接线cnl3的另一端可以与第一驱动电压线dvl1的主体部分bdp一体设置(或形成)，以电连接和物理连接到主体部分bdp。第1a电源线pl1a的第一层fl可以电连接到主体部分bdp，并且因此施加到第一驱动电压线dvl1的第一驱动电源vdd的电压可以提供到第1a电源线pl1a。
439.在第一非显示区域nda1的抗静电电路区域esdpa中，可以设置第一区域a1的第(2-1)扫描线s2_1的第一导线cl1、第一区域a1的第1a电源线pl1a的第一层fl、第一区域a1的初始化电源线ipl、第一区域a1的第2a电源线pl2a以及第一区域a1的第(2-2)扫描线s2_2的第一导线cl1。因为参考图6至图9详细描述了第(2-1)扫描线s2_1的第一导线cl1、第1a电源线pl1a的第一层fl、初始化电源线ipl、第2a电源线pl2a和第(2-2)扫描线s2_2的第一导线cl1，所以省略其重复描述。
440.第一扇出线lp1至第七扇出线lp7可以设置在第一非显示区域nda1的第一子区域sa1、第二子区域sa2和第三子区域sa3中。第一扇出线lp1可以与第(2-1)扫描线s2_1的第一导线cl1一体设置(或形成)，以电连接和物理连接到第(2-1)扫描线s2_1的第一导线cl1。第二扇出线lp2可以与初始化电源线ipl一体设置(或形成)，以电连接和物理连接到初始化电源线ipl。第三扇出线lp3可以与第一数据线d1一体设置(或形成)，以电连接和物理连接到第一数据线d1。第四扇出线lp4可与第二数据线d2一体设置(或形成)，以电连接和物理连接到第二数据线d2。第五扇出线lp5可与第三数据线d3一体设置(或形成)，以电连接和物理连接到第三数据线d3。第六扇出线lp6可以与第2a电源线pl2a的第一层fl一体设置(或形成)，以电连接和物理连接到第2a电源线pl2a的第一层fl。第七扇出线lp7可以与第(2-2)扫描线s2_2的第一导线cl1一体设置(或形成)，以电连接和物理连接到第(2-2)扫描线s2_2的第一导线cl1。
441.第一扇出线lp1、第二扇出线lp2、第三扇出线lp3、第四扇出线lp4、第五扇出线lp5、第六扇出线lp6和第七扇出线lp7中的每一个可以是设置在衬底sub上的第一导电层。第一扇出线lp1、第二扇出线lp2、第三扇出线lp3、第四扇出线lp4、第五扇出线lp5、第六扇出线lp6和第七扇出线lp7中的每一个可以设置在相同的层处，可以包括相同的材料，并且
可以通过与第一区域a1的第(2-1)扫描线s2_1的第一导线cl1、第1a电源线pl1a的第一层fl、初始化电源线ipl、第一数据线d1至第三数据线d3、第2a电源线pl2a的第一层fl以及第(2-2)扫描线s2_2的第一导线cl1相同的工艺形成。
442.第一扇出线lp1可以根据其形状划分成第一对角线部分sula、直部分sulb和第二对角线部分sulc。例如，第一扇出线lp1的第一对角线部分sula可以位于第一子区域sa1中，第一扇出线lp1的直部分sulb可以位于第二子区域sa2中，并且第一扇出线lp1的第二对角线部分sulc可以位于第三子区域sa3中。
443.第一扇出线lp1的第一对角线部分sula的一端可以定位成与抗静电电路区域esdpa相邻，并且可以在第一对角线方向上延伸。第一扇出线lp1的直部分sulb可以在第二方向dr2上从第一对角线部分sula的另一端延伸。这里，直部分sulb的一端可以连接到第一对角线部分sula的另一端。此外，第一扇出线lp1的第二对角线部分sulc可以在第二对角线方向上从直部分sulb的另一端延伸，并且第二对角线部分sulc的另一端可以定位成与焊盘区域pda相邻。这里，第一对角线方向和第二对角线方向可以彼此相同或不同。第二对角线部分sulc的长度可以比第一对角线部分sula的长度短，但是本公开不限于此。第一对角线方向和第二对角线方向可以是相对于第一方向dr1或第二方向dr2倾斜的方向。
444.在上述方法中，第二扇出线lp2、第三扇出线lp3、第四扇出线lp4、第五扇出线lp5、第六扇出线lp6和第七扇出线lp7中的每一个也可以包括第一对角线部分、直部分和第二对角线部分。如上所述，当第一扇出线lp1、第二扇出线lp2、第三扇出线lp3、第四扇出线lp4、第五扇出线lp5、第六扇出线lp6和第七扇出线lp7中的每一个包括直部分时，第一扇出线lp1、第二扇出线lp2、第三扇出线lp3、第四扇出线lp4、第五扇出线lp5、第六扇出线lp6和第七扇出线lp7彼此隔开的距离可以相对增加。
445.在实施方式中，第六扇出线lp6的第二对角线部分可以设置成在第三子区域sa3中与焊盘区域pda隔开，并且因此可以不电连接到驱动器dic。在这种情况下，连接到第六扇出线lp6的第2a电源线pl2a可以从位于第二区域a2中的第2a电源线pl2a接收第二驱动电源vss的电压。
446.第一驱动电压线dvl1的主体部分bdp可以设置在第一非显示区域nda1中。主体部分bdp可以与第一扇出线lp1、第二扇出线lp2、第三扇出线lp3、第四扇出线lp4、第五扇出线lp5、第六扇出线lp6和第七扇出线lp7重叠，并且可以设置成完全覆盖第一子区域sa1、第二子区域sa2和第三子区域sa3的板形状。主体部分bdp可以与抗静电电路区域esdpa的第三连接线cnl3一体设置(或形成)，以电连接和物理连接到第三连接线cnl3。例如，位于抗静电电路区域esdpa中的第三连接线cnl3可以是主体部分bdp的一个区域。
447.主体部分bdp可以电连接到驱动器dic的第一部分dica，以通过第三连接线cnl3将第一驱动电源vdd的电压传输到第一区域a1的第1a电源线pl1a。此外，位于第一非显示区域nda1的抗静电电路区域esdpa中的三个第一抗静电部分esdp1中的每一个可以电连接到主体部分bdp，以在静电输入到相应的数据线d1、d2和d3时，通过相应的晶体管将由于静电而引起的脉冲电势分配到主体部分bdp，即，第一驱动电压线dvl1。
448.三个第二抗静电部分esdp2可以在第二非显示区域nda2的抗静电电路区域esdpa中位于沿着第二方向dr2的相同列中。例如，三个第二抗静电部分esdp2中的一个可以包括连接在第六连接线cnl6和第二区域a2的第一数据线d1之间的第一晶体管et1，三个第二抗
静电部分esdp2中的另一个可以包括连接在第六连接线cnl6和第二区域a2的第二数据线d2之间的第二晶体管et2，并且三个第二抗静电部分esdp2中的另一个可以包括连接在第六连接线cnl6和第二区域a2的第三数据线d3之间的第三晶体管et3。以上描述的第一数据线d1、第二数据线d2和第三数据线d3可以是参考图6至图9描述的第一数据线d1、第二数据线d2和第三数据线d3。
449.第一晶体管et1的源极区域ese可以通过第六连接线cnl6连接到第一数据线d1。第二晶体管et2的源极区域ese可以通过第六连接线cnl6连接到第二数据线d2。第三晶体管et3的源极区域ese可以通过第六连接线cnl6连接到第三数据线d3。上述第六连接线cnl6可以是参考图12和图13描述的连接线cnl。
450.上述三个第二抗静电部分esdp2可以共享第五连接线cnl5。第一晶体管et1的漏极区域ede可以连接到第五连接线cnl5，第二晶体管et2的漏极区域ede可以连接到第五连接线cnl5，并且第三晶体管et3的漏极区域ede可以连接到第五连接线cnl5。
451.第五连接线cnl5的一端可以通过依次穿过缓冲层bfl、栅极绝缘层gi和层间绝缘层ild的接触孔ch电连接到第二区域a2的第1a电源线pl1a的第一层fl。第五连接线cnl5的另一端可以与第一驱动电压线dvl1的延伸部分etp一体设置(或形成)，以电连接和物理连接到延伸部分etp。第1a电源线pl1a的第一层fl可以通过相应的接触孔ch电连接到延伸部分etp，并且因此施加到第一驱动电压线dvl1的第一驱动电源vdd的电压可以提供到第1a电源线pl1a。
452.第二非显示区域nda2的抗静电电路区域esdpa可以对应于第一非显示区域nda1的第一子区域sa1。因此，第一抗静电部分esdp1的位置和第二抗静电部分esdp2的位置可以彼此不同。在第二非显示区域nda2中，第一子区域sa1可以位于抗静电电路区域esdpa和第三子区域sa3之间，第二子区域sa2可以位于第二区域a2和抗静电电路区域esdpa之间，并且第三子区域sa3可以位于第一子区域sa1和焊盘区域pda之间。
453.第一扇出线lp1、第二扇出线lp2、第三扇出线lp3、第四扇出线lp4、第五扇出线lp5、第六扇出线lp6和第七扇出线lp7可以设置在第二非显示区域nda2的第一子区域sa1、第二子区域sa2和第三子区域sa3以及抗静电电路区域esdpa中。因为第一扇出线lp1、第二扇出线lp2、第三扇出线lp3、第四扇出线lp4、第五扇出线lp5、第六扇出线lp6和第七扇出线lp7具有与位于第一非显示区域nda1中的第一扇出线lp1、第二扇出线lp2、第三扇出线lp3、第四扇出线lp4、第五扇出线lp5、第六扇出线lp6和第七扇出线lp7的结构基本相似的结构，因此省略了其详细描述。
454.第一扇出线lp1可以划分成第一对角线部分sula、直部分sulb和第二对角线部分sulc。在实施方式中，第一扇出线lp1可以沿着第二方向dr2在从第二区域a2到驱动器dic的第二部分dicb的方向上以直部分sulb、第一对角线部分sula和第二对角线部分sulc的顺序设置。
455.第一扇出线lp1的直部分sulb的一端可定位成与第二区域a2相邻，并且沿着第二方向dr2延伸到抗静电电路区域esdpa。第一扇出线lp1的第一对角线部分sula可以从直部分sulb的另一端在第一对角线方向上延伸。这里，第一对角线部分sula的一端可以连接到直部分sulb的另一端。此外，第一扇出线lp1的第二对角线部分sulc可以在第二对角线方向上从第一对角线部分sula的另一端延伸，并且第二对角线部分sulc的另一端可以定位成与
焊盘区域pda相邻。这里，第一对角线方向和第二对角线方向可以彼此相同或不同。
456.在上述方法中，第二扇出线lp2、第三扇出线lp3、第四扇出线lp4、第五扇出线lp5、第六扇出线lp6和第七扇出线lp7中的每一个也可以包括直部分、第一对角线部分和第二对角线部分。
457.在实施方式中，第六扇出线lp6的第二对角线部分可以通过相应的接触孔ch电连接和物理连接到第二驱动电压线dvl2。例如，第六扇出线lp6的第二对角线部分可以通过依次穿过缓冲层bfl、栅极绝缘层gi和层间绝缘层ild的接触孔ch电连接和物理连接到第二驱动电压线dvl2。因此，从驱动器dic的第二部分dicb传输到第二驱动电压线dvl2的第二驱动电源vss的电压可以通过第六扇出线lp6传输到第二区域a2的第2a电源线pl2a。
458.在第二非显示区域nda2中，可以设置第一驱动电压线dvl1的延伸部分etp。此外，通过绕过延伸部分etp以与延伸部分etp隔开而设置(或形成)的第二驱动电压线dvl2可以设置在第二非显示区域nda2中。
459.延伸部分etp可以沿着第一方向dr1从设置在第一非显示区域nda1中的主体部分bdp延伸到第二非显示区域nda2。延伸部分etp可以与第一子区域sa1中的第一扇出线lp1、第二扇出线lp2、第三扇出线lp3、第四扇出线lp4、第五扇出线lp5、第六扇出线lp6和第七扇出线lp7重叠，并且可以与第五连接线cnl5一体设置(或形成)，以电连接和物理连接到第五连接线cnl5。例如，位于抗静电电路区域esdpa中的第五连接线cnl5可以是延伸部分etp的一个区域。也就是说，第五连接线cnl5可以是第一驱动电压线dvl1的一个区域。换句话说，第五连接线cnl5可以是第一驱动电压线dvl1。如上所述，因为第五连接线cnl5通过相应的接触孔ch电连接到第二区域a2的第1a电源线pl1a，所以第1a电源线pl1a和第一驱动电压线dvl1可以通过第五连接线cnl5电连接。
460.延伸部分etp可以通过第五连接线cnl5将第一驱动电源vdd的电压传输到第二区域a2的第1a电源线pl1a。此外，位于第二非显示区域nda2的抗静电电路区域esdpa中的三个第二抗静电部分esdp2中的每一个可以电连接到延伸部分etp，以在静电输入到相应的数据线d1、d2和d3时，通过相应的晶体管将由于静电引起的脉冲电势分配到延伸部分etp，即，第一驱动电压线dvl1。
461.如上所述，第二抗静电部分esdp2可以连接在施加有第一驱动电源vdd的电压的延伸部分etp和相应的数据线d1、d2和d3之间，以防止或减轻由从外部输入的静电而引起的数据线d1、d2和d3的缺陷。
462.图21是示意性地示出根据本公开的实施方式的显示设备dd的平面图。
463.除了第一非显示区域nda1和第二非显示区域nda2在从显示区域da到驱动器dic的方向上依次相同地划分成第二子区域sa2、抗静电电路区域esdpa、第一子区域sa1和第三子区域sa3，并且主体部分bdp的上表面sf和延伸部分etp的上表面sf位于相同的线处之外，图21中所示的显示设备dd可以具有与图10至图20中所示的显示设备dd的配置和结构基本上相似的配置和结构。
464.因此，在图21中，主要描述了与上述实施方式的点不同的点，以避免重复描述。在图21的实施方式中没有具体描述的部分与上述实施方式对应，并且相同的附图标记表示相同的组件，并且类似的附图标记表示类似的组件。
465.参考图21，显示设备dd的非显示区域nda可以包括第一非显示区域nda1和第二非
显示区域nda2。
466.第一非显示区域nda1和第二非显示区域nda2中的每一个可以沿着第二方向dr2在从显示区域da到驱动器dic的方向上依次划分为第二子区域sa2、抗静电电路区域esdpa、第一子区域sa1和第三子区域sa3。因此，位于第一非显示区域nda1中的扇出线(参考图17的“lp”)和位于第二非显示区域nda2中的扇出线(参考图19的“lp”)可以具有基本上相同的结构。此外，位于第一非显示区域nda1中的第一抗静电部分(参考图17的“esdp1”)和位于第二非显示区域nda2中的第二抗静电部分(参考图19的“esdp2”)可以具有基本上相同的结构。也就是说，第一非显示区域nda1和第二非显示区域nda2可以包括彼此对称的多个区域。
467.第一驱动电压线dvl1可以包括设置在第一非显示区域nda1中的主体部分bdp和设置在第二非显示区域nda2中的延伸部分etp。
468.主体部分bdp可以位于第一非显示区域nda1中的第一子区域sa1和第三子区域sa3中。此外，主体部分bdp可以与位于抗静电电路区域esdpa中的第一抗静电部分esdp1的一部分一体设置(或形成)。
469.延伸部分etp可以在第一方向dr1上从主体部分bdp延伸到第二非显示区域nda2。此时，延伸部分etp可以位于第二非显示区域nda2的第一子区域sa1中。延伸部分etp可以与位于第二非显示区域nda2的抗静电电路区域esdpa中的第二抗静电部分esdp2的一部分一体设置(或形成)。
470.在实施方式中，因为第二非显示区域nda2的第一子区域sa1对应于第一非显示区域nda1的第一子区域sa1，所以延伸部分etp的上表面sf和主体部分bdp的上表面sf可以位于相同的线上。然而，本公开不限于此，并且根据实施方式，在减小或最小化位于相应的抗静电电路区域esdpa中的区域(或与相应的抗静电部分重叠)的范围内，延伸部分etp和主体部分bdp可以具有位于不同线上的上表面sf。
471.第二驱动电压线dvl2可以位于第二非显示区域nda2中，以与延伸部分etp隔开。第二驱动电压线dvl2可以设置成绕过延伸部分etp的形状。此外，在第二驱动电压线dvl2与第二抗静电部分esdp2电隔离的范围内，第二驱动电压线dvl2可以设置成各种形状。
472.第一驱动电压线dvl1和第二驱动电压线dvl2可以彼此隔开，以在非显示区域nda中彼此电隔离。
473.尽管已经参考上述实施方式描述了本公开，但是本领域技术人员或具有本领域公知常识的技术人员将理解，在不脱离所附权利要求中描述的本公开的精神和范围的情况下，可以对本公开进行各种修改和改变。
474.因此，本公开的技术范围不应限于说明书的详细描述中所描述的内容，而应由权利要求及其等同来限定。