半导体器件和制造半导体器件的方法与流程

半导体器件和制造半导体器件的方法
1.本技术要求于2021年2月8日在韩国知识产权局递交的韩国专利申请no.10-2021-0017676的优先权，其全部公开内容通过引用合并于此。
技术领域
2.本发明涉及一种半导体器件及其制造方法。


背景技术：

3.随着半导体器件的高度集成化，实现用户所需的晶体管性能变得越来越困难。为了克服这些技术难点，已经提出了各种场效应晶体管结构。例如，已经提出高介电膜-金属栅极结构来代替传统的场效应晶体管，其中氧化硅和多晶硅用作栅极绝缘层和栅电极材料中的每一个。
4.随着场效应晶体管的特征尺寸减小，栅极长度和形成在栅极下方的沟道长度也减小。因此，为了改善晶体管的工作稳定性和可靠性，已经做出了各种用于改进集成电路元件的制造工艺和结构的努力，工作稳定性和可靠性是决定集成电路性能的重要因素。


技术实现要素：

5.本发明的方面提供一种半导体器件，该半导体器件能够通过以自对准方式形成栅极分隔结构的子结构并切割栅电极以形成最终的栅极分隔结构，改善操作性能和可靠性。
6.本发明的方面还提供了一种制造半导体器件的方法，其中以自对准方式形成栅极分隔结构的子结构并且切割栅电极以形成最终的栅极分隔结构。
7.然而，本发明的各个方面不限于本文所阐述的那些。通过参照下面给出的本发明的详细描述，本发明的上述和其他方面对于本发明所属领域的普通技术人员而言将变得更加显而易见。
8.根据本发明的一方面，提供了一种半导体器件，包括：第一有源图案，在衬底上沿第一方向延伸；第二有源图案，在第一方向上延伸并在不同于第一方向的第二方向上与第一有源图案相邻；场绝缘膜，位于第一有源图案和第二有源图案之间；第一栅极结构，与第一有源图案交叉，沿第二方向延伸，并包括第一栅电极和第一栅极间隔物；第二栅极结构，与第二有源图案交叉，沿第二方向延伸，并包括第二栅电极和第二栅极间隔物；栅极分隔结构，置于第一栅极结构和第二栅极结构之间在场绝缘膜上，以及第一栅极绝缘膜置于栅极分隔结构的第一侧壁的第一部分上，并且不置于第一侧壁的不同于第一部分的第二部分上，其中，位于第一有源图案和栅极分隔结构之间的第一栅电极在距衬底的顶表面第一高度处在第二方向上的第一宽度等于位于第二有源图案和栅极分隔结构之间的第二栅电极在距衬底的顶表面第一高度处在第二方向上的第二宽度。
9.根据本发明的另一方面，提供了一种半导体器件，包括：第一有源图案，在衬底上沿第一方向延伸；第二有源图案，在第一方向上延伸并在不同于第一方向的第二方向上与第一有源图案相邻；场绝缘膜，位于第一有源图案和第二有源图案之间；第一栅极结构，与
第一有源图案交叉，沿第二方向延伸，并包括第一栅电极和第一栅极间隔物；第二栅极结构，与第二有源图案交叉，沿第二方向延伸，并包括第二栅电极和第二栅极间隔物；栅极分隔结构，置于第一栅极结构和第二栅极结构之间在场绝缘膜上；以及第一栅极绝缘膜，沿栅极分隔结构的第一侧壁的至少一部分和场绝缘膜的上表面延伸，其中，位于第一有源图案和栅极分隔结构之间的第一栅电极在距衬底的顶表面第一高度处在第二方向上的宽度等于位于第二有源图案和栅极分隔结构之间的第二栅电极在第一高度处在第二方向上的宽度，且从衬底的顶表面起，第一栅极绝缘膜的高度在第一栅电极的高度与第一有源图案的最上方表面的高度之间。
10.根据本发明的另一方面，提供了一种制造半导体器件的方法，包括：在衬底上形成第一初步有源图案结构和第二初步有源图案结构，第一初步有源图案结构沿第一方向延伸，第二初步有源图案结构沿第一方向延伸并在不同于第一方向的第二方向上与第一初步有源图案结构相邻；形成位于第一初步有源图案结构和第二初步有源图案结构之间的场绝缘膜；在场绝缘膜以及第一初步有源图案结构和第二初步有源图案结构上共形地形成虚设导电材料膜；在虚设导电材料膜的最上方表面上形成掩模图案；使用掩模图案蚀刻场绝缘膜的中心的一部分以形成第一凹陷；在第一凹陷中形成牺牲膜；形成覆盖牺牲膜和虚设导电材料膜的虚设电极；去除牺牲膜并形成包括代替被去除的牺牲膜的绝缘材料的坝体结构，去除覆盖坝体结构的虚设电极以依次形成覆盖坝体结构以及由第一初步有源图案结构和第二初步有源图案结构形成的第一有源图案和第二有源图案的栅极绝缘膜和栅电极；去除与坝体结构竖直交叠的部分栅电极以形成第一沟槽；并且通过第一沟槽将栅电极分隔为覆盖第一有源图案的第一栅电极和覆盖第二有源图案的第二栅电极，并在第一沟槽中形成栅极分隔填充膜。
附图说明
11.通过参照附图详细描述本发明的示例性实施例，本发明的上述和其他方面和特征将变得更加清楚，其中：
12.图1是用于说明根据一些实施例的半导体器件的布局图；
13.图2和图3是沿图1的a-a截取的示例性截面图；
14.图4至图8分别是沿图1的b-b线、c-c线、d-d线、e-e线和f-f线的截面图；
15.图9至图15是用于说明根据一些实施例的半导体器件的图；
16.图16至图19是用于说明根据一些实施例的半导体器件的图；
17.图20和图21是用于说明根据一些实施例的半导体器件的图；
18.图22至图24是用于说明根据一些实施例的半导体器件的图；
19.图25至图40是用于说明根据一些实施例的制造半导体器件的方法的中间阶段图。
具体实施方式
20.下文中，将参照附图描述根据本发明的技术思想的实施例。在图1至图40的描述中，相同的附图标记用于基本相同的组件，并且将不提供对组件的重复描述。此外，贯穿本发明的各个附图，相似的附图标记用于相似的部件。
21.尽管根据一些实施例的半导体器件的附图示出了包括鳍型图案形状的沟道区的
鳍型晶体管(finfet)、平面晶体管、包括纳米线或纳米片的晶体管以及mbcfet
tm
(多桥沟道场效应晶体管)作为示例，实施例不限于此。例如，根据一些实施例的半导体器件可以包括隧道fet或三维(3d)晶体管。在某些实施例中，本发明的技术思想可以应用于基于二维材料(基于2d材料的fet)及其异质结构的晶体管。
22.此外，根据一些实施例的半导体器件还可以包括双极结型晶体管、横向扩散金属氧化物半导体(ldmos)等。
23.图1是用于说明根据一些实施例的半导体器件的布局图。图2和图3是沿图1的a-a截取的示例性截面图。图4至图8分别是沿图1的b-b、c-c、d-d、e-e和f-f的截面图。参照图1至图8，根据一些实施例的半导体器件可以包括第一有源图案ap1、第二有源图案ap2、第三有源图案ap3、多个第一栅电极120、多个第二栅电极220和第一栅极分隔结构160。
24.衬底100可以是硅衬底或soi(绝缘体上硅)。相比之下，虽然衬底100可以是硅衬底或者可以包括但不限于硅锗、sgoi(绝缘体上硅锗)、锑化铟、碲铅化合物、砷化铟、磷化铟、砷化镓或锑化镓。
25.第一有源图案ap1、第二有源图案ap2和第三有源图案ap3可以置于衬底100上。第一有源图案ap1、第二有源图案ap2和第三有源图案ap3均可以在第一方向d1上纵向延伸。
26.被描述为在特定方向上“纵向”延伸的制品、层或者制品或层的部分具有在该特定方向上的长度和与该方向垂直的宽度，其中长度大于宽度。
27.第一有源图案ap1、第二有源图案ap2和第三有源图案ap3可以沿第二方向d2彼此分开设置。例如，第一方向d1是与第二方向d2相交的方向。例如，第一方向d1可以垂直于第二方向d2。第一有源图案ap1可以置于第二有源图案ap2和第三有源图案ap3之间。第一有源图案ap1在第二方向d2上与第二有源图案ap2和第三有源图案ap3相邻。
28.第一有源图案ap1和第三有源图案ap3可以置于沿第一方向d1纵向延伸的第一栅极分隔结构160之间。第一栅极分隔结构160可以置于第一有源图案ap1和第二有源图案ap2之间。下面将描述第一栅极分隔结构160的特征。
29.例如，第一有源图案ap1和第三有源图案ap3可以是包括在单个标准单元中的有源区。例如，第一有源图案ap1可以是形成pmos的区域，且第三有源图案ap3可以是形成nmos的区域。作为另一示例，第一有源图案ap1可以是形成nmos的区域，且第三有源图案ap3可以是形成pmos的区域。
30.例如，第二有源图案ap2可以是形成有与第一有源图案ap1的导电类型相同的晶体管的区域。例如，当第一有源图案ap1是形成pmos的区域时，第二有源图案ap2可以是形成pmos的区域。作为另一示例，当第一有源图案ap1是形成nmos的区域时，第二有源图案ap2可以是形成nmos的区域。
31.第一有源图案ap1可以包括第一下部图案110和多个第一片状图案ns1。第二有源图案ap2可以包括第二下部图案210和多个第二片状图案ns2。第三有源图案ap3可以包括第三下部图案310和多个第三片状图案ns3。
32.第一下部图案110、第二下部图案210和第三下部图案310均可以从衬底100突出。第一下部图案110、第二下部图案210和第三下部图案310均可以在第一方向d1上纵向延伸。
33.第一下部图案110可以在第二方向d2上与第二下部图案210和第三下部图案310间隔开。第一下部图案110、第二下部图案210和第三下部图案310中的每一个可以被在第一方
向d1上延伸的鳍形槽ft分开。
34.多个第一片状图案ns1可以置于第一下部图案110上。多个第一片状图案ns1可以在第三方向d3上与第一下部图案110间隔开。在第三方向d3上彼此间隔开的多个第一片状图案ns1可以沿着第一下部图案110的上表面在第一方向d1上布置，例如，如图2和图3所示。尽管图中未示出，但对第三片状图案ns3的描述可以与对第一片状图案ns1的描述基本相同。例如，第三片状图案ns3可以具有与第一片状图案ns1相同的结构/形状。
35.如本文所使用的诸如“相同”、“相等”、“平面”或“共面”的术语涵盖相同或接近相同，包括例如由于制造过程而可能发生的改变。除非上下文或其他陈述另有说明，否则术语“基本上”在本文中可以用于强调该含义。
36.多个第二片状图案ns2可以置于第二下部图案210上。多个第二片状图案ns2可以在第三方向d3上与第二下部图案210间隔开。在第三方向d3上彼此间隔开的多个第二片状图案ns2可以沿着第二下部图案210的上表面在第一方向d1上布置。
37.每个第一片状图案ns1可以包括沿第三方向d3顺序设置的多个纳米片。每个第二片状图案ns2可以包括沿第三方向d3顺序设置的多个纳米片。每个第三片状图案ns3可以包括沿第三方向d3顺序设置的多个纳米片。这里，第三方向d3可以是与第一方向d1和第二方向d2相交的方向例如，第三方向d3可以垂直于第一方向d1和第二方向d2。例如，第三方向d3可以是衬底100的厚度方向。
38.在图2、图3、图4、图5a和图7中，虽然三个第一片状图案ns1、三个第二片状图案ns2和三个第三片状图案ns3中的每一个被示为置于第三方向d3上，但这仅仅是为便于说明，本实施例不限于此。
39.第一下部图案110、第二下部图案210和第三下部图案310中的每一个可以通过蚀刻衬底100的一部分来形成，并且可以包括从衬底100生长的外延层。第一下部图案110、第二下部图案210和第三下部图案310中的每一个可以包括作为元素半导体材料的硅或锗。此外，第一下部图案110、第二下部图案210和第三下部图案310中的每一个可以包括化合物半导体，并且可以包括例如iv-iv族化合物半导体或iii-v族化合物半导体。
40.iv-iv族化合物半导体可以是例如包括碳(c)、硅(si)、锗(ge)和锡(sn)中的至少两种或更多种的二元化合物或三元化合物，或通过将这些元素与iv族元素掺杂而获得的化合物。
41.iii-v族化合物半导体可以是例如通过将作为iii族元素的铝(al)、镓(ga)和铟(in)中的至少一种与作为v族元素的磷(p)、砷(as)和锑(sb)之一进行组合而形成的二元化合物、三元化合物或四元化合物中的至少一种。
42.每个第一片状图案ns1可以包括作为元素半导体材料的硅或锗、iv-iv族化合物半导体或iii-v族化合物半导体中的一种。每个第二片状图案ns2可以包括作为元素半导体材料的硅或锗、iv-iv族化合物半导体或iii-v族化合物半导体中的一种。每个第三片状图案ns3可以包括作为元素半导体材料的硅或锗、iv-iv族化合物半导体或iii-v族化合物半导体中的一种。
43.例如，第一片状图案ns1在第二方向d2上的宽度可以与第一下部图案110在第二方向d2上的宽度成比例地增加或减小。
44.场绝缘膜105可以形成在衬底100上。场绝缘膜105可以填充鳍型沟槽ft的至少一
部分。场绝缘膜105可以位于第一有源图案ap1和第二有源图案ap2之间，以及位于第一有源图案ap1和第三有源图案ap3之间。
45.场绝缘膜105可以覆盖第一下部图案110的侧壁、第二下部图案210的侧壁和第三下部图案310的侧壁。与图中所示的不同，第一下部图案110的一部分、第二下部图案210的一部分和第三下部图案310的一部分可以从场绝缘膜105的上表面105us在第三方向d3上突出。
46.每个第一片状图案ns1、每个第二片状图案ns2和每个第三片状图案ns3位于高于场绝缘膜105的上表面105us的位置。场绝缘膜105可以包括例如氧化物膜、氮化物膜、氮氧化物膜或其组合膜或由其形成。
47.多个第一栅极结构gs1可以置于衬底100上。多个第一栅极结构gs1可以置于沿第一方向d1纵向延伸的第一栅极分隔结构160之间。每个第一栅极结构gs1可以在第二方向d2上纵向延伸。相邻的第一栅极结构gs1可以在第一方向d1上彼此间隔开。
48.第一栅极结构gs1可以置于第一有源图案ap1和第三有源图案ap3上。例如，在平面图中，第一栅极结构gs1可以与第一有源图案ap1和第三有源图案ap3相交。例如，每个第一栅极结构gs1可以与第一有源图案ap1和第三有源图案ap3交叉。
49.多个第二栅极结构gs2可以置于衬底100上。每个第二栅极结构gs2可以在第二方向d2上纵向延伸。相邻的第二栅极结构gs2可以在第一方向d1上彼此间隔开。彼此对应的第一栅极结构gs1和第二栅极结构gs2可以彼此面对，其中第一栅极分隔结构160介于其间。例如，彼此对应的第一栅极结构gs1和第二栅极结构gs2可以布置在第二方向d2上。例如，彼此对应的第一栅极结构gs1和第二栅极结构gs2的侧表面可以共面。
50.第二栅极结构gs2可以置于第二有源图案ap2上。例如，在平面图中，第二栅极结构gs2可以与第二有源图案ap2相交。例如，每个第二栅极结构gs2可以与第二有源图案ap2交叉。
51.第一栅极结构gs1可以包括例如第一栅电极120、第一栅极绝缘膜130、第一栅极间隔物140和第一栅极封盖图案145。第二栅极结构gs2可以包括例如第二栅电极220、第二栅极绝缘膜230、第二栅极间隔物240和第二栅极封盖图案245。
52.第一栅电极120可以形成在第一下部图案110和第三下部图案310上。例如，在平面图中，第一栅电极120可以与第一下部图案110和第三下部图案310相交。例如，第一栅电极120可以与第一下部图案110和第三下部图案310交叉。第一栅电极120可以包裹/包围第一片状图案ns1和第三片状图案ns3。
53.第二栅电极220可以形成在第二下部图案210上。例如，在平面图中，第二栅电极220可以与第二下部图案210相交。例如，第二栅电极220可以与第二下部图案210交叉。第二栅电极220可以包裹/包围第二片状图案ns2。
54.尽管在附图中第一栅电极120和第二栅电极220被示出为单个金属层，但是它们可以被实现为多个金属层，但不限于此。
55.第一栅电极120和第二栅电极220中的每一个可以包括金属、金属合金、导电金属氮化物、金属硅化物、掺杂半导体材料、导电金属氧化物和导电金属氮氧化物中的至少一种或由其形成。
56.第一栅电极120和第二栅电极220可以包括但不限于，例如：氮化钛(tin)、碳化钽
(tac)、氮化钽(tan)、氮化硅钛(tisin)、氮化硅钽(tasin)、氮化钽钛(tatin)、氮化钛铝(tialn)、氮化钽铝(taaln)、氮化钨(wn)、钌(ru)、钛铝(tial)、碳氮化钛铝(tialc-n)、碳化钛铝(tialc)、碳化钛(tic)、碳氮化钽(tacn)、钨(w)、铝(al)、铜(cu)、钴(co)、钛(ti)、钽(ta)、镍(ni)、铂(pt)、镍铂(ni-pt)、铌(nb)、氮化铌(nbn)、碳化铌(nbc)、钼(mo)、氮化钼(mon)、碳化钼(moc)、碳化钨(wc)、铑(rh)、钯(pd)、铱(ir)、锇(os)、银(ag)、金(au)、锌(zn)、钒(v)及其组合中的至少一种。导电金属氧化物和导电金属氧氮化物可以包括但不限于上述材料的氧化形式。
57.尽管图中示出了四个第一栅电极120和四个第二栅电极220，但这仅仅是为了便于说明，其数量不限于此。第一栅电极120和第二栅电极220的数量可以大于或小于四个。
58.第一栅电极120的上表面120us和第二栅电极220的上表面220us可以具有距衬底100的顶表面相同的高度。例如，衬底100的顶表面可以与场绝缘膜105的底表面、第一下部图案110的底部和/或第二下部图案210的底部对应。例如，本说明书中的高度可以指在第三方向d3上距水平面/表面或距参照点的距离。例如，由于与第一栅极分隔结构160相邻的区域的上表面具有平坦/平面形状，因此第一栅电极120的上表面120us和第二栅电极220的上表面220us的高度h3可以是相同的。例如，第一栅电极120的上表面120us和第二栅电极220的上表面220us可以共面。
59.在距衬底100的顶表面相同高度处，置于第一片状图案ns1和栅极分隔结构160之间的第一栅电极120在第二方向d2上的宽度w11等于置于第二片状图案ns2和栅极分隔结构160之间的第二栅电极220在第二方向d2上的宽度w21。该结构是通过根据图29所示的实施例的工艺形成的结构，下面将对其进行描述。
60.第一栅极绝缘膜130可以沿着场绝缘膜105的上表面105us、第一下部图案110的上表面、第三下部图案310的上表面和第一栅极分隔结构160的侧壁延伸。第一栅极绝缘膜130可以包裹/包围第一片状图案ns1和第三片状图案ns3。第一栅极绝缘膜130可以沿着第一片状图案ns1的外围和第三片状图案ns3的外围设置。第一栅电极120置于第一栅极绝缘膜130上。例如，第一栅极绝缘膜130可以接触第一栅电极120的底表面和侧表面。
61.将理解，当提及元件“连接”或“耦接”到另一元件或在另一元件“之上”时，该元件可以直接连接或耦接到该另一元件或直接在该另一元件之上，或者可以存在中间元件。相比之下，当提及元件“直接连接”或“直接耦接”到另一个元件或“接触”另一元件或与另一元件“接触”时，在接触点处不存在中间元件。
62.第一栅极绝缘膜130可以仅置于第一栅极分隔结构160的一部分侧壁的上表面上和/或仅与之接触，并且可以不置于一部分侧壁上。例如，第一栅极绝缘膜130可以置于下面将描述的第一坝体结构163的侧壁上和/或与之接触，并且可以不置于栅极分隔填充膜162的侧壁上。
63.第一栅极绝缘膜130的高度h1可以置于第一片状图案ns1和第二片状图案ns2的最上方表面的高度h2与第一栅电极120和第二栅电极220的上表面的高度h3之间。例如，第一栅极绝缘膜130的高度高于第一片状图案ns1和第二片状图案ns2的最上方表面的高度h2，并且低于第一栅电极120和第二栅电极220的上表面的高度h3。
64.第二栅极绝缘膜230可以沿着第一栅极分隔结构160的侧壁、场绝缘膜的上表面105us和第二下部图案210的上表面延伸。第二栅极绝缘膜230可以包裹/包围第二片状图案
ns2。第二栅极绝缘膜230可以沿着第二片状图案ns2的外围设置。第二栅电极220可以置于第二栅极绝缘膜230上。例如，第二栅电极220的底表面和侧表面可以接触第二栅极绝缘膜230。
65.第二栅极绝缘膜230可以仅置于第一栅极分隔结构160的一部分侧壁的上表面上，并且可以不置于一部分侧壁上。例如，第二栅极绝缘膜230可以置于下面将描述的第一坝体结构163的侧壁上，并且可以不置于栅极分隔填充膜162的侧壁上。
66.第一栅极绝缘膜130和第二栅极绝缘膜230的高度h1可以相同。
67.第一栅极绝缘膜130和第二栅极绝缘膜230可以由氧化硅、氧氮化硅、氮化硅或介电常数高于氧化硅的高介电常数材料中的至少一种形成或可以包括以上材料中的至少一种。高介电常数材料可以包括例如氮化硼、氧化铪、氧化硅铪、氧化铪铝、氧化镧、氧化镧铝、氧化锆、氧化硅锆、氧化钽、氧化钛、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化钇、氧化铝、氧化铅钪钽或铌酸铅锌中的一种或多种。
68.根据一些其他实施例的半导体器件可以包括使用负电容器的nc(负电容)fet。例如，第一栅极绝缘膜130和第二栅极绝缘膜230可以包括具有铁电特性的铁电材料膜和具有顺电特性的顺电材料膜。
69.铁电材料膜可以具有负电容，且顺电材料膜可以具有正电容。例如，当两个或多个电容器串联连接，并且每个电容器的电容为正值时，整个电容自每个单独电容器的电容减小。另一方面，当串联连接的两个或更多个电容器的电容中的至少一个具有负值时，整个电容可以大于每个单独电容的绝对值，同时具有正值。
70.当具有负电容的铁电材料膜和具有正电容的顺电材料膜串联连接时，串联连接的铁电材料膜和顺电材料膜的整体电容值会增加。利用增加的总电容值，包括铁电材料膜的晶体管在室温下可以具有低于60mv/十年的亚阈值摆幅(ss)。
71.铁电材料膜可以具有铁电特性。铁电材料膜可以包括例如氧化铪、氧化铪锆、钡锶钛氧化物、钡钛氧化物和铅锆钛氧化物中的至少一种或由其形成。这里，作为示例，氧化铪锆可以是通过用锆(zr)掺杂氧化铪获得的材料。作为另一例子，铪锆氧化物可以是铪(hf)、锆(zr)和氧(0)的化合物。
72.铁电材料膜还可以包括掺杂剂。例如，掺杂剂可以包括或可以是铝(al)、钛(ti)、铌(nb)、镧(la)、钇(y)、镁(mg)、硅(si)、钙(ca)、铈(ce)、镝(dy)、铒(er)、钆(gd)、锗(ge)、钪(sc)、锶(sr)和锡(sn)中的至少一种。取决于铁电材料膜中包含的铁电材料的类型，铁电材料膜中包含的掺杂剂的类型可以改变。
73.当铁电材料膜包括氧化铪时，铁电材料膜中包含的掺杂剂可以包括或可以是例如钆(gd)、硅(si)、锆(zr)、铝(al)和钇(y)中的至少一种。
74.当掺杂剂是铝(al)时，铁电材料膜可以包括3至8at％(原子％)的铝。这里，掺杂剂的比例可以是铝相比于铪和铝的总和的比例。
75.当掺杂剂是硅(si)时，铁电材料膜可以包括2至10at％的硅。当掺杂剂是钇(y)时，铁电材料膜可以包括2至10at％的钇。当掺杂剂是钆(gd)时，铁电材料膜可以包括1至7at％的钆。当掺杂剂是锆(zr)时，铁电材料膜可以包括50至80at％的锆。
76.顺电材料膜可以具有顺电特性。顺电材料膜可以包括例如氧化硅和具有高介电常数的金属氧化物中的至少一种，或由其形成。包含在顺电材料膜中的金属氧化物可以包括
或可以是但不限于例如氧化铪、氧化锆和氧化铝中的至少一种。
77.铁电材料膜和顺电材料膜可以包括相同的材料。铁电材料膜具有铁电特性，但顺电材料膜可能不具有铁电特性。例如，当铁电材料膜和顺电材料膜包含氧化铪时，铁电材料膜中包含的氧化铪的晶体结构与顺电材料膜中包含的氧化铪的晶体结构不同。
78.铁电材料膜可以具有具备铁电特性的厚度。铁电材料膜的厚度可以是但不限于例如0.5至10nm。由于表现出铁电特性的临界厚度可以针对每种铁电材料而改变，因此铁电材料膜的厚度可以根据铁电材料而改变。
79.作为示例，第一栅极绝缘膜130和第二栅极绝缘膜230可以包括单个铁电材料膜。作为另一示例，第一栅极绝缘膜130和第二栅极绝缘膜230可以包括彼此间隔开的多个铁电材料膜。第一栅极绝缘膜130和第二栅极绝缘膜230可以具有层叠膜结构，其中交替堆叠多个铁电材料膜和多个顺电材料膜。
80.第一栅极间隔物140可以置于第一栅电极210的侧壁上。作为示例，在图2中，置于第一下部图案110上的第一栅极间隔物140可以包括第一外间隔物141和第一内间隔物142。第一内间隔物142可以置于沿第三方向d3彼此相邻的第一片状图案ns1之间。作为另一示例，在图3中，置于第一下部图案110上的第一栅极间隔物140不包括第一内间隔物142，并且可以仅包括第一外间隔物141。
81.第二栅极间隔物240可以置于第二栅电极210的侧壁上。由于第一有源图案ap1和第二有源图案ap2可以是相同导电类型的晶体管形成区，置于第二下部图案210上的第二栅极间隔物240可以具有与置于第一下部图案110上的第一栅极间隔物140相同的结构。作为示例，当置于第一下部图案110上的第一栅极间隔物140包括第一外间隔物141和第一内间隔物142时，设置在第二下部图案210上的第二栅极间隔物240可以包括第二外间隔物241和第二内间隔物242。作为另一示例，当置于第一下部图案110上的第一栅极间隔物140不包括第一内间隔物142时，置于第二下部图案210上的第二栅极间隔物240也可以不包括第二内间隔物242。
82.尽管图中未示出，但是作为示例，置于第三下部图案310上的第一栅极间隔物140可以包括第一外间隔物141和第一内间隔物142。作为另一示例，置于第三下部图案310上的第一栅极间隔物140可以不包括第一内间隔物142，并且可以仅包括第一外间隔物141。
83.外间隔物141和241以及内间隔物142和242中的每一个可以包括例如氮化硅(sin)、氮氧化硅(sion)、氧化硅(sio2)、碳氮氧化硅(siocn)、硼氮化硅(sibn)、氧硼氮化硅(siobn)、碳氧化硅(sioc)及其组合中的至少一个，或由其形成。
84.第一栅极封盖图案145可以置于第一栅电极120和第一栅极间隔物140上。第一栅极封盖图案的上表面145us可以置于与第一层间绝缘膜191的上表面相同的平面上。与图2所示的不同，第一栅极封盖图案145可以置于第一栅极间隔物140之间。
85.第二栅极封盖图案245可以置于第二栅电极220和第二栅极间隔物240上。第二栅极封盖图案的上表面245us可以置于与第一层间绝缘膜191的上表面相同的平面上。与图4所示的不同，第二栅极封盖图案245可以置于第二栅极间隔物240之间。
86.第一栅极封盖图案145和第二栅极封盖图案245可以包括例如氮化硅(sin)、氮氧化硅(sion)、碳氮化硅(sicn)、氮氧化硅(siocn)中的至少一种和其组合，或由其形成。第一栅极封盖图案145和第二栅极封盖图案245可以包括对第一层间绝缘膜191具有蚀刻选择性
的材料，或由其形成。
87.多个第一源极/漏极图案150可以置于第一下部图案110上。多个第一源极/漏极图案150可以置于沿第一方向d1彼此相邻的第一栅电极120之间。每个第一源极/漏极图案150可以连接到在第一方向d1上相邻的第一片状图案ns1。
88.多个第二源极/漏极图案250可以置于第二下部图案210上。多个第二源极/漏极图案250可以置于沿第一方向d1彼此相邻的第二栅电极220之间。每个第二源极/漏极图案250可以连接到在第一方向d1上相邻的第二片状图案ns2。
89.第一源极/漏极图案150可以包括在使用第一片状图案ns1作为沟道区的晶体管的源极/漏极中。第二源极/漏极图案250可以包括在使用第二片状图案ns2作为沟道区的晶体管的源极/漏极中。
90.尽管图中未示出，源极/漏极接触部可以置于第一源极/漏极图案150和第二源极/漏极图案250上。此外，金属硅化物膜可以进一步置于源极/漏极接触部与源极/漏极图案150和250之间。
91.尽管第一源极/漏极图案150和第二源极/漏极图案250被示出为例如在图6中具有类似于箭头的横截面，但实施例不限于此。
92.第一层间绝缘膜191可以置于场绝缘膜105上。第一层间绝缘膜191可以覆盖第一栅极结构gs1的侧壁和第二栅极结构gs2的侧壁。第一层间绝缘膜191可以形成在第一源极/漏极图案150和第二源极/漏极图案250上。第一层间绝缘膜191可以包括例如氧化硅或基于氧化物的绝缘材料或由其形成。
93.第一栅极分隔结构160可以置于衬底100上。第一栅极分隔结构160可以在第一有源图案ap1和第二有源图案ap2之间置于场绝缘膜105上。第一栅极分隔结构160可以沿第一方向d1设置。
94.第一栅极分隔结构160可以在第二方向d2上彼此间隔开。第一有源图案ap1和第二有源图案ap2可以置于沿第二方向d2彼此相邻的第一栅极分隔结构160之间。第一栅极结构gs1可以置于在第二方向d2上彼此相邻的第一栅极分隔结构160之间。
95.在根据一些实施例的半导体器件中，第一栅极分隔结构160可以沿着标准单元的边界设置。例如，第一栅极分隔结构160可以是标准单元分隔结构。
96.第一栅极分隔结构160可以分隔在第二方向d2上彼此相邻的栅电极。第一栅极结构gs1和第二栅极结构gs2可以被第一栅极分隔结构160分隔。例如，第一栅电极120和第二栅电极220可以被第一栅极分隔结构160分隔。
97.例如，当第一栅电极120和第二栅电极220包括具有单个侧壁的端部时，第一栅极分隔结构160可以置于第一栅电极120的端部和第二栅电极220的端部之间。例如，第一栅极分隔结构160可以插入在彼此相对的第一栅电极120和第二栅电极220的侧壁之间。
98.第一栅极分隔结构160可以在沿第二方向d2布置的第一栅极结构gs1和第二栅极结构gs2之间置于场绝缘膜105上。第一栅极分隔结构的上表面160us可以与第一栅极封盖图案145的上表面145us和第二栅极封盖图案245的上表面245us置于相同平面上。
99.第一栅极分隔结构160可以置于场绝缘膜105上的第一层间绝缘膜191中。第一栅极分隔结构的上表面160us可以与第一层间绝缘膜191的上表面置于相同的平面上。
100.参照图6，第一层间绝缘膜191的第一凹陷绝缘膜191r1可以置于第一栅极分隔结
构160和场绝缘膜105之间。第一凹陷绝缘膜191r1可以是第一层间绝缘膜191的在第三方向d3上与第一栅极分隔结构160交叠的部分。
101.第一栅极分隔结构160可以置于由第一层间绝缘膜191和场绝缘膜105限定的第一栅极分隔沟槽160t内。第一栅极分隔结构160可以填充第一栅极分隔沟槽160t。第一栅极分隔沟槽160t分隔第一栅极结构gs1和第二栅极结构gs2。
102.参照图5a、图5b和图8，第一栅极分隔结构160可以包括第一栅极分隔填充膜162和第一坝体结构163。
103.为了便于说明，将在第一栅极分隔填充膜162之前描述第一坝体结构163。
104.第一坝体结构163可以是形成在第一栅极分隔结构160中的第一栅极填充膜的子结构，并且第一坝体结构163的下侧壁的一部分可以与场绝缘膜105接触。第一坝体结构163的中心线163c与第一下部图案110之间在第二方向d2上的距离l1可以与第一坝体结构163的中心线163c与第二下部图案210之间在第二方向d2上的距离l2相同，并且中心线163c可以例如在第三方向d3上竖直穿过鳍型沟槽ft的中心。第一坝体结构163的结构可以通过根据图29所示的实施例的工艺来形成，这将在下面描述。
105.第一坝体结构163的其余上侧壁与第一栅极绝缘膜130和第二栅极绝缘膜230接触，并且第一坝体结构163的上表面可以与第一栅极分隔填充膜162接触。
106.第一坝体结构163的上表面的高度可以与第一栅极绝缘膜130和第二栅极绝缘膜230的高度h1相同。
107.第一坝体结构163可以具有楔形形状，其中第一坝体结构163在第二方向d2上的宽度w163在向下接近衬底100的方向上减小。第一坝体结构163在第二方向d2上的宽度w163可以在4nm至8nm的范围内。
108.第一坝体结构163可以包括例如氧化硅或基于氧化物的绝缘材料和氮化硅或基于氮化物的绝缘材料，或由其形成。
109.第一栅极分隔沟槽160t可以由第一层间绝缘膜191和第一坝体结构163的上表面限定。第一栅极分隔沟槽160t可以由第一栅电极120、第二栅电极220、第一栅极封盖图案145和第二栅极封盖图案245限定。
110.第一栅极分隔填充膜162可以填充第一栅极分隔沟槽160t。
111.第一栅极分隔填充膜162可以置于第一层间绝缘膜191和第一坝体结构163的上表面上。第一栅极分隔填充膜162可以与第一坝体结构163、第一栅电极120、第二栅电极220、第一栅极封盖图案145和第二栅极封盖图案245接触。
112.第一栅极分隔结构的一部分可以例如在第三方向d3上与第一层间绝缘膜191的第一凹陷绝缘膜191r1交叠。第一栅极分隔结构的另一部分可以在第三方向d3上不与第一层间绝缘膜191交叠。
113.在根据一些实施例的半导体器件中，第一栅极分隔结构160在第一方向d1上的宽度可以大于第一栅极结构gs1在第一方向d1上的宽度。
114.第一栅极分隔填充膜162可以包括例如氧化硅或基于氧化物的绝缘材料，或由其形成。
115.尽管第一栅极分隔填充膜162在图5a中被示为单层，但是如图5b中一样，第一栅极分隔结构160还可以包括第一栅极分隔衬垫161。第一栅极分隔衬垫161可以沿着第一栅极
分隔沟槽160t的轮廓延伸。例如，第一栅极分隔衬垫161可以共形地形成在第一栅极分隔沟槽160t上。
116.第一栅极分隔衬垫161可以用作防止氧扩散到第一栅电极120和第二栅电极220的屏障。第一栅极分隔衬垫161可以包括例如防止氧扩散的材料，或由其形成。第一栅极分隔衬垫161可以包括但不限于例如多晶半导体材料、氧化铝(alo)、氮化铝(aln)、氮化硅(sin)、碳氧化硅(sioc)、碳氮氧化硅(siocn)、碳化硅(sic)、氧化镧硅(lao)和高介电常数绝缘材料中的至少一种。高介电常数绝缘材料可以是关于第一栅极绝缘膜130描述的材料之一。例如，第一栅极分隔衬垫可以由与第一栅极绝缘膜130相同的材料形成。
117.第二层间绝缘膜192可以置于第一层间绝缘膜191上。第二层间绝缘膜192可以包括但不限于例如氧化硅、氮化硅、氮氧化硅、fox(可流动氧化物)、tosz(东燃硅烷)、usg(未掺杂硅玻璃)、bsg(硼硅玻璃)、psg(磷硅玻璃)、bpsg(硼磷硅玻璃)、peteos(等离子体增强四乙基正硅酸盐)、fsg(氟化硅酸盐玻璃)、cdo(碳掺杂氧化硅)、干凝胶、气凝胶、无定形氟化碳、osg(有机硅酸盐玻璃)、聚对二甲苯、bcb(双-苯并环丁烯)、silk、聚酰亚胺、多孔聚合物材料或其组合，或由其形成。
118.布线195可以置于第二层间绝缘膜192中。布线195可以沿着第一栅极分隔结构160在第一方向d1上延伸。
119.例如，布线195可以是向包括第一有源图案ap1、第二有源图案ap2、第一栅电极120和第二栅电极220的集成电路供电的电源线路。布线195可以包括例如金属、金属合金、导电金属氮化物和二维(2d)材料中的至少一种，或由其形成。
120.尽管未示出，将信号传输到集成电路的布线还可以沿第二方向d2置于第一栅极分隔结构160之间，集成电路包括第一有源图案ap1、第二有源图案ap2、第一栅电极120和第二栅电极220。
121.例如，与图中所示的不同，布线195可以与第一栅极分隔结构的上表面160接触。
122.图9至图15分别是用于说明根据一些实施例的半导体器件的图。为了便于说明，将主要描述与参照图1至图8所描述的特征不同的特征。作为参照，图9、10、14和15是沿图1的c-c截取的截面图，图11是沿图1的f-f的截面图，图12是沿图1的a-a的截面图，图13是沿图1的i)-d的截面图。
123.图9是在根据一些实施例的半导体器件中第一栅极分隔填充膜162的中心线和第一坝体结构163的中心线不匹配的示例。例如，第一坝体结构163’和第一栅极分隔填充膜162’可能例如在一定程度上未对准。
124.因此，第二栅极绝缘膜230的高度h1可以高于第一栅极绝缘膜130的高度h4。例如，第二栅极绝缘膜230的至少一部分可以置于第一坝体结构163’的上表面163’us上，并且置于第一坝体结构163’的上表面163’us上的第二栅极绝缘膜230可以具有平坦/平面形状，该平坦/平面形状具有距衬底100的顶表面的恒定高度。
125.参照图10和图11，在根据一些实施例的半导体器件中，第一栅极分隔填充膜162”可以着落在栅极绝缘膜330上。例如，栅极绝缘膜330可以置于第一栅极分隔填充膜162”和第一坝体结构163”之间，并且第一栅极分隔填充膜162”和栅极绝缘膜330可以彼此接触。
126.参照图12和图13，根据一些实施例的半导体器件还可以包括在第一源极/漏极图案150上的第一源极/漏极接触部170和在第二源极/漏极图案250上的第二源极/漏极接触
部270。
127.尽管在图2和图4中未示出，第一源极/漏极接触部170和第二源极/漏极接触部270可以置于图2和图4的相邻的第一栅极结构gs1之间和第二栅极结构gs2之间，例如如图12所示。
128.第一源极/漏极接触部170可以连接到第一源极/漏极图案150，且第二源极/漏极接触部270可以连接到第二源极/漏极图案250。第一源极/漏极接触部170的上表面和第二源极/漏极接触部270的上表面可以与第一层间绝缘膜191的上表面和第一栅极分隔结构的上表面160us置于相同的平面上。
129.第一源极/漏极图案150上的第一源极/漏极接触部170中的至少一个可以连接到布线195。布线插塞196可以将第一源极/漏极接触部170连接到布线195。布线插塞196可以置于第二层间绝缘膜192中。
130.第一源极/漏极接触部170的一部分可以置于第一栅极分隔结构160内部。例如，第一源极/漏极接触部170可以与第一栅极分隔结构160的一部分竖直交叠。例如，第一源极/漏极接触部170可以在第二方向d2上不穿过第一栅极分隔结构160。
131.第一源极/漏极接触部170的一部分可以置于第一封盖图案145上并且可以部分地穿透第一封盖图案145，并且第一源极/漏极接触部170和第一栅电极120不接合。例如，在某些实施例中，第一源极/漏极接触部170可以接触第一封盖图案但可以不接触第一栅电极120。
132.第一栅电极120的上表面120us可以例如距衬底100的顶表面具有相同的(例如，恒定的)高度，并且在与第一栅极分隔结构160相邻的区域中第一栅电极的上表面120us可以具有平坦/平面形状。因此，这种结构可以有利于防止第一栅电极120和第一源极/漏极接触部170形成短路缺陷。该结构可以通过类似于根据图39所示的实施例的工艺的rmg(替代金属栅极工艺)来形成。
133.第一源极/漏极接触部170、第二源极/漏极接触部270和布线插塞196可以包括例如金属、金属合金、导电金属氮化物和二维(2d)材料中的至少一种，或由其形成。
134.参照图14，在根据一些实施例的半导体器件中，第一栅极分隔结构160
”’
的上表面160
”’
us形成与第一栅电极120的上表面120us和第二栅电极220的上表面220us相同的平面。
135.因此，第一栅极分隔结构160
”’
的上表面160
”’
us可以与栅极封盖图案45的下表面接触，并且可以不与第二层间绝缘膜192接触。
136.参照图15，在根据一些实施例的半导体器件中，不设置第一栅极封盖图案145和第二栅极封盖图案245。
137.因此，第一栅电极120’的上表面120’us和第二栅电极220’的上表面220’us可以与第二层间绝缘膜192的下表面接触。
138.图16至图19是用于说明根据一些实施例的半导体器件的图。为了便于说明，将主要描述与参照图1至图8所描述的特征不同的特征。作为参考，图16是用于说明根据一些实施例的半导体器件的布局图。图17至图19分别是沿图16的e-e、g-g和h-h截取的截面图。
139.参照图16至图19，根据一些实施例的半导体器件还可以包括位于第一栅极分隔结构160之间的第二栅极分隔结构165。
140.第二栅极分隔结构165可以置于衬底100上。第二栅极分隔结构165可以置于场绝缘膜105上。
141.第二栅极分隔结构165可以置于第一有源图案ap1和第三有源图案ap3之间。第二栅极分隔结构165可以置于第一下部图案110和第三下部图案310之间。
142.第二栅极分隔结构的上表面165us可以与第一栅极分隔结构的上表面160us置于相同的平面上。在根据一些实施例的半导体器件中，第二栅极分隔结构165可以置于标准单元中。
143.例如，第一栅极分隔结构160在第一方向d1上的长度可以大于第二栅极分隔结构165在第一方向d1上的长度。
144.第二栅极分隔结构165可以置于与第一有源图案ap1和第三有源图案ap3交叉的第一栅极结构gs1之间。例如，第二栅极分隔结构165可以不与第一栅极结构gs1接触，例如在第一方向d1上。例如，第二栅极分隔结构165在第一方向d1上的两个端面可以与第一栅极结构gs1间隔开。例如，第一层间绝缘膜191可以在第一方向d1上插入在第二栅极分隔结构165和相应的第一栅极结构gs1的两个端面之间。
145.第二栅极分隔结构165可以分隔在第二方向d2上布置的第一_1栅电极120_1和第一_2栅电极120_2。第一栅极结构gs1可以被第二栅极分隔结构165分隔以形成第一_1栅电极120_1和第一_2栅电极120_2。
146.第一_1栅电极120_1可以与第一有源图案ap1相交。第一_1栅电极120_1可以置于第一下部图案110上并包裹第一片状图案ns1。第一_2栅电极120_2可以与第三有源图案ap3相交。第一_2栅电极120_2可以置于第三下部图案310上并包裹第三片状图案ns3。
147.第一_1栅极绝缘膜130_1可以沿着第一片状图案ns1的外围、第一坝体结构163的侧壁、第一下部图案110的上表面和第二坝体结构168的侧壁延伸。第一_2栅极绝缘膜130_2可以沿着第三片状图案ns3的外围、第一坝体结构163的侧壁、第三下部图案310和第二坝体结构168的侧壁延伸。第一_1栅极封盖图案145_1可以置于第一_1栅电极120_1上，并且第一_2栅极封盖图案145_2可以置于第一_2栅电极120_2上。第一_1栅极封盖图案的上表面145us和第一_2栅极封盖图案的上表面145us可以与第二栅极分隔结构的上表面165us置于相同的平面上。
148.第一_1栅电极120_1、第一_1栅极绝缘膜130_1和第一_1栅极封盖图案145_1可以包括在第一_1栅极结构中。第一_2栅电极120_2、第一_2栅极绝缘膜130_2和第一_2栅极封盖图案145_2可以包括在第一_2栅极结构中。第一_1栅极结构和第一_2栅极结构可以被第二栅极分隔结构165分隔。第一_1栅极结构和第一_2栅极结构可以置于与第一有源图案ap1和第三有源图案ap3相交的第一栅极结构gs1之间。
149.第一源极/极漏图案150可以置于第一下部图案110上。第一源极/漏极图案150可以连接到在第一方向d1上相邻的第一片状图案ns1。第三源极/极漏图案350可以置于第三下部图案310上。第三源极/漏极图案350可以连接到在第一方向d1上相邻的第三片状图案ns3。第二栅极分隔结构165可以置于第一源极/漏极图案150和第三源极/漏极图案350之间。
150.第一层间绝缘膜191的第二凹陷绝缘膜191r2可以置于第二栅极分隔结构165和场绝缘膜105之间。第二凹陷绝缘膜191r2可以是第一层间绝缘膜191的在第三方向d3上与第
二栅极分隔结构165交叠的部分。
151.第二栅极分隔结构165可以置于由第一层间绝缘膜191、第二坝体结构168、第一_1栅极封盖图案145_1和第一_2栅极封盖图案145_2限定的第二栅极分隔沟槽165t中。第二栅极分隔结构165的一部分可以填充第二栅极分隔沟槽165t。第二栅极分隔沟槽165t和第二坝体结构168可以分隔第一_1栅电极120_1和第一_2栅电极120_2。
152.第二栅极分隔结构165可以包括第二栅极分隔填充膜167和第二坝体结构168。第二栅极分隔填充膜167可以置于第一层间绝缘膜191和第二坝体结构168的上表面上。第二栅极分隔填充膜167可以与第二坝体结构168、第一栅电极120_1和120_2以及第一栅极封盖图案145接触。第二栅极分隔填充膜167可以填充第二栅极分隔沟槽165t。
153.第二栅极分隔填充膜167和第二坝体结构168中包括的材料的含量可以与第一栅极分隔填充膜162和第一坝体结构163的含量相同。
154.图20和图21是用于说明根据一些实施例的半导体器件的图。为了便于说明，将主要描述与参照图16至图19所描述的特征不同的特征。作为参考，图20是沿图16的g-g截取的截面图，图21是沿图16的h-h截取的截面图。
155.参照图20和图21，根据一些实施例的半导体器件还可以包括置于第一源极/漏极图案150上的第一连接源极/漏极接触部175和第三源极/漏极图案350。
156.第一连接源极/漏极接触部175可以连接到第一源极/漏极图案150和第三源极/漏极图案350。第一连接源极/漏极接触部175的上表面可以与第一层间绝缘膜191的上表面和第二栅极分隔结构的上表面165us置于相同的平面上。
157.第一连接源极/漏极接触部175的一部分可以置于第二栅极分隔结构165内部。例如，第二栅极分隔结构165可以围绕并接触第一连接源极/漏极接触部175的一部分的底表面和侧表面。第一连接源极/漏极接触部175可以在第二方向d2上穿过第二栅极分隔结构165。第一连接源极/漏极接触部175可以包括例如金属、金属合金、导电金属氮化物和二维(2d)材料中的至少一种，或由其形成。
158.图22至图24是用于说明根据一些实施例的半导体器件的图。为了便于说明，将主要描述与参照图1至图8所描述的特征不同的特征。作为参考，图22是用于说明根据一些实施例的半导体器件的布局图。图23和图24是沿图22的线c-c截取的截面图。
159.参照图22至图23，在根据一些实施例的半导体器件中，第一有源图案至第三有源图案ap1、ap2和ap3中的每一个可以是鳍型图案。
160.第一有源图案到第三有源图案ap1、ap2和ap3中的每一个可以由鳍型沟槽ft限定。
161.第一栅电极120可以覆盖从场绝缘膜的上表面105us向上突出的第一有源图案ap1的侧壁。第二栅电极220可以覆盖从场绝缘膜的上表面105us向上突出的第二有源图案ap2的侧壁。第一栅极绝缘膜130可以沿着从场绝缘膜的上表面105us向上突出的第一有源图案ap1的轮廓形成。例如，第一栅极绝缘膜130可以共形地形成在第一有源图案ap1的暴露部分(突出部分)上。例如，第一栅极绝缘膜130可以覆盖并接触第一有源图案ap1的突出部分。第二栅极绝缘膜230可以沿着从场绝缘膜的上表面105us向上突出的第二有源图案ap2的轮廓形成。例如，第二栅极绝缘膜230可以共形地形成在第二有源图案ap2的突出部分上。例如，第二栅极绝缘膜230可以覆盖并接触第二有源图案ap2的突出部分。
162.参照图22和图23，第一有源图案到第三有源图案ap1、ap2和ap3中的每一个可以置
于由深沟槽dt限定的有源区域内。第一栅极分隔结构160可以置于填充深沟槽dt的场绝缘膜105上。
163.在图24中，第一有源图案到第三有源图案ap1、ap2和ap3中的每一个可以置于沿第二方向d2彼此相邻的虚设鳍型图案dpf之间。虚设鳍型图案dpf的上表面可以覆盖有场绝缘膜105。例如，虚设鳍型图案dpf的上表面和侧表面可以接触场绝缘膜105。
164.尽管第一有源图案至第三有源图案ap1、ap2和ap3中的每一个的数量被示出为两个，但这仅仅是为了便于解释，并且其数量不限于此。第一有源图案至第三有源图案ap1、ap2和ap3中的每一个的数量可以是一个或三个或更多个。
165.图25至图40是用于说明根据一些实施例的制造半导体器件的方法的中间阶段图。可以相应地制造参照图1至图8描述的第一栅极分隔结构160。
166.图26至图32、图34、图36、图38和图40是沿图25的m-m截取的截面图。图33、图35、图37和图39是沿图25的l-l截取的截面图。在制造方法的以下描述中，将简要解释或省略使用图1至图24解释的那些内容的重复内容。
167.参照图25和图26，形成在第一方向d1上延伸的第一初步有源图案结构ap1_p和第二初步有源图案结构ap2_p，以及在第一初步有源图案结构ap1_p和第二初步有源图案结构ap2_p之间的场绝缘膜105。
168.第一初步有源图案结构ap1_p和第二初步有源图案结构ap2_p在第二方向d2上彼此间隔开。
169.第一初步有源图案结构ap1_p可以包括第一下部图案110以及交替堆叠在第一下部图案110上的牺牲图案sc_l和有源图案act_l。
170.第二初步有源图案结构ap2_p可以包括第二下部图案210以及交替堆叠在第二下部图案210上的牺牲图案sc_l和有源图案act_l。
171.例如，牺牲图案sc_l可以包括硅锗膜或由硅锗膜形成。有源图案act_l可以包括硅膜或由硅膜形成。
172.参照图27，可以形成沿着场绝缘膜105以及第一初步有源图案结构ap1_p和第二初步有源图案结构ap2_p的轮廓延伸的虚设导电材料膜pl。例如，虚设导电材料膜pl可以共形地形成在场绝缘膜105以及第一初步有源图案结构ap1_p和第二初步有源图案结构ap2_p上。
173.虚设导电材料膜pl可以包括但不限于多晶硅或由例如多晶硅形成。虚设导电材料膜pl可以通过但不限于原子层沉积法(ald)形成。
174.参照图28，硬掩模图案hm可以形成在虚设导电材料膜pl的最上方表面pl_us上。
175.硬掩模图案hm可以包括例如氮化硅或由例如氮化硅形成，但不限于此。尽管使用物理气相沉积(pvd)方法仅在虚设导电材料膜pl的最上方表面pl_us上形成硬掩模图案hm，但是实施例不限于此。
176.硬掩模图案hm和虚设导电材料膜pl可以具有蚀刻速率彼此不同的蚀刻选择性。
177.参照图29，通过利用硬掩模图案hm和虚设导电材料膜pl之间的蚀刻选择性来蚀刻硬掩模图案hm和虚设导电材料膜pl，可以蚀刻场绝缘膜105的一部分，并且可以在场绝缘膜105中形成场绝缘膜105的第一凹陷r1。蚀刻可以包括或者可以是湿蚀刻和干蚀刻，但不限于此。
178.第一凹陷r1在第二方向d2上的宽度可以在接近衬底100的向下方向上减小。
179.此外，第一凹陷r1的中心线rc可以与鳍型沟槽ft的中心重合。例如，第一凹陷r1的中心线rc与第一下部图案110之间的距离l1可以与第一凹陷r1的中心线rc与第二下部图案rc之间的距离l2相同。通过硬掩模图案hm和虚设导电材料膜pl的蚀刻，第一凹陷r1可以以自对准方式置于第一初步有源图案结构ap1_p和第二初步有源图案结构ap2_p的中心。
180.参照图30，可以形成覆盖第一凹陷r1和虚设导电材料膜pl’的预牺牲膜scp。预牺牲膜scp可以包括或可以是例如硅锗膜，但不限于此。
181.参照图31，可以对预牺牲膜scp和虚设导电材料膜pl’执行平坦化工艺(例如，cmp)，以从预牺牲膜scp形成牺牲膜图案scp’。牺牲膜图案scp’在第二方向d2上的宽度可以在接近衬底100的向下方向上减小。
182.参照图32和图33，可以在虚设导电材料膜pl’和牺牲膜图案scp’上形成虚设栅极结构dgs。
183.虚设栅极结构dgs可以包括虚设电极dp、虚设封盖图案dc和预间隔物141p。虚设电极dp可以形成在虚设导电材料膜pl’和牺牲膜图案scp’上，并且虚设电极dp可以包括与虚设导电材料膜pl’相同的材料，或由其形成。
184.虚设封盖图案dc可以像掩模图案一样起作用，并且虚设封盖图案dc可以包括例如氮化硅或由例如氮化硅形成，但不限于此。
185.预间隔物141p可以置于虚设电极dp和虚设封盖图案dc的侧壁上，且预间隔物141p可以包括例如氮化硅(sin)、氮氧化硅(sion)、氧化硅(sio2)、碳氮氧化硅(siocn)、硼氮化硅(sibn)、氧硼氮化硅(siobn)、碳氧化硅(sioc)及其组合中的至少一个，或由其形成。
186.参照图34至图37，可以去除牺牲膜图案scp’以形成空的空间vr，并且可以在空的空间vr中形成第一预坝体结构163’。
187.第一预坝体结构163’可以包括与图1至图24中的第一坝体结构163相同的材料，或由其形成。第一坝体结构163可以由第一预坝体结构163’形成。
188.参照图38，可以移除牺牲图案sc_l，在第三方向d3上彼此间隔开的第一片状图案ns1可以形成在第一下部图案110上或第一下部图案110上方，并且在第三方向d3上彼此间隔开的第二片状图案ns2可以形成在第二下部图案210上或第二下部图案210上方。
189.随后，可以形成栅极绝缘膜30。栅极绝缘膜30可以包裹第一片状图案ns1和第二片状图案ns2，并且沿着第一下部图案110和第二下部图案210的上表面、场绝缘膜105的上表面105us以及第一坝体结构163的轮廓延伸。例如，栅极绝缘膜30可以共形地形成在第一下部图案110和第二下部图案210的上表面、场绝缘膜105的上表面105us以及第一坝体结构163的暴露部分上。栅极绝缘膜30可以包括与图1至图24中的第一栅极绝缘膜130和第二栅极绝缘膜230的材料相同的材料，或由其形成。
190.随后，可以形成栅电极20。栅电极20可以包裹第一片状图案ns1和第二片状图案ns2，并覆盖第一下部图案110和第二下部图案210、场绝缘膜105和第一坝体结构163。
191.栅电极20可以经受平坦化工艺(cmp)或通过平坦化工艺(cmp)平坦化，并且栅极封盖图案45可以形成在平坦化的栅电极20上。栅极封盖图案45的材料可以包括与图1至图24中的第一栅极封盖图案145和第二栅极封盖图案245的材料相同的材料，或由其形成。
192.参照图39，可以去除在竖直方向上与第一坝体结构163交叠并置于第一坝体结构
163的上表面上的栅电极20，以形成栅极分隔沟槽160t。
193.栅电极20可以通过第一栅极分隔沟槽160t分隔成第一栅电极120和第二栅电极230，并且栅极绝缘膜30可以被分隔成第一栅极绝缘膜130和第二栅极绝缘膜230，并且栅极封盖图案45可以被分隔成第一栅极封盖图案145和第二栅极封盖图案245。
194.参照图40，可以沿着第一栅极分隔沟槽160t形成第一栅极分隔填充膜162，并且可以形成栅极分隔结构160。
195.根据本发明，栅极分隔结构的子结构可以以自对准的方式形成以改善栅电极的分隔操作效率，并且置于有源图案和栅极分隔结构之间的栅电极的宽度可以例如通过自对准工艺保持恒定以改善半导体器件的操作可靠性。
196.此外，由于执行了切割栅电极以形成最终栅极分隔结构的rmg工艺，因此栅电极的上表面距衬底100的高度相同。特别地，由于在与第一栅极分隔结构160相邻的区域中栅电极120的上表面120us具有平坦/平面形状，这有利于防止源极/漏极接触部与栅电极之间的短路，并改善半导体器件的可靠性。
197.本文已经公开了示例实施例，并且尽管采用了特定术语，但是它们仅用于且应被解释为一般的描述性意义，而不是为了限制的目的。在一些情况下，如提交本技术的本领域普通技术人员应认识到，除非另有明确说明，否则结合特定实施例描述的特征、特性和/或元件可以单独使用或与其他实施例描述的特征、特性和/或元件相结合使用。因此，本领域技术人员将理解，在不脱离所附权利要求中阐述的本发明的精神和范围的前提下，可以进行形式和细节上的各种改变。