像素电路及其驱动方法、显示面板与流程

1.本发明涉及显示技术领域，尤其涉及一种像素电路及其驱动方法、显示面板。


背景技术：

2.随着显示技术的发展，显示面板的应用越来越广泛，相应地对显示面板的要求也越来越高。
3.显示面板中包含多个像素电路，通过驱动像素电路发光来实现显示，然而，现有的显示面板在显示某些预设画面(如黑画面)时会存在显示不准的情况，严重影响显示效果。


技术实现要素：

4.本发明提供了一种像素电路及其驱动方法、显示面板，以解决显示预设画面时显示不准的问题。
5.根据本发明的一方面，提供了一种像素电路，所述像素电路包括：
6.驱动模块，包括第一端，所述驱动模块配置为根据数据电压产生驱动电流；
7.发光模块，所述发光模块的第一端与所述驱动模块的第一端连接，配置为响应所述驱动电流发光；
8.放电模块，与所述驱动模块的第一端连接，在发光阶段且所述驱动模块关断时，所述放电模块配置为对所述驱动模块的第一端放电。
9.可选地，所述发光模块的第二端接入第一电源电压；所述放电模块的第一端与所述驱动模块的第一端电连接，所述放电模块的第二端接入接地电压，所述放电模块的控制端接入放电扫描信号；所述驱动模块的第二端接入第二电源电压；其中，所述接地电压小于或等于所述第一电源电压，所述第二电源电压大于所述第一电源电压。
10.可选地，所述像素电路还包括：第一发光控制模块；
11.所述发光模块的第一端通过所述第一发光控制模块与所述驱动模块的第一端电连接；其中，所述第一发光控制模块的第一端与所述驱动模块的第一端电连接，所述第一发光控制模块的第二端与所述发光模块的第一端电连接，所述第一发光控制模块的控制端接入使能信号；
12.所述放电模块的第一端与所述驱动模块的第一端电连接；或者，所述放电模块的第一端与所述第一发光控制模块的第二端电连接。
13.可选地，所述放电模块的第一端与所述驱动模块的第一端电连接，所述放电模块的第二端与所述发光模块的第二端电连接，所述放电模块的控制端接入放电扫描信号。
14.可选地，所述放电模块包括第一晶体管，所述第一晶体管的第一端配置为所述放电模块的第一端，所述第一晶体管的第二端配置为所述放电模块的第二端，所述第一晶体管的控制端配置为所述放电模块的控制端。
15.可选地，所述像素电路还包括：数据写入模块、阈值补偿模块、第二发光控制模块、第一初始化模块、第二初始化模块和存储模块；
16.所述第一初始化模块的第一端与所述驱动模块的控制端电连接，所述第一初始化模块的第二端接入初始化信号，所述第一初始化模块的控制端接入第一扫描信号；
17.所述第二初始化模块的第一端与所述发光模块的第一端电连接，所述第二初始化模块的第二端接入所述初始化信号，所述第二初始化模块的控制端接入所述第一扫描信号；
18.所述驱动模块的第二端通过所述第二发光控制模块接入所述第二电源电压，其中，所述第二发光控制模块的第一端接入第二电源电压，所述第二发光控制模块的第二端与所述驱动模块的第二端电连接，所述第二发光控制模块的控制端接入所述使能信号；
19.所述阈值补偿模块的第一端与所述驱动模块的第一端电连接，所述阈值补偿模块的第二端与所述驱动模块的控制端电连接，所述阈值补偿模块的控制端接入第二扫描信号；
20.所述数据写入模块的第一端接入数据电压，所述数据写入模块的第二端与所述驱动模块的第二端电连接，所述数据写入模块的控制端接入所述第二扫描信号；
21.所述存储模块的第一端接入所述第二电源电压，所述存储模块的第二端与所述驱动模块的控制端电连接。
22.根据本发明的另一方面，提供了一种显示面板，所述显示面板包括上述的像素电路。
23.根据本发明的另一方面，提供了一种像素电路的驱动方法，用于驱动上述的像素电路；所述像素电路的驱动方法包括：
24.判断所述数据电压是否为预设数据电压；
25.若所述数据电压为预设数据电压，则在发光阶段控制所述放电模块对所述驱动模块的第一端放电；其中，所述预设数据电压为控制所述驱动模块关断的电压。
26.可选地，所述像素电路的驱动方法包括：
27.初始化阶段，对所述驱动模块及所述发光模块进行初始化；
28.数据写入阶段，将数据电压写入所述驱动模块；
29.发光阶段，所述驱动模块根据所述数据电压产生驱动电流，所述发光模块响应所述驱动电流发光。
30.可选地，在当前帧的所述发光阶段及至少部分所述数据写入阶段控制所述放电模块对所述驱动模块的第一端放电；和/或，在下一帧的至少部分初始化阶段控制所述放电模块对所述驱动模块的第一端放电。
31.本发明实施例的技术方案，采用的像素电路包括：驱动模块，包括第一端，驱动模块配置为根据数据电压产生驱动电流；发光模块，发光模块的第一端与驱动模块的第一端连接，配置为响应驱动电流发光；放电模块，与驱动模块的第一端连接，在发光阶段且驱动模块关断时，放电模块配置为在数据电压为预设数据电压时对驱动模块的第一端放电。在驱动模块关断时，驱动模块存在关态电流，关态电流会使得发光模块偷亮；放电模块能够在发光阶段且驱动模块关断时导通，对驱动模块的第一端放电，从而将驱动模块产生的关态电流大部分或全部引出，避免在显示预设画面时显示不准的问题。
32.应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。
附图说明
33.为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
34.图1为本发明实施例提供的一种像素电路的电路结构示意图；
35.图2为本发明实施例提供的又一种像素电路的电路结构示意图；
36.图3为本发明实施例提供的一种像素电路的时序图；
37.图4为本发明实施例提供的又一种像素电路的电路结构示意图；
38.图5为本发明实施例提供的又一种像素电路的电路结构示意图；
39.图6为本发明实施例提供的又一种像素电路的电路结构示意图；
40.图7为本发明实施例提供的又一种像素电路的电路结构示意图；
41.图8为本发明实施例提供的又一种像素电路的时序图；
42.图9为本发明实施例提供的又一种像素电路的电路结构示意图；
43.图10为本发明实施例提供的一种像素电路的驱动方法的流程图；
44.图11为本发明实施例提供的一种显示面板的结构示意图。
具体实施方式
45.为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
46.需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
47.正如背景技术中提到的现有的像素电路在显示某些特殊画面，如黑画面时容易出现显示不准的问题，发明人经过仔细研究发现，产生此技术问题的原因在于：像素电路在显示黑画面时数据电压控制驱动晶体管关断，但由于驱动晶体管存在关断电流ioff，关断电流ioff会流过发光单元，使得发光单元偷亮，进而造成显示不准的问题。
48.基于上述技术问题，本发明提出如下解决方案：
49.图1为本发明实施例提供的一种像素电路的电路结构示意图，参考图1，像素电路包括：驱动模块101，包括第一端，驱动模块101配置为根据数据电压产生驱动电流；发光模块102，发光模块102的第一端与驱动模块101的第一端连接，发光模块102配置为响应驱动电流发光；放电模块103，与驱动模块101的第一端连接，在发光阶段且驱动模块关断时配置
为对驱动模块101的第一端放电。
50.具体地，发光模块102例如可以是oled(organic light emitting diode，有机发光二极管)，发光模块102响应驱动电流发光从而实现显示；驱动模块101能够根据其控制端的数据电压产生驱动电流，并经其第一端输出至发光模块102；驱动模块101控制端的数据电压不同时，产生的驱动电流也不同，最终使得发光模块102发出不同亮度的光，显示不同的灰阶。需要说明的是，图1中驱动模块101的控制端连接的虚线表示接入数据电压vdata，不代表直接与输入数据电压vdata的端口连接；驱动模块101第二端接入第二电源电压vdd，虚线也不代表直接与输入第二电源电压vdd的端口连接；像素电路的驱动过程至少包括数据写入阶段和发光阶段，在数据写入阶段数据电压vdata写入驱动模块101的控制端；在发光阶段驱动模块101根据数据电压vdata产生驱动电流，发光模块102响应驱动电流发光；在发光阶段，当驱动模块101关断时，例如当数据电压vdata为预设数据电压时，也即预设数据电压为控制驱动模块101关断的数据电压，预设数据电压可以是黑画面对应的数据电压，也即发光模块102需要是暗态，此时驱动模块101在预设数据电压的控制下关断，发光模块102由于无法接收到驱动电流而处于暗态；但由于驱动模块101在关断状态下存在关态电流ioff，关态电流ioff会导致发光模块102偷亮，造成显示错误，本实施例可通过设置放电模块103，放电模块103在发光阶段且驱动模块关断时导通，对驱动模块103的第一端放电，从而将驱动模块103产生的关态电流ioff全部或者绝大部分引出；也即驱动模块101的关态电流全部或者绝大部分通过放电模块103引出，没有或极小部分流过发光模块102，因此能够避免发光模块102在显示预设画面(如黑画面)时显示不准的问题。
51.本实施例的技术方案，采用的像素电路包括：驱动模块，包括第一端，驱动模块配置为根据数据电压产生驱动电流；发光模块，发光模块的第一端与驱动模块的第一端连接，配置为响应驱动电流发光；放电模块，与驱动模块的第一端连接，在放电阶段且驱动模块关断时配置为对驱动模块的第一端放电。在数据电压为预设数据电压时，驱动模块存在关态电流，关态电流会使得发光模块偷亮；放电模块能够在发光阶段且驱动模块关断时导通，对驱动模块的第一端放电，从而将驱动模块产生的关态电流大部分或全部引出，避免在显示预设画面时显示不准的问题。
52.可选地，继续参考图1，发光模块102的第二端接入第一电源电压vss；放电模块103的第一端与驱动模块101的第一端电连接，放电模块103的第二端接入接地电压vssl；驱动模块101的第二端接入第二电源电压vdd，其中，接地电压vssl小于或等于第一电源电压vss，第二电源电压vdd大于第一电源电压vss。
53.具体地，通过设置接地电压vssl小于或等于第一电源电压vss，在放电模块103导通时可以保证全部或绝大部分关态电流ioff通过放电模块103释放掉，从而能够避免发光模块102在显示预设画面时显示不准的问题。
54.示例性地，图2为本发明实施例提供的又一种像素电路的电路结构示意图，参考图2，像素电路还包括数据写入模块104和存储模块105；数据写入模块104的第一端接入数据电压vdata，数据写入模块104的第二端与驱动模块101的控制端电连接，数据写入模块104的控制端接入第二扫描信号scan2；存储模块105的第一端接入第二电源电压vdd，存储模块105的第二端与驱动模块101的控制端电连接；驱动模块101的第二端接入第二电源电压vdd，驱动模块101的第一端与发光模块102的第一端电连接；发光模块102的第二端接入第
一电源电压vss；放电模块103的第一端与驱动模块101的第一端电连接；第二电源电压vdd大于第一电源电压vss；如图3所示，图3为本发明实施例提供的一种像素电路的时序图，图3与图2对应，结合图2和图3，以本帧的数据电压为预设数据电压，下一帧的数据电压为非预设数据电压，且各个模块低电平导通为例；每帧均保护数据写入阶段t1和发光阶段t2；
55.在数据写入阶段t1，第二扫描信号scan2为低电平，数据写入模块104导通，将数据电压vdata写入驱动模块101的控制端，并被存储模块105存储；
56.在图2所示的像素电路中，在数据写入阶段t1，驱动模块101的控制端开始写数据电压时，驱动模块101就会有驱动电流；也即发光阶段不一定是第二扫描信号scan2跳变为高电平开始；放电扫描信号scanf为低电平的阶段可以理解为放电阶段，可设置放电阶段与本帧全部时间段重叠，从而能够在发光模块发光前便将驱动模块101第一端的电流引出，避免放电模块103的开关速度较慢而导致发光阶段t2开启瞬间放电模块103未导通的情况发生。且若当前帧的数据电压为预设数据电压，前一帧的数据电压为非预设数据电压，则本帧的放电阶段与前一帧的发光阶段不重叠；若当前帧的数据电压为预设数据电压，后一帧的数据电压非预设数据电压，则本帧的放电阶段与后一帧的数据写入阶段也不重叠。
57.示例性地，图4为本发明实施例提供的又一种像素电路的电路结构示意图，参考图4，放电模块103包括第一晶体管m1，第一晶体管m1的第一端配置为放电模块103的第一端，第一晶体管m1的第二端配置为放电模块103的第二端，第一晶体管m1的控制端配置为放电模块103的控制端；驱动模块101包括第二晶体管m2，第二晶体管m2的第一端配置为驱动模块101的第一端，第二晶体管m2的第二端配置为驱动模块101的第二端，第二晶体管m2的控制端配置为驱动模块101的控制端；数据写入模块104包括第三晶体管m3，第三晶体管m3的第一端配置为数据写入模块104的第一端，第三晶体管m3的第二端配置为数据写入模块104的第二端，第三晶体管m3的控制端配置为数据写入模块104的控制端；存储模块105包括存储电容c1，存储电容c1的第一端配置为存储模块105的第一端，存储电容c1的第二端配置为存储模块105的第二端。第一晶体管m1、第二晶体管m2和第三晶体管m3可以是p型晶体管，当然也可以是n型晶体管。
58.可选地，图5为本发明实施例提供的又一种像素电路的电路结构示意图，在本实施例中，放电模块103的第一端与驱动模块101的第一端电连接，放电模块103的第二端与发光模块102的第二端电连接，放电模块103的控制端接入放电扫描信号scanf。此时接地电压与第一电源电压vss相同，当放电模块103导通时，放电模块103的电阻较小，小于发光模块102的电阻，因此大部分的关态电流ioff通过放电模块103流出，而不是通过发光模块102流出，因此能够避免发光模块102偷亮。另外，本实施例中还能够节省一条信号线，有利于减小像素电路的面积，提高显示面板的像素密度。需要说明的是，在某些实施方式中，也可以在显示面板中额外设置一层金属层，该金属层接入接地电压vssl，并且配置放电模块103的第二端连接到上述的金属层。
59.可选地，图6为本发明实施例提供的又一种像素电路的电路结构示意图，参考图6，像素电路还包括：第一发光控制模块106；发光模块102的第一端通过第一发光控制模块106与驱动模块101的第一端电连接；其中，第一发光控制模块106的第一端与驱动模块101的第一端电连接，第一发光控制模块106的第二端与发光模块102的第一端电连接，第一发光控制模块106的控制端接入使能信号；放电模块103的第一端与驱动模块101的第一端电连接。
60.具体地，本实施例中像素电路的驱动过程可包括数据写入阶段和发光阶段，在数据写入阶段时第一发光控制模块106关闭，驱动模块101即使产生驱动电流也不会流到发光模块102；在发光阶段时第一发光控制模块106导通，从而使得发光模块102发光；本实施例中可设置放电模块103的第一端连接在驱动模块101的第一端上，在数据电压vdata为预设数据电压所对应的发光阶段时(此时驱动模块101关断)，放电模块103能够开启，从而将驱动模块101的关态电流ioff通过放电模块103引出，避免发光模块102偷亮。需要说明的是，为了防止放电模块103开关速度较慢造成放电模块103开启不及时，可以在数据写入阶段便开启放电模块103。
61.在其它一些实施方式中，如图7所示，图7为本发明实施例提供的又一种像素电路的电路结构示意图，本实施例中放电模块103的第一端与第一发光控制模块106的第二端电连接。此时在发光阶段，关态电流ioff经过第一发光控制模块106后，全部或者大部分会经过放电模块103流出，从而避免发光模块102偷亮。需要说明的是，在图6和图7所示的像素电路中，也可以设置放电模块103的第二端与发光模块102的第二端电连接。
62.可选地，继续参考图6和图7，像素电路还包括：数据写入模块104、阈值补偿模块110、第二发光控制模块107、第一初始化模块108、第二初始化模块109和存储模块105；第一初始化模块108的第一端与驱动模块101的控制端电连接，第一初始化模块108的第二端接入初始化信号vref，第一初始化模块108的控制端接入第一扫描信号scan1；第二初始化模块109的第一端与发光模块102的第一端电连接，第二初始化模块109的第二端接入初始化信号vref，第二初始化模块109的控制端接入第一扫描信号scan1；驱动模块101的第二端通过第二发光控制模块107接入第二电源电压，其中，第二发光控制模块107的第一端接入第二电源电压vdd，第二发光控制模块107的第二端与驱动模块101的第二端电连接，第二发光控制模块107的控制端接入使能信号em；阈值补偿模块110的第一端与驱动模块101的第一端电连接，阈值补偿模块110的第二端与驱动模块101的控制端电连接，阈值补偿模块110的控制端接入第二扫描信号scan2；数据写入模块104的第一端接入数据电压vdata，数据写入模块104的第二端与驱动模块101的第二端电连接，数据写入模块104的控制端接入第二扫描信号scan2；存储模块105的第一端接入第二电源电压vdd，存储模块105的第二端与驱动模块101的控制端电连接。
63.具体地，图8为本发明实施例提供的又一种像素电路的时序图，图8与图6及图7相对应，结合图6至图8，以本帧的数据电压vdata为预设数据电压，下一帧的数据电压为非预设数据电压，且各个模块低电平导通为例；
64.每帧均可包括初始化阶段t0，数据写入阶段t1和发光阶段t2；
65.在初始化阶段t0，第一扫描信号scan1为低电平，第一初始化模块108和第二初始化模块109导通，初始化信号vref写入驱动模块101的控制端以及发光模块102的第一端，完成初始化，避免上一帧残留信号的影响，并方便下一阶段驱动模块101导通；
66.在数据写入阶段t1，第二扫描信号scan2为低电平，数据写入模块104和阈值补偿模块110导通，数据电压vdata经过数据写入模块104、驱动模块101、和阈值补偿模块110之后写入驱动模块101的控制端，当驱动模块101的第一端与控制端的电位相差为驱动模块101的阈值电压时，驱动模块101关闭，使得驱动模块101的控制端的电位存储了驱动模块101的阈值电压信息，该电位被存储模块105存储。
67.在发光阶段t2，使能信号em为低电平，第一发光控制模块106和第二发光控制模块107导通，驱动模块101产生驱动电流驱动发光模块102发光。
68.放电扫描信号scanf为低电平的阶段可理解为放电阶段，放电阶段scanf至少要包含发光阶段t2在内，从而保证发光阶段t2内发光模块102不会偷亮；并且为了避免放电模块103的开关速度较慢而导致发光阶段t2开启瞬间放电模块103未导通的情况发生，可以设置放电阶段与数据写入阶段t1至少部分交叠。且若当前帧的数据电压为预设数据电压，前一帧的数据电压为非预设数据电压，则本帧的放电阶段与前一帧的发光阶段不重叠，换句话说，本帧的放电阶段可以与本帧的全部阶段重叠；若当前帧的数据电压为预设数据电压，后一帧的数据电压非预设数据电压，则本帧的放电阶段与后一帧的数据写入阶段也不重叠；优选地可以设置本帧的放电阶段与下一帧的初始化阶段至少部分重叠，可以更好地对下一帧的发光模块或者驱动模块的第一端进行初始化。
69.示例性地，图9为本发明实施例提供的又一种像素电路的电路结构示意图，参考图9，第一发光控制模块106包括第四晶体管m4，第四晶体管m4的第一端配置为第一发光控制模块106的第一端，第四晶体管m4的第二端配置为第一发光控制模块106的第二端，第四晶体管m4的控制端配置为第一发光控制模块106的控制端；第二发光控制模块107包括第五晶体管m5，第五晶体管m5的第一端配置为第二发光控制模块107的第一端，第五晶体管m5的第二端配置为第二发光控制模块107的第二端，第五晶体管m5的控制端配置为第二发光控制模块107的第二端；第一初始化模块108包括第六晶体管m6，第六晶体管m6的第一端配置为第一初始化模块108的第一端，第六晶体管m6的第二端配置为第一初始化模块108的第二端，第六晶体管m6的控制端配置为第一初始化模块108的控制端；第二初始化模块109包括第七晶体管m7，第七晶体管m7的第一端配置为第二初始化模块109的第一端，第七晶体管m7的第二端配置为第二初始化模块109的第二端，第七晶体管m7的控制端配置为第二初始化模块109的控制端；阈值补偿模块110包括第八晶体管m8，第八晶体管m8的第一端配置为阈值补偿模块110的第一端，第八晶体管m8的第二端配置为阈值补偿模块110的第二端，第八晶体管m8的控制端配置为阈值补偿模块110的控制端。第四晶体管m4至第八晶体管m8可以是p型晶体管，也可以是n型晶体管，本实施例对此不作具体限定，优选为p型晶体管。
70.本发明实施例还提供了一种像素电路的驱动方法，如图10所示，图10为本发明实施例提供的一种像素电路的驱动方法的流程图，上述的驱动方法用于驱动本发明任意实施例提供的像素电路；像素电路的驱动方法包括：
71.步骤s301，判断数据电压是否为预设数据电压；
72.具体地，预设数据电压可以是控制驱动模块关断的电压，例如为黑画面对应的电压，可由显示面板的驱动芯片进行判断。
73.步骤s302，若数据电压为预设数据电压，则在发光阶段控制放电模块对驱动模块的第一端放电；其中，预设数据电压为控制驱动模块关断的电压。
74.具体地，驱动模块在预设数据电压的控制下关断，发光模块由于无法接收到驱动电流而处于暗态；但由于驱动模块在关断状态下存在关态电流ioff，关态电流ioff会导致发光模块偷亮，造成显示错误，本实施例可通过设置放电模块，放电模块在数据电压为预设数据电压时对应的发光阶段导通，对驱动模块的第一端放电，从而将驱动模块产生的关态电流ioff全部或者绝大部分引出；也即驱动模块的关态电流全部或者绝大部分通过放电模
块引出，没有或极小部分流过发光模块，因此能够避免发光模块在显示预设画面时显示不准的问题。
75.本实施例提供的像素驱动电路的驱动方法，能够在显示预设画面时通过放电模块将驱动模块产生的关态电流全部或者绝大部分通过放电模块引出，没有或极小部分流过发光模块，因此能够避免发光模块在显示预设画面时显示不准的问题。
76.可选地，结合图6至图8，像素电路的驱动方法可包括初始化阶段t0，数据写入阶段t1和发光阶段t2；在初始化阶段t0，第一扫描信号scan1为低电平，第一初始化模块108和第二初始化模块109导通，初始化信号vref写入驱动模块101的控制端以及发光模块102的第一端，完成初始化，避免上一帧残留信号的影响，并方便下一阶段驱动模块101导通；
77.在数据写入阶段t1，第二扫描信号scan2为低电平，数据写入模块104和阈值补偿模块110导通，数据电压vdata经过数据写入模块104、驱动模块101、和阈值补偿模块110之后写入驱动模块101的控制端，当驱动模块101的第一端与控制端的电位相差为驱动模块101的阈值电压时，驱动模块101关闭，使得驱动模块101的控制端的电位存储了驱动模块101的阈值电压信息，该电位被存储模块105存储。
78.在发光阶段t2，使能信号em为低电平，第一发光控制模块106和第二发光控制模块107导通，驱动模块101产生驱动电流驱动发光模块102发光。
79.控制放电模块103对驱动模块101的第一端放电的阶段可理解为放电阶段，在放电阶段放电扫描信号scanf为低电平，放电阶段scanf至少要包含发光阶段t2在内，从而保证发光阶段t2内发光模块102不会偷亮；并且为了避免放电模块103的开关速度较慢而导致发光阶段t2开启瞬间放电模块103未导通的情况发生，可以设置放电阶段与数据写入阶段t1至少部分交叠，也即在当前帧的发光阶段及至少部分数据写入阶段控制放电模块对驱动模块的第一端放电。且若当前帧的数据电压为预设数据电压，前一帧的数据电压为非预设数据电压，则本帧的放电阶段与前一帧的发光阶段不重叠，换句话说，本帧的放电阶段可以与本帧的全部阶段重叠；若当前帧的数据电压为预设数据电压，后一帧的数据电压非预设数据电压，则本帧的放电阶段与后一帧的数据写入阶段也不重叠；优选地可以设置本帧的放电阶段与下一帧的初始化阶段至少部分重叠，也即在下一帧的至少部分初始化阶段控制放电模块对驱动模块的第一端放电，可以更好地对下一帧的发光模块或者驱动模块的第一端进行初始化。
80.本发明实施例还提供了一种显示面板，如图11所示，图11为本发明实施例提供的一种显示面板的结构示意图，显示面板包括本发明任意实施例提供的像素电路，其中，所有像素电路中放电模块103的控制端均连接在一起，实现对显示面板中像素电路的整体控制；显示面板可以是手机、平板电脑、mp3、mp4、智能手表、智能头盔或其它可穿戴设备上的显示面板，因其包括本发明任意实施例提供的像素电路，因而也具有相同的有益效果，在此不再赘述。
81.应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本发明中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本发明的技术方案所期望的结果，本文在此不进行限制。
82.上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本发明
的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。