移位寄存器、显示驱动器及显示面板的制作方法

1.本发明涉及显示技术领域，尤其涉及一种移位寄存器、显示驱动器及显示面板。


背景技术：

2.随着显示技术的发展，显示面板的应用也越来越广泛，相应的对显示面板的要求也越来越高。显示面板中需要通过移位寄存器来提供像素显示时所需的各种扫描信号，当像素电路需要不同的扫描信号时，需要不同的移位寄存器实现，不利于显示面板的窄边框设计。


技术实现要素：

3.本发明提供了一种移位寄存器、显示驱动器及显示面板，以利用一种移位寄存器即可输出两种扫描信号，从而减小显示面板的边框。
4.根据本发明的一方面，提供了一种移位寄存器，该移位寄存器包括：
5.触发写入模块，用于根据第一时钟信号将触发信号写入第一节点；
6.电源引入模块，用于根据第一时钟信号将第一电源信号写入第二节点；
7.第一输出调节模块，用于根据所述第一节点的所述触发信号及所述第二节点的所述第一电源信号调节所述移位寄存器的第一输出端的第一输出信号；
8.第二输出调节模块，用于根据所述第一节点的所述触发信号及所述第一输出信号生成与所述第一输出信号相反的所述移位寄存器的第二输出端的第二输出信号。
9.可选地，所述第二输出调节模块包括：
10.第一上拉子模块，所述第一上拉子模块的第一端接入第二电源信号，所述第一上拉子模块的第二端与所述第二输出端电连接，所述第一上拉子模块的控制端与所述第一输出端电连接；
11.第一下拉子模块，所述第一下拉子模块的第一端接入所述第一电源信号，所述第一下拉子模块的第二端与所述第二输出端电连接，所述第一下拉子模块的控制端与所述第一节点电连接；
12.所述第一上拉子模块的导通控制信号与所述第一下拉子模块的导通控制信号相反。
13.可选地，所述第二输出调节模块包括：
14.第一上拉子模块，所述第一上拉子模块的第一端接入第二电源信号，所述第一上拉子模块的第二端与所述第二输出端电连接，所述第一上拉子模块的控制端与所述第一节点电连接；
15.第一下拉子模块，所述第一下拉子模块的第一端接入所述第一电源信号，所述第一下拉子模块的第二端与所述第二输出端电连接，所述第一下拉子模块的控制端与所述第一输出端电连接；
16.所述第一上拉子模块的导通控制信号与所述第一下拉子模块的导通控制信号相
反。
17.可选地，所述第一上拉子模块包括第一晶体管，所述第一晶体管的第一端为所述第一上拉子模块的第一端，所述第一晶体管的第二端为所述第一上拉子模块的第二端，所述第一晶体管的控制端为所述第一上拉子模块的控制端；
18.所述第一下拉子模块包括第二晶体管，所述第二晶体管的第一端为所述第一下拉子模块的第一端，所述第二晶体管的第二端为所述第一下拉子模块的第二端，所述第二晶体管的控制端为所述第一下拉子模块的控制端；
19.所述第一晶体管的导通控制信号与所述第二晶体管的导通控制信号相反。
20.可选地，移位寄存器还包括第三晶体管；
21.所述第三晶体管的第一端与所述第一节点电连接，所述第三晶体管的第二端与所述触发写入模块电连接，所述第三晶体管的控制端接入所述第一电源信号；或，
22.所述第三晶体管的第一端与所述第一输出调节模块电连接，所述第三晶体管的第二端与所述第一节点电连接，所述第三晶体管的控制端接入所述第一电源信号。
23.可选地，移位寄存器还包括：
24.第一反馈子模块，所述第一反馈子模块用于根据所述第一节点的所述触发信号将所述第一时钟信号写入所述第二节点；
25.第二反馈子模块，所述第二反馈子模块用于根据所述第二节点的所述第一电源信号及第二时钟信号将第二电源信号写入所述第一节点。
26.可选地，所述第一输出调节模块包括：
27.第二上拉子模块，所述第二上拉子模块的第一端接入第二电源信号，所述第二上拉子模块的第二端与所述第一输出端电连接，所述第二上拉子模块的控制端与所述第二节点电连接；
28.第二下拉子模块，所述第二下拉子模块的第一端接入第二时钟信号，所述第二下拉子模块的第二端与所述第一输出端电连接，所述第二下拉子模块的控制端与所述第一节点电连接。
29.可选地，所述第一输出调节模块还包括第一电容和第二电容；
30.所述第一电容的第一端接入第二电源信号，所述第一电容的第二端与所述第二节点电连接；
31.所述第二电容的第一端与所述第一节点电连接，所述第二电容的第二端与所述第一输出端电连接。
32.根据本发明的另一方面，提供了一种显示驱动器，所述显示驱动器包括多个级联的如本发明任一实施方案所述的移位寄存器；
33.其中，第n级移位寄存器的触发信号由第n-1级移位寄存器的第一输出端的输出信号提供，n为大于或等于2的整数。
34.根据本发明的另一方面，提供了一种显示面板，所述显示面板包括本发明任一实施方案所述的显示驱动器和多个像素电路；
35.所述移位寄存器的第一输出端及第二输出端用于向对应的像素电路提供扫描信号。
36.可选地，所述像素电路包括：驱动模块、发光模块、阈值补偿模块、第一初始化模块
及存储模块；
37.所述驱动模块用于生成驱动电流，所述发光模块用于响应所述驱动电流；
38.所述存储模块用于维持所述驱动模块控制端的电位；
39.所述阈值补偿模块用于抓取所述驱动模块的阈值电压至所述驱动模块的控制端；
40.所述第一初始化模块用于初始化所述驱动模块控制端的电位；
41.其中，所述第一初始化模块的控制端与对应的移位寄存器的第二输出端电连接，所述第一初始化模块的第一端接入初始化信号，所述第一初始化模块的第二端与所述驱动模块的控制端电连接；所述阈值补偿模块的第一端与所述驱动模块的控制端电连接，所述阈值补偿模块的第二端与所述驱动模块的第一端电连接，所述阈值补偿模块的控制端与对应的移位寄存器的第二输出端电连接。
42.本发明实施例的技术方案，移位寄存器包括第一输出调节模块，用于根据第一节点及第二节点的电位调节移位寄存器的第一输出端的第一输出信号；触发写入模块，用于根据第一时钟信号将触发信号写入第一节点；电源引入模块，用于根据第一时钟信号将第一电源信号写入第二节点；第二输出调节模块，用于根据第一节点的电位及第一输出信号生成与第一输出信号极性相反的第二输出信号，从而使得移位寄存器可以提供两种极性相反的扫描信号，以满足像素电路的需求，减少移位寄存器的数量，有利于显示面板的窄边框设计。本发明实施例的技术方案解决了当像素电路需要不同的扫描信号时，需要不同的移位寄存器实现，不利于显示面板的窄边框设计的问题，实现了利用一种移位寄存器即可输出两种扫描信号，从而减小显示面板的边框。
43.应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。
附图说明
44.为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
45.图1是本发明实施例提供的一种移位寄存器的电路结构示意图；
46.图2是本发明实施例提供的一种移位寄存器的时序图；
47.图3是本发明实施例提供的又一种移位寄存器的电路结构示意图；
48.图4是本发明实施例提供的又一种移位寄存器的电路结构示意图；
49.图5是本发明实施例提供的又一种移位寄存器的电路结构示意图；
50.图6是本发明实施例提供的又一种移位寄存器的电路结构示意图；
51.图7是本发明实施例提供的又一种移位寄存器的时序图；
52.图8是本发明实施例提供的又一种移位寄存器的电路结构示意图；
53.图9是本发明实施例提供的一种显示驱动器的电路结构示意图；
54.图10是本发明实施例提供的一种显示面板的电路结构示意图；
55.图11是本发明实施例提供的一种像素电路的电路结构示意图。
具体实施方式
56.为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
57.需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”及其任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
58.图1是本发明实施例提供的一种移位寄存器的电路结构示意图，参考图1，移位寄存器包括：触发写入模块102，用于根据第一时钟信号sck1将触发信号sin写入第一节点n1；电源引入模块103，用于根据第一时钟信号sck1将第一电源信号vgl写入第二节点n2；第一输出调节模块101，用于根据第一节点n1的触发信号sin及第二节点n2的第一电源信号vgl调节移位寄存器的第一输出端的第一输出信号gout1；第二输出调节模块104，用于根据第一节点n1的触发信号sin及第一输出信号gout1生成与第一输出信号gout1相反的移位寄存器的第二输出端的第二输出信号gout2。
59.具体地，触发写入模块102可以根据第一时钟信号sck1将触发信号输入端输入的触发信号sin写入第一节点n1，移位寄存器能够将触发信号sin移位经其第一输出端输出，也即移位寄存器到的第一输出端的输出信号gout1为触发信号sin的移位信号。第一输出调节模块101能够输出第二电源信号vgh或者第二时钟信号sck2，例如当第一节点n1的电位使能第一输出调节模块101时，移位寄存器的第一输出端输出第二时钟信号sck2；当第二节点n2上的电位使能第一输出调节模块101时，移位寄存器的第一输出端输出第二电源信号vgh；且第一节点n1的电位受触发写入模块102的控制，即在第一时钟信号sck1的控制下，触发信号sin写入第一节点n1；第一时钟信号sck1和第二时钟信号sck2可互为反相信号，即工作时第一时钟信号sck1为低电平时，第二时钟信号sck2为高电平，而当第一时钟信号sck1为高电平时，第二时钟信号sck2为低电平；第二节点n2受电源引入模块103的控制，电源引入模块103在第一时钟信号sck1的控制下将第一电源信号vgl写入第二节点n2，第一电源信号vgl和第二电源信号vgh互为相反的信号，例如第一电源信号vgl为低电平，第二电源信号vgh为高电平；通过第一时钟信号sck1及第二时钟信号sck2的配合控制，使得移位寄存器第一输出端的第一输出信号gout1相对于触发信号sin产生移位；移位寄存器第一输出端的第一输出信号gout1可作为显示面板中像素的扫描信号。还可利用第一节点n1的电位和第一输出信号gout1控制第二输出调节模块104，使得第二输出调节模块104能够输出第一电源信号vgl或第二电源信号vgh；例如，当第一节点n1的电位使能第二输出调节模块104时，第二输出调节模块104输出第一电源信号vgl，即移位寄存器的第二输出端输出的第二输出信号gout2为第一电源信号vgl；当第一输出信号gout1使能第二输出调节模块104时，第二输
出调节模块104输出第二电源信号vgh，即移位寄存器的第二输出端输出的第二输出信号gout2为第二电源信号vgh；移位寄存器第二输出端的第二输出信号gout2可作为显示面板中像素的扫描信号。
60.本实施方式中，移位寄存器的第二输出端的第二输出信号gout2可根据第一输出信号gout1进行调节，当第一输出信号gout1为高电平时，移位寄存器的第二输出端的第二输出信号gout2为低电平；当第一输出信号gout1为低电平时，移位寄存器的第二输出端的第二输出信号gout2为高电平，即移位寄存器的第二输出端的第二输出信号gout2与第一输出信号gout1的极性相反，从而使得移位寄存器可以提供两种极性相反的扫描信号，以满足像素电路的需求，减少移位寄存器的数量，有利于显示面板的窄边框设计。
61.此外，通过采用第一节点n1和第一输出信号gout1控制第二输出调节模块104，可以减小第一输出端的负载，避免第一输出信号gout1失真，从而保证第一输出信号gout1的准确性。
62.图2是本发明实施例提供的一种移位寄存器的时序图，其可对应于图1所示的移位寄存器，参考图1和图2，在本实施例中，示例性的，第一输出调节模块101、触发写入模块102和电源引入模块103在低电平下导通，高电平下关断；第二输出调节模块104可以根据高低电平输出不同的信号；移位寄存器的工作过程可包括t1至t6六阶段：
63.在t1阶段，触发信号sin为低电平，第一时钟信号sck1为低电平，第二时钟信号sck2为高电平；触发写入模块102导通，将触发信号sin写入第一节点n1，第一节点n1的电位为低电平，第一节点n1的电位使能第一输出调节模块101输出第二时钟信号sck2；电源引入模块103导通，将第一电源信号vgl写入第二节点n2，第二节点n2的电位为低电平，第二节点n2的电位使能第一输出调节模块101输出第二电源信号vgh，即第一输出信号gout1为高电平；第一输出信号gout1或第一节点n1的电位使能第二输出调节模块104输出第一电源信号vgl，即第二输出信号gout2为低电平；
64.在t2阶段，触发信号sin为高电平，第一时钟信号sck1为高电平，第二时钟信号sck2为低电平；触发写入模块102和电源引入模块103关闭，第一节点n1维持低电平，第一节点n1的电位使能第一输出调节模块101输出第二时钟信号sck2，即第一输出信号gout1为低电平；第一输出信号gout1或第一节点n1的电位使能第二输出调节模块104输出第二电源信号vgh，即第二输出信号gout2为高电平；
65.在t3阶段，触发信号sin为高电平，第一时钟信号sck1为低电平，第二时钟信号sck2为高电平；电源引入模块103导通，将将第一电源信号vgl写入第二节点n2，第二节点n2的电位为低电平，第二节点n2的电位使能第一输出调节模块101输出第二电源信号vgh，即第一输出信号gout1为高电平；触发写入模块102导通，将触发信号sin写入第一节点n1，第一节点n1的电位为高电平，第一节点n1的电位或第一输出信号gout1使能第二输出调节模块104输出第一电源信号vgl，即第二输出信号gout2为低电平；
66.在t4阶段，触发信号sin为高电平，第一时钟信号sck1为高电平，第二时钟信号sck2为低电平；触发写入模块102和电源引入模块103关闭，第一节点n1维持高电平，第二节点n2维持低电平，第二节点n2的电位使能第一输出调节模块101输出第二电源信号vgh，即第一输出信号gout1为高电平；第一节点n1的电位或第一输出信号gout1使能第二输出调节模块104输出第一电源信号vgl，即第二输出信号gout2为低电平；
67.在t5阶段，触发信号sin为高电平，第一时钟信号sck1为低电平，第二时钟信号sck2为高电平；电源引入模块103导通，将将第一电源信号vgl写入第二节点n2，第二节点n2的电位为低电平，第二节点n2的电位使能第一输出调节模块101输出第二电源信号vgh，即第一输出信号gout1为高电平；触发写入模块102导通，将触发信号sin写入第一节点n1，第一节点n1的电位为高电平，第一节点n1的电位或第一输出信号gout1使能第二输出调节模块104输出第一电源信号vgl，即第二输出信号gout2为低电平；
68.在t6阶段，触发信号sin为高电平，第一时钟信号sck1为高电平，第二时钟信号sck2为低电平；触发写入模块102和电源引入模块103关闭，第一节点n1维持高电平，第二节点n2维持低电平，第二节点n2的电位使能第一输出调节模块101输出第二电源信号vgh，即第一输出信号gout1为高电平；第一节点n1的电位或第一输出信号gout1使能第二输出调节模块104输出第一电源信号vgl，即第二输出信号gout2为低电平。
69.因此，第一输出信号gout1与第二输出信号gout2的极性相反，即移位寄存器可以输出两种不同的扫描信号，能够满足显示面板中像素电路对不同扫描信号的需求，可以减少移位寄存器的数量，有利于减小显示面板的边框。
70.本实施例的技术方案，移位寄存器包括第一输出调节模块，用于根据第一节点及第二节点的电位调节移位寄存器的第一输出端的第一输出信号；触发写入模块，用于根据第一时钟信号将触发信号写入第一节点；电源引入模块，用于根据第一时钟信号将第一电源信号写入第二节点；第二输出调节模块，用于根据第一节点的电位及第一输出信号生成与第一输出信号极性相反的第二输出信号，从而使得移位寄存器可以提供两种极性相反的扫描信号，以满足像素电路的需求，减少移位寄存器的数量，有利于显示面板的窄边框设计。本实施例的技术方案解决了当像素电路需要不同的扫描信号时，需要不同的移位寄存器实现，不利于显示面板的窄边框设计的问题，实现了利用一种移位寄存器即可输出两种扫描信号，从而减小显示面板的边框。
71.图3是本发明实施例提供的又一种移位寄存器的电路结构示意图，可选地，参考图3，第二输出调节模块104包括：第一上拉子模块1041，第一上拉子模块1041的第一端接入第二电源信号vgh，第一上拉子模块1041的第二端与第二输出端电连接，第一上拉子模块1041的控制端与第一输出端电连接；第一下拉子模块1042，第一下拉子模块1042的第一端接入第一电源信号vgl，第一下拉子模块1042的第二端与第二输出端电连接，第一下拉子模块1042的控制端与第一节点n1电连接；第一上拉子模块1041的导通控制信号与第一下拉子模块1042的导通控制信号相反。
72.具体地，第一上拉子模块1041与第一下拉子模块1042响应不同极性的控制信号导通，即第一上拉子模块1041导通时，第一下拉子模块1042关闭；第一上拉子模块1041关闭时，第一下拉子模块1042导通；例如当第一输出信号gout1为低电平时，第一上拉子模块1041导通，第一上拉子模块1041输出第二电源信号vgh，即第二输出信号gout2为高电平；当第一节点n1的电位为高电平时，第一下拉子模块1042导通，第一下拉子模块1042输出第一电源信号vgl，即第二输出信号gout2为低电平。
73.或者，图4是本发明实施例提供的又一种移位寄存器的电路结构示意图，可选地，参考图4，第二输出调节模块104包括：第一上拉子模块1041，第一上拉子模块1041的第一端接入第二电源信号vgh，第一上拉子模块1041的第二端与第二输出端电连接，第一上拉子模
块1041的控制端与第一节点n1电连接；第一下拉子模块1042，第一下拉子模块1042的第一端接入第一电源信号vgl，第一下拉子模块1042的第二端与第二输出端电连接，第一下拉子模块1042的控制端与第一输出端电连接；第一上拉子模块1041的导通控制信号与第一下拉子模块1042的导通控制信号相反。
74.具体地，第一上拉子模块1041与第一下拉子模块1042响应不同极性的控制信号导通，即第一上拉子模块1041导通时，第一下拉子模块1042关闭；第一上拉子模块1041关闭时，第一下拉子模块1042导通；例如当第一输出信号gout1为高电平时，第一下拉子模块1042导通，第一下拉子模块1042输出第一电源信号vgl，即第二输出信号gout2为低电平；当第一节点n1的电位为低电平时，第一上拉子模块1041导通，第一上拉子模块1041输出第二电源信号vgh，即第二输出信号gout2为高电平。
75.图5是本发明实施例提供的又一种移位寄存器的电路结构示意图，可选地，参考图5，第一上拉子模块1041包括第一晶体管m1，第一晶体管m1的第一端为第一上拉子模块1041的第一端，第一晶体管m1的第二端为第一上拉子模块1041的第二端，第一晶体管m1的控制端为第一上拉子模块1041的控制端；第一下拉子模块1042包括第二晶体管m2，第二晶体管m2的第一端为第一下拉子模块1042的第一端，第二晶体管m2的第二端为第一下拉子模块1042的第二端，第二晶体管m2的控制端为第一下拉子模块1042的控制端；第一晶体管m1的导通控制信号与第二晶体管m2的导通控制信号相反。
76.具体地，第一晶体管m1与第二晶体管m2的类型不同，例如第一晶体管m1为p型管，第二晶体管m2为n型管，当第一节点n1的电位为高电平时，第二晶体管m2导通，第二晶体管m2输出第一电源信号vgl，即第二输出端的第二输出信号gout2为低电平；当第一输出信号gout1为低电平时，第一晶体管m1导通，第一晶体管m1输出第二电源信号vgh，即第二输出端的第二输出信号gout2为高电平，从而使得第一输出信号gout1与第二输出信号gout2的极性相反。
77.可选地，移位寄存器还包括第三晶体管m3；第三晶体管m3的第一端n11与第一节点n1电连接，第三晶体管m3的第二端n12与触发写入模块102电连接，第三晶体管m3的控制端接入第一电源信号vgl；或，第三晶体管m3的第一端n11与第一输出调节模块101电连接，第三晶体管m3的第二端n12与第一节点n1电连接，第三晶体管m3的控制端接入第一电源信号vgl。
78.具体地，继续参考图5，第二输出调节模块104与第三晶体管m3的第一端n11电连接，第三晶体管m3例如为p型晶体管，第三晶体管m3的控制端接入第一电源信号vgl，所以第三晶体管m3一直处于导通状态。例如触发写入模块102导通时，将触发信号sin写入第三晶体管m3的第二端n12，当触发信号sin为低电平时，第三晶体管m3的第二端n12为低电平，第三晶体管m3的第一端n11也为低电平，第二晶体管m2不导通，第二输出调节模块104维持上一帧的信号输出；当触发信号sin为高电平时，第三晶体管m3的第二端n12为高电平，第三晶体管m3的第一端n11为高电平，第二晶体管m2导通，第二输出调节模块104输出第一电源信号vgl，即移位寄存器的第二输出端的第二输出信号gout2为低电平，从而调节移位寄存器的第二输出端的第二输出信号gout2。
79.或者，图6是本发明实施例提供的又一种移位寄存器的电路结构示意图，参考图6，第二输出调节模块104与第三晶体管m3的第二端n12电连接，第三晶体管m3例如为p型晶体
管，第三晶体管m3的控制端接入第一电源信号vgl，所以第三晶体管m3一直处于导通状态。例如触发写入模块102导通时，将触发信号sin写入第三晶体管m3的第二端n12，当触发信号sin为低电平时，第三晶体管m3的第二端n12为低电平，第二晶体管m2不导通，第二输出调节模块104维持上一帧的信号输出；当触发信号sin为高电平时，第三晶体管m3的第二端n12为高电平，第二晶体管m2导通，第二输出调节模块104输出第一电源信号vgl，即移位寄存器的第二输出端的第二输出信号gout2为低电平，从而调节移位寄存器的第二输出端的第二输出信号gout2。
80.可选地，继续参考图5，移位寄存器还包括：第一反馈子模块，第一反馈子模块用于根据第一节点n1的触发信号sin将第一时钟信号sck1写入第二节点n2；第二反馈子模块，第二反馈子模块用于根据第二节点n2的第一电源信号vgl及第二时钟信号sck2将第二电源信号vgh写入第一节点n1。
81.示例性的，第一反馈子模块包括第四晶体管m4，第四晶体管m4的第一端接入第一时钟信号sck1，第四晶体管m4的第二端与第二节点n2电连接，第四晶体管m4的控制端与第一节点n1电连接；第二反馈子模块包括第五晶体管m5和第六晶体管m6，第五晶体管m5的第一端接入第二电源信号vgh，第五晶体管m5的第二端与第六晶体管m6的第一端电连接，第五晶体管m5的控制端与第二节点n2电连接；第六晶体管m6的第二端与第一节点n1电连接，第六晶体管m6的控制端接入第二时钟信号sck2。第一反馈模块能够根据第一节点n1的电位反馈控制第二节点n2，从而使得当第二时钟信号sck2为低电平，第一输出调节模块101的第二下拉子模块导通时，第一输出调节模块101的第二上拉子模块处于关断状态，防止移位寄存器的第一输出端同时输出高电平与低电平，也即防止gout1不稳定情况的发现；第二反馈模块能够根据第二节点n2的电位反馈控制第一节点n1的电位，使得第二时钟信号sck2为低电平，第二节点n2为低电平时，控制第一节点n1为高电平，防止移位寄存器的第一输出端同时输出高电平与低电平，也即防止gout1出现不稳定情况。
82.可选地，继续参考图5，第一输出调节模块101包括：第二上拉子模块，第二上拉子模块的第一端接入第二电源信号，第二上拉子模块的第二端与第一输出端电连接，第二上拉子模块的控制端与第二节点电连接；第二下拉子模块，第二下拉子模块的第一端接入第二时钟信号，第二下拉子模块的第二端与第一输出端电连接，第二下拉子模块的控制端与第一节点电连接。
83.示例性的，第二上拉子模块包括第七晶体管m7，第七晶体管m7的第一端为第二上拉子模块的第一端，第七晶体管m7的第二端为第二上拉子模块的第二端，第七晶体管m7的控制端为第二上拉子模块的控制端。第二下拉子模块包括第八晶体管m8，第八晶体管m8的第一端为第二下拉子模块的第一端，第八晶体管m8的第二端为第二下拉子模块的第二端，第八晶体管m8的控制端为第二下拉子模块的控制端。第七晶体管m7和第八晶体管m8例如为p型晶体管，在其它一些实施方式中，第七晶体管m7和第八晶体管m8也可以为其他类型的晶体管，此处并不进行限定。
84.具体地，当触发写入模块102导通，将触发信号sin写入第一节点n1，当触发信号sin为低电平时，第一节点n1的电位为低电平，第八晶体管m8导通，第八晶体管m8将第二时钟信号sck2输出，即第一输出端输出第二时钟信号sck2；当电源引入模块103导通时，将第一电源信号vgl写入第二节点n2，使得第七晶体管m7导通，第七晶体管m7将第二电源信号
vgh输出，即第一输出端输出的第一输出信号gout1为高电平，从而实现调节移位寄存器的第一输出端的第一输出信号gout1。
85.可选地，继续参考图5，第一输出调节模块101还包括第一电容c1和第二电容c2，第一电容c1的第一端接入第二电源信号vgh，第一电容c1的第二端与第二节点n2电连接；第二电容c2的第一端与第一节点n1电连接，第二电容c2的第二端与第一输出端电连接。
86.具体地，第一电容c1具有储能作用，可以维持第二节点n2的电位；第二电容c2具有储能作用，可以为之第一节点n1的电位；并且第二电容c2具有自举作用，例如前一阶段，第二电容c2的第二端电位为vgh，第二电容c2的第一端电位为vgl vth；当前阶段，第二电容c2的第二端为低电平，电压降低，由于第二电容c2的自举作用，第二电容c2会保持两端压差不变，则第二电容c2的第一端n11为超低电平，使得节点n11为超低电平。
87.可选地，继续参考图5，触发写入模块102包括第九晶体管m9，第九晶体管m9的第一端为触发写入模块102的第一端，第九晶体管m9的第二端为触发写入模块102的第二端，第九晶体管m9的控制端为触发写入模块102的控制端。电源引入模块103包括第十晶体管m10，第十晶体管m10的第一端为电源引入模块103的第一端，第十晶体管m10的第二端为电源引入模块103的第二端，第十晶体管m10的控制端为电源引入模块103的控制端。
88.图7是本发明实施例提供的又一种移位寄存器的时序图，参考图5和图7，第二晶体管m2例如为n型晶体管，高电平导通，低电平关断；移位寄存器中其余晶体管例如均为p型晶体管，低电平导通，高电平关断；移位寄存器的工作过程可包括t1至t6六阶段：
89.在t1阶段，触发信号sin为低电平，第一时钟信号sck1为低电平，第二时钟信号sck2为高电平；第九晶体管m9和第十晶体管m10导通，第九晶体管m9将触发信号sin写入第三晶体管m3的第二端n12，第三晶体管m3的第二端n12为低电平vgl vth，vth为第九晶体管m9的阈值电压；第三晶体管m3导通，第三晶体管m3的第一端n11为低电平vgl vth；节点n11的电位使得第八晶体管m8导通，第八晶体管m8将第二时钟信号sck2输出，即第一输出端的第一输出信号gout1＝vgh。第十晶体管m10将第一电源信号vgl写入第二节点n2，第二节点n2的电位为vgl vth，vth为第十晶体管m10的阈值电压；第二节点n2的电位使得第七晶体管m7导通，第七晶体管m7将第二电源信号vgh输出，即第一输出端的第一输出信号gout1＝vgh。节点n11的电位无法导通第二晶体管m2，第一输出信号gout1无法导通第一晶体管m1，所以第二输出信号gout2维持上一帧的第二输出信号。
90.在t2阶段，触发信号sin为高电平，第一时钟信号sck1为高电平，第二时钟信号sck2为低电平；第九晶体管m9和第十晶体管m10关断，第三晶体管m3的第二端n12维持低电平vgl vth；第三晶体管m3导通，则第三晶体管m3的第一端n11为低电平，节点n11的电位使得第八晶体管m8导通，第八晶体管m8将第二时钟信号sck2输出，即第一输出信号gout1＝vgl；上一阶段第二电容c2的第二端电位为vgh，第二电容c2的第一端电位为vgl vth，本阶段第二电容c2的第二端为低电平，电压降低，由于第二电容c2的自举作用，第二电容c2会保持两端压差不变，则第二电容c2的第一端n11为超低电平，即节点n11为超低电平；节点n12使得第四晶体管m4导通，第四晶体管m4将第一时钟信号sck1写入第二节点n2，使得第二节点n2为高电平vgh，第七晶体管关断。节点n11的电位使得第一晶体管m1关断；第一输出信号gout1使得第一晶体管m1导通，第一晶体管m1将第二电源信号vgh输出，即第二输出信号gout2＝vgh；从而使得第二输出信号gout2与第一输出信号gout1极性相反。
91.或者，图8是本发明实施例提供的又一种移位寄存器的电路结构示意图，参考图8，第二输出调节模块104中的第一上拉子模块1041的控制端与第三晶体管m3的第一端n11电连接，即第一晶体管m1的控制端与第三晶体管m3的第一端n11电连接，当第三晶体管m3的第一端n11为超低电位时，可以使得第一晶体管m1打开更充分，从而第一晶体管m1输出的第二输出信号gout2更符合对扫描信号的要求。
92.在t3阶段，触发信号sin为高电平，第一时钟信号sck1为低电平，第二时钟信号sck2为高电平；第十晶体管m10导通，第十晶体管m10将第一电源信号vgl写入第二节点n2，第二节点n2的电位为低电平vgl vth，第二节点n2的电位使第七晶体管m7导通，第七晶体管m7输出第二电源信号vgh，即第一输出信号gout1＝vgh；第九晶体管m9导通，将触发信号sin写入第三晶体管m3的第二端n12，第三晶体管m3的第二端n12为高电平vgh，第三晶体管m3导通，则第三晶体管m3的第一端n11为高电平vgh；节点n11的电位使第二晶体管m2导通，第二晶体管m2将第一电源信号vgl输出，即第二输出信号gout2＝vgl；从而使得第二输出信号gout2与第一输出信号gout1极性相反。
93.在t4阶段，触发信号sin为高电平，第一时钟信号sck1为高电平，第二时钟信号sck2为低电平；第九晶体管m9和第十晶体管m10关断，节点n11和节点n12的电位维持高电平vgh，第二节点n2的电位维持低电平vgl vth；第二节点n2的电位使第七晶体管m7导通，第七晶体管m7输出第二电源信号vgh，即第一输出信号gout1＝vgh；节点n11的电位使第二晶体管m2导通，第二晶体管m2将第一电源信号vgl输出，即第二输出信号gout2＝vgl；从而使得第二输出信号gout2与第一输出信号gout1极性相反。
94.在t5阶段，触发信号sin为高电平，第一时钟信号sck1为低电平，第二时钟信号sck2为高电平；第十晶体管m10导通，第十晶体管m10将第一电源信号vgl写入第二节点n2，第二节点n2的电位为低电平vgl vth，第二节点n2的电位使第七晶体管m7导通，第七晶体管m7输出第二电源信号vgh，即第一输出信号gout1＝vgh；第九晶体管m9导通，将触发信号sin写入第三晶体管m3的第二端n12，第三晶体管m3的第二端n12为高电平vgh，第三晶体管m3导通，则第三晶体管m3的第一端n11为高电平vgh；节点n11的电位使第二晶体管m2导通，第二晶体管m2将第一电源信号vgl输出，即第二输出信号gout2＝vgl；从而使得第二输出信号gout2与第一输出信号gout1极性相反。
95.在t6阶段，触发信号sin为高电平，第一时钟信号sck1为高电平，第二时钟信号sck2为低电平；第九晶体管m9和第十晶体管m10关断，节点n11和节点n12的电位维持高电平vgh，第二节点n2的电位维持低电平vgl vth；第二节点n2的电位使第七晶体管m7导通，第七晶体管m7输出第二电源信号vgh，即第一输出信号gout1＝vgh；节点n11的电位使第二晶体管m2导通，第二晶体管m2将第一电源信号vgl输出，即第二输出信号gout2＝vgl；从而使得第二输出信号gout2与第一输出信号gout1极性相反。
96.此外，参考图6，将第二晶体管m2的控制端与第三晶体管m3的第二端n12电连接，可以避免第三晶体管m3的第一端n11为超低电平时，第二晶体管m2的栅极和源极压差过大，对第二晶体管m2造成损坏。
97.图9是本发明实施例提供的一种显示驱动器的电路结构示意图，参考图9，显示驱动器201包括多个级联的移位寄存器2011，移位寄存器2011为本发明任意实施例提供的移位寄存器；其中，第n级移位寄存器的触发信号sin由第n-1级移位寄存器的第一输出端的输
出信号sck1提供，n大于或等于2。
98.具体地，显示驱动器201能够应用于显示面板中，为显示面板中像素电路提供扫描信号，因其包括本发明任意实施例提供的移位寄存器，因而也具有相同的有益效果，在此不再赘述。显示驱动器201可设置于显示面板的边框位置，优选地，显示面板可设置两个显示驱动器201，分别位于显示面板的两侧，从而降低显示面板显示区中数据线上的压降，提高显示均一性。
99.示例性的，第m行像素电路的第一时钟信号连接第m级移位寄存器的第一时钟信号输入端，第m行像素电路的第二时钟信号连接第m级移位寄存器的第二时钟信号输入端；第m 1行像素电路的第一时钟信号连接第m 1级移位寄存器的第二时钟信号输入端，第m 1行像素电路的第二时钟信号连接第m-1级移位寄存器的第一时钟信号输入端；便于移位寄存器对触发信号进行移位输出。其中，m为大于或等于1的正整数，且m为奇数。
100.图10是本发明实施例提供的一种显示面板的电路结构示意图，参考图10，显示面板包括本发明任意实施例提供的显示驱动器201和多个像素电路px；移位寄存器2011的第一输出端及第二输出端用于向对应的像素电路提供扫描信号。
101.具体地，显示面板可包括显示区和非显示区，显示区内可包括多条横纵交错的数据线以及扫描线，以限定出像素电路的区域；显示面板例如可以是手机、平板、mp3、mp4、智能手表、智能头盔或其它可穿戴设备等上的显示面板，因其包括本发明任意实施例提供的显示驱动器，因而也具有相同的有益效果，在此不再赘述。
102.示例性地，像素电路包括：驱动模块、发光模块、阈值补偿模块、第一初始化模块及存储模块；驱动模块用于生成驱动电流，发光模块用于响应驱动电流发光；存储模块用于维持驱动模块控制端的电位；阈值补偿模块用于抓取驱动模块的阈值电压至驱动模块的控制端；第一初始化模块用于初始化驱动模块控制端的电位；其中，第一初始化模块的控制端与对应的移位寄存器的第二输出端电连接，第一初始化模块的第一端接入初始化信号vref，第一初始化模块的第二端与驱动模块的控制端电连接；阈值补偿模块的第一端与驱动模块的控制端电连接，阈值补偿模块的第二端与驱动模块的第一端电连接，阈值补偿模块的控制端与对应的移位寄存器的第二输出端电连接。
103.具体地，图11是本发明实施例提供的一种像素电路的电路结构示意图，如图11所示，驱动模块包括第十一晶体管m11；像素电路还包括数据写入模块，数据写入模块包括第十二晶体管m12，阈值补偿模块包括第十三晶体管m13；像素电路还包括第一发光控制模块及第二发光控制模块，其中，第一发光控制模块包括第十四晶体管m14，第二发光控制模块包括第十五晶体管m15，像素电路还包括第二初始化模块，第二初始化模块包括第十六晶体管m16，第一初始化模块包括第十七晶体管m17；存储模块包括第三电容c3；第十一晶体管m11、第十二晶体管m12、第十三晶体管m13、第十四晶体管m14、第十五晶体管m15、第十六晶体管m16、第十七晶体管m17及第三电容c3连接形成图11所示的结构；其中，第n行像素电路中第十二晶体管m12的控制端与第n级移位寄存器的第一输出端电连接，第n行像素电路中第十三晶体管m13的控制端与第n级移位寄存器的第二输出端电连接；第n行像素电路中第十七晶体管m17的控制端与第n-1级移位寄存器的第二输出端电连接；第n行像素电路中第十六晶体管的控制端与第n-1级移位寄存器的第一输出端电连接。第十一晶体管m11、第十二晶体管m12、第十四晶体管m14、第十五晶体管m15和第十六晶体管m16可为p型的低温多晶
硅(ltps)晶体管，而第十三晶体管m13和第十七晶体管m17可为氧化物薄膜晶体管，例如为igzo，从而降低驱动模块控制端的漏电现象，提高稳定性。在本实施例中，第十三晶体管m13和第十七晶体管m17在其控制端为高电平时导通，而其余晶体管在其控制端为低电平时导通；像素电路的驱动过程包括初始化阶段、阈值补偿阶段、及发光阶段，在初始化阶段时，第十六晶体管m16和第十七晶体管m17导通，第十六晶体管m16采用初始化信号vref将发光模块进行初始化，防止上一帧信号对本帧发光产生影响；第十七晶体管m17采用初始化信号vref初始化第十一晶体管m11的控制端；在阈值补偿阶段，第十三晶体管m13导通，第十二晶体管m12导通，数据信号data通过第十二晶体管m12、第十三晶体管m13及第十一晶体管m11写入第十一晶体管m11的控制端，直至第十一晶体管m11关断，此过程利用数据信号data抓取了第十一晶体管m11的阈值电压；在发光阶段，第十四晶体管m14、第十一晶体管m11及第十五晶体管m15导通，在第一电平信号vdd及第二电平信号vss的配合下，发光模块响应驱动模块的驱动电流而发光，且驱动电流与驱动模块的阈值电压无关。上述驱动过程可以看出，在初始化阶段，第十七晶体管m17和第十六晶体管m16需要导通，且第十七晶体管m17需要高电平导通，第十六晶体管m16需要低电平导通，在阈值补偿阶段，第十三晶体管m13需要导通，且其导通电平为高电平，第十二晶体管m12需要导通，其导通电平为低电平；也即该像素电路需要两种不同类型的扫描信号，不同类型的扫描信号可理解为极性不同的扫描信号，即其中一个扫描信号无法通过另一个扫描信号的移位得到；而本实施例提供的移位寄存器既可为像素电路的第十三晶体管m13和第十七晶体管m17提供扫描信号，又可为第十二晶体管m12和第十六晶体管m16提供扫描信号，能够满足显示面板中像素电路的需要多种扫描信号的驱动需求；且移位寄存器所需要的元器件以及信号线数量较少，有利于减小显示面板的边框。
104.上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。