三维存储器及其制备方法、存储系统、电子设备与流程

技术特征：
1.一种三维存储器的制备方法，其特征在于，包括：形成叠层结构，并形成穿过所述叠层结构的沟道结构，其中所述沟道结构沿第一方向和第二方向分别呈多列和多行布置；形成分别与所述沟道结构的多列对应的、沿所述第一方向延伸的多个位线，其中多个所述位线分别与对应列的所述沟道结构的第一端电连接；以及形成分别与所述沟道结构的多行对应的、沿所述第二方向延伸的多个源极线，其中多个所述源极线分别与对应行的所述沟道结构的、与所述第一端相对的第二端电连接。2.根据权利要求1所述的制备方法，其特征在于，通过向所述多个位线和所述多个源极线供电以寻址任一沟道结构。3.根据权利要求1所述的制备方法，其特征在于，相邻两个所述位线之间的距离大于或等于相邻两列所述沟道结构之间的间隔距离；以及相邻两个所述源极线之间的距离大于或等于相邻两行所述沟道结构之间的间隔距离。4.根据权利要求1所述的制备方法，其特征在于，所述第一方向和所述第二方向的夹角小于或等于90
°
。5.根据权利要求1所述的制备方法，其特征在于，所述叠层结构形成在衬底上，其中，形成穿过所述叠层结构的沟道结构包括：形成穿过所述叠层结构并延伸至所述衬底的沟道孔；在所述沟道孔内形成外延层；以及在所述外延层上形成沟道结构，其中所述沟道结构包括功能层和沟道层。6.根据权利要求5所述的制备方法，其特征在于，所述位线和所述源极线分别与所述沟道层的第一端和第二端电连接，其中，所述沟道层的第一端远离所述衬底，所述沟道层的第二端靠近所述衬底。7.根据权利要求5所述的制备方法，其特征在于，在每行所述沟道层的第二端形成沿所述第二方向延伸的源极线包括：去除所述衬底、所述外延层以及所述功能层的至少一部分以暴露所述沟道层的第二端；以及在每行所述沟道层的第二端形成沿所述第二方向延伸的源极线。8.根据权利要求7所述的制备方法，其特征在于，所述方法还包括：对所述沟道层的第二端进行掺杂。9.根据权利要求7或8所述的制备方法，其特征在于，所述方法还包括：在所述沟道层的第二端形成导电层，并对所述导电层进行平坦化处理；以及在所述导电层上形成沿所述第二方向延伸的所述源极线。10.根据权利要求5所述的方法，其特征在于，形成叠层结构包括：在衬底上交替堆叠绝缘层和牺牲层以形成所述叠层结构。11.根据权利要求10所述的制备方法，其特征在于，所述方法还包括：处理所述绝缘层和所述牺牲层以形成多个阶梯台阶，其中，所述牺牲层的一部分作为所述阶梯台阶的上表面被暴露；形成穿过所述叠层结构的通孔和穿过所述阶梯台阶的虚拟沟道结构；以及
经由所述通孔将所述牺牲层置换为栅极层。12.根据权利要求11所述的制备方法，其特征在于，所述方法还包括：在所述栅极层被暴露的部分的表面形成与所述栅极层连接的字线接触。13.根据权利要求10-12中任一项所述的制备方法，其特征在于，所述方法还包括：所述叠层结构远离所述衬底的一侧连接外围电路芯片，其中，所述外围电路芯片包括外围电路。14.一种三维存储器，其特征在于，包括：堆叠结构；沟道结构，穿过所述堆叠结构，其中所述沟道结构沿第一方向和第二方向分别呈多列和多行布置；多个位线，分别与所述沟道结构的多列对应，并分别与对应列的所述沟道结构的第一端电连接，且沿第一方向延伸；以及多个源极线，分别与所述沟道结构的多行对应，并分别与对应行的所述沟道结构的与所述第一端相对第二端电连接，且沿第二方向延伸。15.根据权利要求14所述的三维存储器，其特征在于，所述多个位线和所述多个源极线寻址任一沟道结构。16.根据权利要求14所述的三维存储器，其特征在于，相邻两个所述位线之间的距离大于或等于相邻两列所述沟道结构之间的间隔距离；以及相邻两个所述源极线之间的距离大于或等于相邻两行所述沟道结构之间的间隔距离。17.根据权利要求14所述的三维存储器，所述第一方向和所述第二方向的夹角小于或等于90
°
。18.根据权利要求14所述的三维存储器，其特征在于，所述三维存储器还包括：导电层，位于所述沟道结构的沟道层的第二端上，其中，所述源极线与所述导电层相连接。19.一种存储系统，其特征在于，所述存储系统包括控制器及权利要求14-18中任一项所述的三维存储器，所述控制器耦合至所述三维存储器，且用于控制所述三维存储器存储数据。20.一种电子设备，其特征在于，包括：权利要求19所述的存储系统。

技术总结
本申请提供了一种三维存储器及其制备方法、存储系统、电子设备。三维存储器的制备方法包括：形成叠层结构，并形成穿过所述叠层结构的沟道结构，其中所述沟道结构沿第一方向和第二方向分别呈多列和多行布置；形成分别与所述沟道结构的多列对应的、沿所述第一方向延伸的多个位线，其中多个所述位线分别与对应列的所述沟道结构的第一端电连接；以及形成分别与所述沟道结构的多行对应的、沿所述第二方向延伸的多个源极线，其中多个所述源极线分别与对应行的所述沟道结构的、与所述第一端相对的第二端电连接。端电连接。端电连接。


技术研发人员：罗佳明 张坤 吴林春
受保护的技术使用者：长江存储科技有限责任公司
技术研发日：2022.04.06
技术公布日：2022/7/29