一种半导体的封装方法及封装结构与流程

1.本发明属于半导体器件-功率放大器制造技术领域，具体涉及一种半导体的封装方法及封装结构。


背景技术：

2.功率放大器(power amplifier，简称pa)是一部手机最关键的器件之一，它直接决定了手机无线通信的距离、信号质量，甚至待机时间，是整个射频系统中除基带外最重要的部分。手机里面功率放大器的数量随着2g、3g、4g、5g逐渐增加，所需的功率放大器芯片越来越多。尤其随着5g通信技术的快速发展，人们对小型化、集成的功率放大器需求也越来越高；在射频方面，因为5g专注于高速连接，需要兼容支持更多的频段。
3.而现有技术中，最常见的是将芯片与无源器件(电感、电容等)固定在封装基底上，通过键合rdl(re-distributed layer)走线实现电学连接。然而仅靠在基底一侧贴装芯片及元器件的封装方式集成度低，整体模块封装尺寸大，无法满足芯片小型化需求。或者，采用常规的双面封装工艺，可增加芯片的使用空间，但塑封工艺的复杂程度及塑封模具的投资成本就会成倍增加。或者，将滤波器额外封装成独立器件后再与pa芯片相连，亦会导致加工成本高且封装工艺繁琐。或者，将无源被动器件集成于有机衬底上，会产生材料间热膨胀系数的不匹配而加速产品性能的失效。另外，由于声表面滤波器(surface acoustic wave filter，saw filter)的机械结构非常脆弱，且叉指换能器(interdigital transducer，idt)功能区域非常敏感，静电、灰尘和湿气接触都会损坏芯片性能，常规的将滤波器与无源器件集成的方式并不适用于声表面滤波器。同时，多种pa芯片集成于一封装体，其不同频段信号之间的相互干扰，也会降低信号的传输性能。


技术实现要素：

4.本发明目的在于提供一种半导体的封装方法及封装结构，用来搭载多个不同滤波器件，且能够直接贴装更多的电容电感，使得模组封装尺寸可以变得更小，同时满足保证信号强度，提高声表面滤波器的耐用度。
5.为实现上述目的，本发明采用如下技术方案予以实现：
6.第一方面，一种半导体的封装方法，包括以下步骤：
7.在基底上开设若干盲孔和若干通孔；
8.在基底底面贴装若干无源器件和若干第二芯片；
9.在基底顶面上贴装若干第一芯片、saw滤波器和若干无源器件，在每个saw滤波器下方都设置有idt功能区域；
10.在基底顶面上方包裹一层光敏感材料膜，使每个saw滤波器底部形成空腔结构；
11.去除顶面通孔上的光敏感材料膜使通孔重新外露；
12.采用塑封工艺处理基底，塑封完成后，转序切割成单颗产品；
13.在每个单颗产品的顶面进行金属镀膜形成金属镀层。
14.本发明的进一步改进在于：所述盲孔设置在基底的顶面和底面用于放置第一芯片、第二芯片或saw滤波器，所述通孔设置在基底的两侧边缘位置，用于在塑封工艺处理基底时，使塑封料溢流在基底两侧。
15.本发明的进一步改进在于：所述固定盖为u形，底面水平，两侧宽度与基底相同。
16.本发明的进一步改进在于：所述光敏感材料膜采用真空层压覆膜工艺安装。
17.本发明的进一步改进在于：所述光敏感材料膜由聚酰亚胺制成。
18.本发明的进一步改进在于：在基底顶面上贴装元器件时，先在基底底面下方安装一个固定盖。
19.本发明的进一步改进在于：在单颗产品的顶面进行金属镀膜时采用pvd金属镀膜工艺。
20.本发明的进一步改进在于：所述金属镀层为不锈钢、铝或铜。
21.本发明的进一步改进在于：所述基底为低温共烧陶瓷板。
22.第二方面，一种半导体的封装结构，包括基底，所述基底两侧设有若干通孔，所述基底顶面和底面设有若干盲孔，所述基底底面设有若干第二芯片和无源器件，所述基底顶面设有若干第一芯片、无源器件和saw滤波器，每个saw滤波器下方均设有idt功能区域；所述顶面上方包裹一层光敏感材料膜，所述每个idt功能区域下方都设有空腔，所述基底包裹在塑封料中，所述基底顶面上方设有金属镀层。
23.与现有技术相比，本发明至少包括以下有益效果：
24.本发明通过在基底两侧贴装第一芯片、第二芯片及元器件，能集成更多的芯片，整体模块封装尺寸变小；
25.本发明采用一次塑封作业的的双面封装工艺，降低了塑封工艺的复杂程度及塑封模具的投资成本；
26.本发明将无源器件和saw滤波器与芯片直接相连于陶瓷基底两侧，简化封装工艺的同时，也能降低材料间热膨胀系数的不匹配；
27.本发明对saw滤波器的封装进行空腔结构的设计，可保护芯片功能区不受外界干扰。
28.本发明通过在基底顶面的塑封体表面进行金属镀层工艺，可屏蔽不同频段电磁波之间的相互干扰，提高工作稳定性。
附图说明
29.构成本发明的一部分的说明书附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
30.图1为本发明一种半导体的封装方法的流程图；
31.图2为本发明一种半导体的封装结构的俯视图；
32.图3为本发明一种半导体的封装结构的a-a截面图；
33.图4为本发明一种半导体的封装结构的基底结构示意图；
34.图5为本发明一种半导体的封装方法中固定盖位置结构示意图；
35.图6为本发明一种半导体的封装方法中包裹光敏感材料膜时的结构示意图；
36.图7为本发明一种半导体的封装方法中对基底进行塑封工艺时的结构示意图。
37.图中：1、第一芯片；2、saw滤波器；3、通孔；4、无源器件；5、基底；6、idt功能区域；7、光敏感材料膜；8、盲孔；9、空腔；10、焊点；11、焊线；12、金属镀层；13、塑封料；14、固定盖；15、第二芯片。
具体实施方式
38.下面将参考附图并结合实施例来详细说明本发明。需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
39.以下详细说明均是示例性的说明，旨在对本发明提供进一步的详细说明。除非另有指明，本发明所采用的所有技术术语与本发明所属领域的一般技术人员的通常理解的含义相同。本发明所使用的术语仅是为了描述具体实施方式，而并非意图限制根据本发明的示例性实施方式。
40.实施例1
41.如图1-3所示，一种半导体的封装方法，包括以下步骤：
42.在基底5上开设若干盲孔8和若干通孔3；
43.在基底5底面贴装若干无源器件4和若干第二芯片15，并在基底5下侧安装一个固定盖14；
44.在基底5顶面上贴装若干第一芯片1、saw滤波器2和若干无源器件4，在每个saw滤波器2下方都设置有一个idt功能区域6；
45.在顶面上方包裹一层光敏感材料膜7，使每个saw滤波器2底部形成空腔9结构；
46.去除顶面通孔3上的光敏感材料膜7使通孔3重新外露；
47.采用塑封工艺处理基底5，塑封完成后，去除固定盖14，转序切割成单颗产品；
48.在每个单颗产品的顶面进行金属镀膜形成金属镀层12。
49.基底为低温共烧陶瓷(low temperature co-fired ceramic，简称ltcc)。
50.如图4所示，盲孔8设置在基底的顶面和底面用于放置第一芯片1、第二芯片15或saw滤波器2，通孔3设置在基底5的两侧边缘位置，用于在塑封工艺处理基底5时，使塑封料13溢流在基底5两侧，从而一次成型，提高效率。
51.如图5所示，固定盖14的形状为u形，底面水平，两侧宽度与基底5相同，固定盖14为金属盖，基底5通过固定盖14固定在加工装置上，保证在加工另一面时是平整的，避免因底面第二芯片15导致加工顶面时，会因为基底在设备平台上发生真空吸附失效而无法继续作业。
52.saw滤波器2、第一芯片1、第二芯片15和无源器件4间的电路通过wb(wire bonding)工艺或fc(flip chip)工艺完成。
53.如图6所示，在基底5顶面贴装第一芯片1、saw滤波器2及无源器件4后，使用真空层压覆膜工艺将光敏感材料包覆在顶面上同时对光敏感材料膜7内抽真空，光敏感材料选择聚酰亚胺(polyimide,pi)，使saw滤波器2底部形成空腔9结构；
54.通过光刻加蚀刻工艺，去除通孔3顶面上的光敏感材料膜7。
55.如图7所示，采用塑封工艺，在基底5两侧直接一次成型，完成后，剥离固定盖14，转序切割成单颗产品。
56.如图2所示，采用pvd金属镀膜工艺，在单颗产品的顶面形成金属镀层12，金属镀层
12对较低频段的滤波器有良好的电磁屏蔽效果。
57.金属镀层12选用不易氧化的金属进行镀膜，为节省成本，常选用不锈钢层、铝层或铜层。
58.电容电感通过焊线11固定在基底5上，第一芯片1和第二芯片15通过焊线11或焊点10固定在基底5上，saw滤波器2通过焊点10固定在基底5上。
59.实施例2
60.如图2-7所示，一种半导体的封装结构，包括基底5，基底5两侧设有若干通孔3，基底5顶面和底面设有若干盲孔8，基底5底面设有若干第二芯片15和无源器件4，基底5顶面设有若干第一芯片1、无源器件4和saw滤波器2，每个saw滤波器2下方均设有idt功能区域6；顶面上方包裹一层光敏感材料膜7，每个idt功能区域6下方都设有空腔9，基底5包裹在塑封料13中，基底5顶面上方设有金属镀层12。
61.由技术常识可知，本发明可以通过其它的不脱离其精神实质或必要特征的实施方案来实现。因此，上述公开的实施方案，就各方面而言，都只是举例说明，并不是仅有的。所有在本发明范围内或在等同于本发明的范围内的改变均被本发明包含。
62.最后应当说明的是：以上实施例仅用以说明本发明的技术方案而非对其限制，尽管参照上述实施例对本发明进行了详细的说明，所属领域的普通技术人员应当理解：依然可以对本发明的具体实施方式进行修改或者等同替换，而未脱离本发明精神和范围的任何修改或者等同替换，其均应涵盖在本发明的权利要求保护范围之内。