用于射频的FDSOI晶体管的栅极电阻降低方法与流程

用于射频的fdsoi晶体管的栅极电阻降低方法
技术领域
1.本发明涉及接触孔制作技术领域，具体涉及用于射频的fdsoi晶体管的栅极电阻降低方法。


背景技术：

2.随着器件沟道长度的微缩，短沟道效应使得bulk cmos走到了极限，fdsoi结构成为20nm之后的解决方案,保证了cmos制程的继续微缩。此外，为了进一步缩短沟道长度，finfet成为市场的主流制程,并在未来进一步演化到gaa结构。与三维的finfet相比，平面fdsoi具有制程简单、设计和制造成本低等优点。在控制上，fdsoi由于其独特的衬底偏置电压控制,使得其在低功耗和低能效等应用领域有明显优势。在结构上，fdsoi由于其埋氧层能减少寄生电容和增强隔离性,使得其在射频应用上具有广阔的前景，特别是在finfet的进一步微缩使得采用finfet的射频芯片的rf性能越来越差的背景下。
3.mos管的栅极制作方法有前栅极工艺和后栅极工艺；前栅极工艺具有工艺简单和栅极电阻小等优点，具有阈值电压较高和tinv很难继续微缩等缺点；后栅极工艺具有功耗低、漏电少、高频运行状态稳定等优点，具有栅极电阻高等缺点，但后栅极工艺会成为未来fdsoi栅极制造的发展趋势。
4.目前fdsoi的栅极接触孔设置在有源区之外、sti上，存在栅极电阻比较大等缺陷，而栅极电阻大会劣化器件的射频性能，包括fmax和热噪声，尤其是未来fdsoi需要采用后栅极工艺，后栅极工艺的栅极电阻相对更大，会进一步增加栅极电阻对射频性能的影响。另外在制作fdsoi的源极接触孔和漏极接触孔时，会制作成列的源极接触孔和漏极接触孔，源极接触孔和漏极接触孔均等间隔分布，其中相邻两个源极接触孔的间距在c1～c2之间，c1小于c2，相邻两个漏极接触孔的间距在c3～c4之间，c3小于c4，源极接触孔与栅极的距离在a1～a2之间，a1小于a2，漏极接触孔与栅极的距离在a3～a4之间，a3小于a4，a1、a2、a3、a4、c1、c2、c3和c4均为正实数且取值均应在设计规则要求的范围内，且工艺节点越小，a1、a3、c1和c3越小。


技术实现要素：

5.鉴于背景技术的不足，本发明是提供了用于射频的fdsoi晶体管的栅极电阻降低方法，能够降低采用后栅极工艺制作的fdsoi晶体管的栅极电阻，不会影响其射频性能。
6.为解决以上技术问题，本发明提供了如下技术方案：用于射频的fdsoi晶体管的栅极电阻降低方法，包括：
7.s1：提供半导体器件，所述半导体器件包括从下而上设置的衬底和埋氧层，所述埋氧层上设有隔离沟槽和有源区，所述有源区制作有源极、漏极和栅极，所述栅极采用后栅极工艺制作；
8.s2：在所述半导体器件的顶部制作材料层，在所述材料层的顶部制作掩膜层，在所述掩膜层的顶部制作光刻胶层；
9.s3：通过曝光工艺和显影工艺在所述光刻胶层上与所述有源区对应的区域定义出栅极接触孔的位置、源极接触孔的位置和漏极接触孔的位置；
10.s4：通过蚀刻工艺在定义出的栅极接触孔的位置、源极接触孔的位置和漏极接触孔的位置依次蚀刻掩膜层和材料层，直至所述栅极、漏极和源极暴漏出来。
11.作为进一步的技术方案，步骤s3中在所述光刻胶层上与所述有源区对应的区域定义出至少一列源极接触孔和至少一列漏极接触孔；每列源极接触孔中的源极接触孔等间距分布且相邻两个源极接触孔的间距在d1～d2之间，d1《d2，d1》c2，每列漏极接触孔中的漏极接触孔等间距分布且相邻两个漏极接触孔的间距在d3～d4之间，d3大于c4。
12.作为进一步的技术方案，步骤s3中源极接触孔与栅极的距离在b1～b2之间，b1《b2，b1》a2，漏极接触孔与栅极的距离在b3～b4之间，b3《b4，b3大于a4。
13.作为进一步的技术方案，步骤s3中定义出的栅极接触孔的位置在栅极的中间。
14.作为进一步的技术方案，所述材料层包括蚀刻停止层和氧化层。
15.作为进一步的技术方案，步骤s3中还在所述光刻胶层上与栅极两端的区域分别定义出第二栅极接触孔的位置，所述第二栅极接触孔在有源区外。
16.作为进一步的技术方案，还包括以下步骤：
17.s5：通过清洗工艺将执行步骤s4时产生的副产物清洗掉，在蚀刻出的栅极金属孔、源极接触孔和漏极接触孔中分别填充金属。
18.由于fdsoi的栅极电阻有平行及垂直两个分量。其中垂直方向的电阻主要由各种栅极材料的界面电阻决定的,跟前后金属栅工艺关系不大,主要靠电路设计中增大器件宽度来减小垂直方向的电阻。平行方向的电阻跟金属材料以及沟道长度息息相关,是工艺方面需要提高的主要方向。而本发明通过将栅极接触孔制作在有源区内，能够缩短射频信号的信号传播路径的长度，进而降低电阻，避免采用后栅极工艺制造的fdsoi期间的栅极电阻过大。
附图说明
19.图1为实施例中的本发明的流程图；
20.图2为现有源极接触孔和漏极接触孔的分布示意图；
21.图3为本发明的源极接触孔和漏极接触孔的一种分布示意图；
22.图4为本发明的源极接触孔和漏极接触孔的另一种分布示意图；
23.图5为栅接触孔在有源区外和有源区内的射频信号传播路径示意图。
24.图中：1、栅极，2、栅极接触孔，3、源/漏极接触孔。
具体实施方式
25.本技术的说明性实施例包括但不限于用于射频的fdsoi晶体管的栅极电阻降低方法。
26.这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本技术相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本技术的一些方面相一致的装置和方法的例子。
27.在本技术使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本技术。在本技术和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。“包括”或者“包含”等类似词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同，并不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而且可以包括电性的连接，不管是直接的还是间接的。
28.如图1所示，用于射频的fdsoi晶体管的栅极电阻降低方法，包括：
29.s1：提供半导体器件，半导体器件包括从下而上设置的衬底和埋氧层，埋氧层上设有隔离沟槽和有源区，有源区制作有沟道、源极、漏极和栅极，栅极采用后栅极工艺制作；
30.s2：在所述半导体器件的顶部制作材料层，在所述材料层的顶部制作掩膜层，在所述掩膜层的顶部制作光刻胶层；
31.s3：通过曝光工艺和显影工艺在所述光刻胶层上与所述有源区对应的区域定义出栅极接触孔的位置、源极接触孔的位置和漏极接触孔的位置；
32.s4：通过蚀刻工艺在定义出的栅极接触孔的位置、源极接触孔的位置和漏极接触孔的位置依次蚀刻掩膜层和材料层，直至所述栅极、漏极和源极暴漏出来；
33.s5：通过清洗工艺将执行步骤s4时产生的副产物清洗掉，在蚀刻出的栅极金属孔、源极接触孔和漏极接触孔中分别填充金属。
34.具体地，步骤s1中，衬底可以是；栅极包括高k介质层和栅极金属，且高k介质层和栅极金属从下往上的设置在沟道上，高k介质层的材料可以为hfo2。当步骤s1中在有源区上制作完沟道、源极、漏极和栅极后，由于栅极采用后栅极工艺即hkmg工艺制造，因此制造后的栅极电阻较大。由于fdsoi的栅极电阻有平行及垂直两个分量。垂直方向的电阻主要由各种栅极材料的界面电阻决定的,跟前后金属栅工艺关系不大,主要靠电路设计中增大器件宽度来减小垂直方向的电阻。平行方向的电阻跟金属材料以及沟道长度息息相关,是工艺方面需要提高的主要方向。因此在本发明的步骤s2-s4中通过将栅极接触孔制作在有源区内来降低栅极整体电阻。
35.具体地，步骤s2中材料层包括蚀刻停止层和氧化层，其中蚀刻停止层用于在蚀刻栅极接触孔、源极接触孔和漏极接触孔时作为蚀刻终点。另外对于一些高度差大的接触孔，为了避免出现过刻蚀的问题，材料层包括从下往上设置的第一蚀刻停止层、第一绝缘层、第二蚀刻停止层和氧化层，通过设置两层蚀刻停止层可以防止栅极、源极和漏极出现程度不同的过刻蚀。
36.具体地，步骤s2中制造的光刻胶层用到的光刻胶可以是正性光刻胶，也可以是负性光刻胶，同时根据曝光光源和辐射源的不同可以采用紫外光刻胶、深紫外光刻胶、x-射线胶、电子束胶或者离子束胶。在制作光刻胶层时，将光刻胶至于掩模层上，然后通过旋转半导体器件使光刻胶平均分布于掩膜层上，在光刻胶层制作完成后，可以对半导体器件进行烘干。在步骤s31中可以采用紫外光、电子束、离子束或者x射线进行照射或者辐射，实现曝光
37.具体地，在步骤s3中，根据光刻胶的类型可以采用紫外光、电子束、离子束或者x射线对光罩进行照射或者辐射，实现曝光。光罩上提前设置有栅极接触孔、源极接触孔和漏极
接触孔的图型。光源经过光罩将栅极接触孔、漏极接触孔和源极接触孔的位置照射在光刻胶层上，当在光刻胶层上确定好栅极接触孔、源极接触孔和漏极接触孔的位置后，通过显影工艺将栅极接触孔、源极接触孔和漏极接触孔对应的光刻胶去除掉。需要注意的是，相对于用于cpu、存储器的fdsoi器件，用于射频芯片的fdsoi器件在面积上的要求没有那么严格，能允许在牺牲部分器件面积来提升射频芯片的性能。由于本技术需要在有源区制作栅极接触孔，在不增加有源区面积的前提下，同等面积下制作的接触孔数量增加会导致接触孔的蚀刻难度增加，因此本实施例中，当步骤s3中在所述光刻胶层上与所述有源区对应的区域定义出至少一列源极接触孔和至少一列漏极接触孔时；每列源极接触孔中的源极接触孔等间距分布且相邻两个源极接触孔的间距在d1～d2之间，d1《d2，d1》c2，每列漏极接触孔中的漏极接触孔等间距分布且相邻两个漏极接触孔的间距在d3～d4之间，d3大于c4，d1、d2、d3和d4均为正实数，c2和c4的解释见背景技术部分。由于不同工艺节点的间距要求不同，以28nm为例，c1可以为70nm，c3可以为70nm，c2和c4均应大于70nm，且要在设计规则的要求范围之内，另外工艺节点越小，c1和c3的值越小。示意地，参照图2和图3，当在有源区面积不变时，本技术通过降低同一列源极接触孔和漏极接触孔的数量，可以增加相邻两个源极接触孔的距离和增加相邻两个漏极接触孔的距离。在实际使用时，虽然减少源极接触孔和漏极接触孔的数量会增加源漏的电、减小源漏电流，但是通过此种方式可以减少栅极电阻，能够保证制造出的fdsoi器件能更好的应用在射频领域。
38.又或者，当增大有源区的面积时，可以通过增加源极接触孔与栅极的距离、增加漏极接触孔与栅极的距离来确保栅极接触孔、源极接触孔和漏极接触孔能正常蚀刻出来。其中，源极接触孔与栅极的距离在b1～b2之间，b1《b2，b1》a2，漏极接触孔与栅极的距离在b3～b4之间，b3《b4，b3大于a4，b1、b2、b3和b4均为正实数，a2和a4的解释见背景技术部分。由于不同工艺节点的间距要求不同，以28nm为例，a1可以为70nm，a3可以为70nm，a2和a4均应大于70nm，且要在设计规则的要求范围之内，另外工艺节点越小，a1和a3的值越小。示意性的，参照图2和图4，当同一列源极接触孔和漏极接触孔的数量不变时，本技术通过增加源极接触孔与栅极的距离、增加漏极接触孔与栅极的距离来确保栅极接触孔、源极接触孔和漏极接触孔能正常蚀刻出来。在实际使用时，虽然这种方式会增加fdsoi器件的面积，但是通过此种方式可以减少栅极电阻，能够保证制造出的fdsoi器件能更好的应用在射频领域。
39.当栅极接触孔、源极接触孔和漏极接触孔的位置定义好后，可以通过蚀刻工艺来蚀刻出栅极接触孔、源极接触孔和漏极接触孔。在实际使用时，可以使用干法蚀刻或者湿法蚀刻的方式来蚀刻出接触孔。在实际使用时，可以使用两次蚀刻工艺来蚀刻接触孔，例如先通过一次蚀刻工艺来蚀刻掩膜层，然后使用二次蚀刻工艺来蚀刻氧化层，其中一次蚀刻工艺和二次蚀刻工艺所用的蚀刻气体可以根据实际需求选择，作为参照，蚀刻气体在保证成本的情况下可以以对掩膜层和氧化层的蚀刻率之比为参考，蚀刻气体对掩膜层和氧化层的蚀刻率之比越大越好，这样可以保证接触孔的过蚀刻量越小。
40.当栅极接触孔、源极接触孔和漏极接触孔蚀刻完成后，蚀刻工艺会产生一些副产物，因此需要通过清洗溶液进行清洗。在实际使用时可以使用cr溶液、dhf溶液、sc1溶液和sc2溶液对半导体器件进行清洗，或者将cr溶液、dhf溶液、sc1溶液和sc2溶液按照不同的清洗次序半导体器件进行清洗。
41.其中，cr溶液是用于光阻去除后的清洗，包括h2so4和h2o2，其比例一般为4：1。需
要注意的是该比例仅为示意，在实际使用时可以根据清洗要求改变h2so4和h2o2的比例。
42.其中，dhf溶液包括hf和h2o，hf的浓度在0.49％～2％之间。需要注意的是该比例仅为示意，在实际使用时可以根据清洗要求改变hf的浓度。
43.其中，sc1溶液包括nh4oh、h2o2和h20，其比例一般为0.05～1：1：5。需要注意的是该比例仅为示意，在实际使用时可以根据清洗要求改变nh4oh、h2o2和h20的比例。
44.其中，sc2溶液包括hcl、h2o2和h2o，其比例一般为1:1:6。需要注意的是该比例仅为示意，在实际使用时可以根据清洗要求改变hcl、h2o2和h2o的比例。
45.如图5所示，本发明通过将栅极接触孔制作在有源区内，能够缩短射频信号的信号传播路径的长度，进而降低电阻，避免采用后栅极工艺制造的fdsoi期间的栅极电阻过大。
46.上述依据本发明为启示，通过上述的说明内容，相关工作人员完全可以在不偏离本项发明技术思想的范围内，进行多样的变更以及修改。本项发明的技术性范围并不局限于说明书上的内容，必须要根据权利要求范围来确定其技术性范围。