逐次逼近模数转换器的校准系统的制作方法

1.本技术涉及信号校准领域，尤其涉及一种逐次逼近模数转换器的校准系统。


背景技术：

2.在集成电路制造过程中，saradc(successive approximation register analog-to-digital converter，逐次逼近模数转换器)中的电容值存在误差，无论是为了实现高精度saradc要求还是为了实现高速saradc而将电容值做的非常小，目前最先进的集成电路制造技术都无法保证如此高精度的电容，所以要想保证saradc的有效精度，必须采用校准技术。
3.saradc的数字校准算法已有很多现有技术进行论述。校准方式:可分为模拟校准和数字校准。模拟校准方法受限于器件精度，其校准精度有限，而且一般都会增加模拟电路的复杂度和增加功耗为代价。随着工艺不断的进度，数字校准技术的发展，从面积、功耗、电路复杂度来比较，数字校准技术的优势突出，现在主流的数字校准方法包括：saradc在校准期间对输入信号连续采样两次，第一次采样在采样信号中加入正offset电压，第二次采样在采样信号中加入负offset电压，然后计算出电容阵列的权重。这样必须要求两次采样都要求采样到输入信号的在周期中相同相位处，保证两次采样到信号是一致的。


技术实现要素：

4.本技术实施例提供了逐次逼近模数转换器的校准系统，可以解决相关技术中需要两次采集相同相位和周期的输入信号带来的校准难度较高的问题。所述技术方案如下：
5.第一方面，本技术实施例提供了一种逐次逼近模数转换器的校准系统，包括：
6.信号源、saradc、lms校准单元和数据处理单元；
7.其中，所述saradc包括第一电容阵列和第二电容阵列；所述信号源的输出端与所述saradc的输入端相连，所述saradc的输出端与所述lms校准单元和所述数据处理单元相连，所述lms校准单元和所述数据处理单元相连；
8.所述saradc，用于对来自所述信号源的模拟信号进行第一次模数转换得到第一数字信号；其中，所述第二电容阵列处于非加扰状态；
9.所述saradc，还用于对所述电容阵列生成的扰动信号进行第二次模数转换得到第二数字信号；其中，所述第二电容阵列处于加扰状态；
10.所述lms校准单元，用于根据所述第一数字信号和所述第二数字信号进行校准得到权重向量；
11.所述数据处理单元，用于利用所述权重向量对输入的待校准信号进行校准。
12.本技术一些实施例提供的技术方案带来的有益效果至少包括：
13.saradc对输入的模拟信号执行一次采样两次转换的过程：第一次转换，不加入扰动信号，与正常模数转换相同；第二次转换，不对输入的模拟信号进行采样也不释放第一次转换采样得到的模拟信号，而是通过扰动电容阵列在比较器中注入扰动信号，不需要在输
入的模拟信号中注入扰动信号，也不需要通过两次采样中相同相位和幅度的输入的模拟信号，因此本技术通过电容阵列内部注入扰动信号的方式进行校准，可以降低采样精度的要求和校准的复杂度。
附图说明
14.为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
15.图1是本技术实施例提供的逐次逼近模数转换器的校准系统的结构示意图；
16.图2是本技术实施例提供的计算权重向量的原理示意图；
17.图3本技术实施例提供的校准过程的时序图；
18.图4是本技术实施例提供的电容阵列的结构示意图；
19.图5是本技术实施例提供的电容阵列的另一结构示意图；
20.图6是本技术实施例提供的校准过程的另一时序图；
21.图7是本技术实施例提供的电容阵列的另一结构示意图。
具体实施方式
22.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
23.请参阅图1，本发明提供实施例的一种逐次逼近模数转换器的校准系统的结构示意图，包括：信号源、saradc、lms校准单元和数据处理单元。
24.其中，信号源的输出端与saradc的输入端相连，sar的输出端与lms校准单元和数据处理单元相连，lms校准单元和数据处理单元相连。sardac包括第一电容阵列和第二数据转换电路。
25.本实施例的校准系统的工作过程包括：首先，信号源生成模拟信号vin，saradc通过内置的第一电容阵列处于开启状态，第二电容阵列处于非加扰状态，saradc将输入的模拟信号转换为数字信号d1；然后，saradc不采样输入端的模拟信号，此时saradc内置的第一电容阵列仍保持第一次采样得到的模拟信号，第二电容阵列处于加扰状态，第二电容阵列向电容dac注入扰动信号
△
a2，然后saradc转换为数字信号d2。lms校准单元将数字信号d1和数字信号d2进行校准得到权重向量w。然后数据处理单元计算得到的权重向量w与待校准的输入的模拟信号d进行按位相乘并进行求和得到最终的输出信号。
26.其中，lms校准单元可以是自适应滤波器的一种，可以采用lms(least mean square，最小均方)算法计算得到权重向量w。
27.需要说明的是，本技术的校准系统可以进行前台校准，也可以进行后台校准。在前台校准时，信号源输入校准信号，校准信号为特定模型的模拟信号，在lms校准单元基于校准信号计算得到权重向量w之后，信号源在输入工作信号，然后数据处理单元利用计算得到
的权重向量对工作信号进行校准。在后台校准时，前台校准得到的权重向量为初始向量，信号源输入工作信号，lms校准单元基于当前的工作信号dn计算得到权重向量wn，然后数据处理单元利用权重向量wn对下一工作信号d
n 1
进行校准。
28.本技术实施例在校准的过程中，saradc对输入的模拟信号执行一次采样两次转换的过程：第一次转换，不加入扰动信号，与正常模数转换相同；第二次转换，不对输入的模拟信号进行采样也不释放第一次转换采样得到的模拟信号，而是通过扰动电容阵列在电容dac中注入扰动信号，不需要在输入的模拟信号中注入扰动信号，也不需要通过两次采样中相同相位和幅度的输入的模拟信号，因此本技术通过电容阵列内部注入扰动信号的方式进行校准，可以降低采样精度的要求和校准的复杂度。
29.进一步，在本技术实施例中，下面使用lms算法，根据数字信号d1和数字信号d2计算得到权重向量的过程参照如下说明。
30.在理想情况下，即saradc中内置的电容阵列未失配：
[0031][0032][0033]dos
为比较器的offset对应的数字域转换值，d1为理想情况下未输入扰动信号时saradc输出的数字信号，d2为理想情况下注入扰动信号时saradc输出的数字信号，d1和d2的位宽为n，b
1,i
表示数字信号d1中的第i个比特值，wi为第i个比特值的权重。b
2,i
表示数字信号d2中的第i个比特值。
[0034][0035]dos
由于两次转换的贡献是一致，d
1-d2时相互抵消，所以这种方法不能校准比较器的偏移量offset。
[0036]
△d为扰动信号的对应的数字域转换值，扰动信号的理想值是已知的，是人为添加的，在下面的加扰电路中，ccal为加扰电容，一般ccal由k个最小单位电容组成，则|
△d|＝k；
△d的符号由加扰的方向决定。当注入扰动信号对输入的模拟信号的影响等效为vi
△
a时，
△d为正数；当注入扰动信号对输入的模拟信号的影响等效为vi
‑△
a时，
△d为负数，这里
△
a为正电压。
[0037]
当存在电容阵列失配时。
[0038][0039]
定义y＝error
mis-error
ideal
＝error
mis
δd，其数学期望值d为0，data
1,mis
是未输入扰动信号时saradc输出的数字信号，data
2,mis
是注入扰动信号时saradc输出的数字信号，b表示比特值，w表示权重值，数字信号data
1,mis
和数字信号data
2,mis
的位宽为n，i表示数字信号中比特值的序号，i＝1、2、
…
、n。
[0040]
y＝error
mis
δd。
[0041]
定义adc量化位数为n，包含冗余位。m为校准周期数，即执行m次校准。x
m,n 1
为m行，n
1列的矩阵。
[0042]
x(:,1:n)＝b1(:,lsb,msb)-b2(:,lsb,msb)；x(1:m,n 1)＝1。
[0043][0044]
定义m个校准周期的权重矩阵，w1为量化数据d中lsb的权重，w2为量化数据d中次lsb的权重，如此类推，wn为量化数据d的msb的权重，dw为扰动信号的权重，这里把扰动信号的权重，也放到了adc的权重矩阵w
m,n 1
中，一同求解。
[0045][0046]
因此，m个校准周期能得到m个y值：em＝d
m-ym。
[0047]
dm为1行m列的0矩阵。即：em＝-ym。
[0048]
参见图2所示的算法流程示意图，lms自适应滤波算法得：y＝x*w
t
，
[0049]
e(m)＝d(m)-y(m)，w(m 1,：)＝w(m,:) 2*u*e(m)*x(m,:)。
[0050]
即：w(m 1,:)＝w(m,:)-2*u*y(m)*x(m,:)。
[0051]
u为步长因子影响，收敛速度，0《u《1。
[0052]
权重w初始值w(1,:)为量化数据d每一位数据的理想权重和扰动信号的量化后理想权重
△d。
[0053]
这样lms校准单元每获得一组数据(d1和d2)，便通过自适应算法不断的计算出新的权重w(m 1,:)，即求解出权重矩阵w
m,n 1
中最后一行的权重值。校准周期m，由步长因子决定，u越小，需要的校准周期数越多，才能把失配校准；在电容阵列失配占主时，u越小，校准精度越高。
[0054]
数据处理单元负责将数字信号d转化为saradc最终输出的数字信号。d为n位二进制数据，数字信号d是待校准的模拟信号经过模数转换生成的，数据处理单元将数字信号d的与lms校准单元产生的权重向量按位相乘并求和得到最终的输出信号，进一步的为了防止溢出，对得到的和做归一化处理。
[0055]
参见图3所示，为申请的saradc工作的时序图。
[0056]
其中，clks为采样时钟信号，clks为高电平时saradc对输入的差分信号vip和vim进行采样；clks为低电平时，saradc进行模数转换。ph1为校准流程的第一相位信号，包含一个完整的clks周期，高电平有效。ph2为校准流程的第二相位信号，包含一个完整的clks周期，高电平有效。ph2紧随ph1。ph1和ph2组成了一个完整的校准周期。ph1的sample相，adc对输入的模拟信号进行采样，ph1的convert相，对采样的差分信号做模数转换，得到二进制数据d1。在整个ph2中保持从ph1相的输入的模拟信号采样到的电荷。在ph2的采样相位中注入扰动信号与被采样的信号叠加，ph2的convert相位对输入信号和扰动信号进行模数转换得到二进制数据d2，实现了一次采样两次转换。
[0057]
示例一，采用单调开关结构的子dac(cdac)，构成全差分结构saradc
[0058]
图4为本技术的电容阵列的结构示意图，电容阵列采用单调开关结构实现全前差分结构。电容阵列包括第一电容阵列和第二电容阵列，第一电容阵列包括：正相dac和反相
dac，正相dac由电容cpn-1、cpn-1、
…
、cp1、cp0、开关spn-1、spn-1、
…
、sp1、sp0、spd、采样开关sps组成，反相dac由电容cmn-1、cmn-1、
…
、cm1、cm0、cmd、开关smn-1、smn-1
……
sm1、sm0、smd、采样开关sms组成。第二电容阵列包括正相dac和反相dac，正相dac包括开关spd和电容cpd，反相dac包括开关smd和电容cmd组成。
[0059]
其中，vrp为正参考电压，vrn为负参考电压。这里的第二电容阵列用于向比较器comp的正输入端注入扰动信号。
[0060]
电容阵列的工作过程包括：正常转换模式下adc采样相，开关sps和sms导通；正相dac中开关spn-1、spn-2、
…
、sp、sp0、spd导通到vrp；反相dac中smn-1、smn-2、
…
、sm1、sm0、smd导通到vrp，上极板对输入的模拟信号采样，下极板同时进行预充电，采样结束时开关sps和sms与输入的模拟信号vip和vim断开。随后进入转换相位，首先进行msb比较，此时开关spn-1、spn-2、
…
、sp1、sp0、spd保持导通到vrp，开关smn-1、smn-2、
…
、sm1、sm0、smd保持导通到vrp，此时vp＝vip，vm＝vim，比较器comp比较vp和vm，如果vp》vm时，开关spn-1选通至vrn，其他开关选通特性不变；如果vp《vm，开关smn-1选通至vrn，其他开关选通特性不变。等待电容阵列建立完毕后进行次高位比较。如此类推，直到完成lsb比较。
[0061]
其中，saradc处于校准流程工作如下：
[0062]
ph1下saradc的工作模式与正常模式的转换流程一致，这里不再重复。ph2相下，在clks为高电平时，adc处于采样相位，这时saradc不对输入vipvim采样，而是通过端电容cpd，cmd对已被采样的输入的模拟信号注入扰动信号，这里扰动信号可以用(vrp-vrn)或(vrn-vrp)充当。具体如下操作如下：adc采样相，sps和sms断开。正相dac中开关spn-1、spn-2、
…
、sp1、sp0导通到vrp；反相dac中开关smn-1、smn-2、
…
、sm1、sm0导通到vrp；spd导通至vrn，smd导通至vrp，此时相当于在vip-vim中加入了cd/ctot*(vrp-vrn)的扰动；另一个选择：spd导通至vrp，smd导通至vrn，此时相当于在vip-vim中加入了-cd/ctot*(vrp-vrn)的扰动。采样结束时sps、sms与输入的模拟信号vip、vim断开。随后进入转换相位，首先进行msb比较，此时spn-1，spn-2，
……
sp1，sp0保持导通到vrp，smn-1，smn-2，
……
sm1，sm0保持导通到vrp，，spd，smd保持原来选通特性，此时vp＝vip-cd/ctot*(vh-vl)，vm＝vim，对于第二选项时vp＝vip，vm＝vim-cd/ctot*(vh-vl)，比较器comp比较vpvm，如果vp》vm时，开关spn-1选通至vrn，其他开关选通特性不变；如果vp《vm，开关smn-1选通至vrn，其他开关选通特性不变。等待电容阵列建立完毕后进行次高位比较。如此类推，直到完成lsb比较。
[0063]
参见图5所示，为本技术实施例提供的电容阵列的另一结构示意图，第一电容阵列包括开关sn-1～s0、sd、电容cn-1～c0、cd，第二电容阵列包括开关scal和电容ccal。第二电容阵列在第二相位信号ph2时注入扰动信号。
[0064]
其中，vi是输入的模拟电压信号，vrp是正参考电压信号，vrn是负参考电压信号，各个开关的动端从左到右分别为第一动端、第二动端和第三动端。
[0065]
正常转换模式下adc采样相，开关ss导通，vp＝vcm；开关sn-1、sn-2、
…
、s1、s0、sd选通到输入电压vi，scal选通到vrn；采样结束时开关ss首先断开，随后进入转换相位，接着进行msb比较，此时开关sn-1选通至vrp；开关sn-1～s0、sd、scal选通至vrn。
[0066]
vp＝cdac/ctot*(cn-1/cdac(vrp-vrn) vrn-vi) vcm，vm＝vcm，其中ctot＝cdac ccal，比较器comp比较vp和vm，如果vp》vm时，开关sn-1选通至vrn，开关sn-2选通至vrp，其他开关选通特性不变；如果vp《vm，开关sn-2选通至vrp，其他开关选通
特性不变。等待dac电容阵列建立完毕后进行次高位比较。如此类推，直到完成lsb比较。
[0067]
其中，参见图6所示的sardac校准流程的时序图：
[0068]
ph1下saradc的工作模式与正常模式的转换流程一致，这里不再重复；
[0069]
ph2相中可以省去采样相，这样作为后台校准时，可以提高adc的工作频率。
[0070]
ph2相下，通过校准电容ccal一直选通vcal对已被采样的输入的模拟信号注入扰动信号，注入干扰量幅值为：-(vcal-vrn)*ccal/ctot，此干扰量叠加到vi，这是输入等效为vi-(vcal-vrn)*ccal/ctot。首先进行msb比较，此时开关ss断开，开关scal选通vcal。开关sn-1选通vrp，开关sn-2至s0，sd选通vrn，比较器comp比较vp vm，如果vp》vm时，开关sn-1选通至vrn，开关sn-2选通至vrp，其他开关选通特性不变；如果vp《vm，开关sn-2选通至vrp，其他开关选通特性不变。等待dac建立完毕后进行次高位比较。如此类推，直到完成lsb比较。
[0071]
参见图7所示的电容阵列的另一结构示意图。
[0072]
在图7中，第一电容阵列包括电容cpn-1～cp0、cpd、开关spn-1～开关sp、开关spd、电容cmn-1～cm0、cmcal。第二电容阵列包括电容cpcal和开关spcal、电容cmcal和开关smcal。第二电容阵列用于引入扰动信号，部件之间的连接关系可参见图7所示，此处不再赘述。
[0073]
其中，图7中，vim为负相模拟输入电压信号，vip为正相模拟输入电压信号，vrp为正参考电压信号，vrn为负参考电压信号，vim为共模电压信号，vcalp为正激励电压信号，vcaln为负激励电压信号。
[0074]
其中，正常转换模式下adc采样相，首先判读vip与vim的大小关系，其结果做最高位。正相dac，sps导通，vp＝vcm；spn-1，spn-2，
……
sp1，sp0，spd选通到输入电压vip，spcal选通到vcm；反相dac，sms导通，vm＝vcm；smn-1，smn-2，
……
sm1，sm0，smd选通到输入电压vim，smcal选通到vcm；采样结束时sps、sms首先断开，随后进入转换相位，首先进行msb比较，此时spn-1选通至vcm，spn-2，
……
sp1，sp0，spd，spcal选通至vcm；smn-1选通至vcm，smn-2，
……
sm1，sm0，smd，选通至vcm，smcal选通至vcm。
[0075]
vp＝vcm-vip vcm。
[0076]
vp＝vcm-vin vcm。
[0077]
比较器comp比较vp和vm的大小，如果vp》vm时，vip《vim，否则vip》vim。
[0078]
然后从次高位开始继续比较。当vip》vim时，正相dac中开关spn-2选通至vrp，其他开关选通特性不变，反相dac中开关smn-2选通至vrn，其他开关选通特性不变。等待dac建立完毕后进行次高位比较。当vp》vm，正相dac中开关spn-2选通至vcm，开关spn-2选通至vrp，其他开关选通特性不变，反相dac中开关smn-2选通至vcm，开关smn-3选通至vrn，其他开关选通特性不变；当vp《vm，正相dac中开关spn-2选通至vrp，开关spn-2选通至vrp，其他开关选通特性不变，反相dac中开关smn-2选通至vrn，开关smn-3选通至vrn，其他开关选通特性不变；如此类推，直到完成lsb比较。
[0079]
当vip《vim时，正相dac中开关spn-2选通至vrn，其他开关选通特性不变，反相dac中开关smn-2选通至vrp，其他开关选通特性不变。等待dac建立完毕后进行次高位比较。当vp》vm，正相dac中开关spn-2选通至vcm，开关spn-2选通至vrn，其他开关选通特性不变，反相dac中开关smn-2选通至vcm，开关smn-3选通至vrp，其他开关选通特性不变；当vp《vm，正相dac中开关spn-2选通至vrn，开关spn-3选通至vrn，其他开关选通特性不变，反相dac中开
关smn-2选通至vrp，开关smn-3选通至vrp，其他开关选通特性不变；如此类推，直到完成lsb比较。
[0080]
saradc处于校准流程工作如下：
[0081]
ph1下saradc的工作模式与正常模式的转换流程一致，这里不再重复。
[0082]
ph2相中可以省去采样相，这样作为后台校准时，可以提高saradc的工作频率。
[0083]
ph2相下，通过校准电容cpcal一直选通vpcal、校准电容cmcal一直选通vmcal对已被采样的输入的模拟信号注入扰动信号，在正相dac注入干扰量幅值为-(vpcal-vcm)*cpcal/cptot，在反相dac注入干扰量幅值为-(vmcal-vcm)*cmcal/cmtot，此干扰量分别叠加到vip、vim，这是输入等效为vip-(vpcal-vcm)*cpcal/cptot、vim-(vmcal-vcm)*cmcal/cmtot。其模数转换过程与正常转换模式一直，这里不在重复。
[0084]
以上所述的实施方式，并不构成对该技术方案保护范围的限定。任何在上述实施方式的精神和原则之内所作的修改、等同替换和改进等，均应包含在该技术方案的保护范围之内。