三维NAND栅极堆叠强化的制作方法

三维nand栅极堆叠强化
1.相关申请的交叉引用
2.本技术要求于2019年11月8日提交的美国专利申请第62/932,861号的优先权权益，所述专利申请的内容出于所有目的通过引用其整体并入本文。
技术领域
3.本技术涉及半导体工艺和材料。更具体地，本技术涉及形成强化半导体结构的方法。


背景技术：

4.通过在基板表面上产生复杂图案化材料层的工艺而得以制造集成电路。在基板上产生图案化材料需要暴露材料的形成和移除的受控方法。诸如垂直的或3d nand之类的堆叠存储器可包括介电材料的一系列交替层的形成，数个存储器孔洞或孔隙可蚀刻穿过所述一系列交替层。层的材料性质及用于蚀刻的工艺状态和材料可影响形成的结构的一致性和完整性。随着器件持续缩减，常规技术无法进行适当处理。
5.因此，需要可用以产生高质量装置和结构的改良系统和方法。通过本技术解决这些需求和其他需求。


技术实现要素：

6.形成半导体结构的示例性方法可包括形成覆盖半导体基板的第一氧化硅层。此方法可包括形成覆盖第一氧化硅层的第一硅层。此方法可包括形成覆盖第一硅层的氮化硅层。此方法可包括形成覆盖氮化硅层的第二硅层。此方法可包括形成覆盖第二硅层的第二氧化硅层。此方法可包括移除氮化硅层。此方法可包括移除第一硅层和第二硅层。此方法可包括形成在第一氧化硅层和第二氧化硅层中的每一者之间且接触第一氧化硅层和第二氧化硅层中的每一者的金属层。
7.在一些实施例中，可通过湿法蚀刻工艺移除氮化硅层。可通过干法蚀刻工艺移除第一硅层和第二硅层。第二硅层和第二氧化硅层可形成以大于90gpa或约90gpa的杨氏模数为特征的复合膜。金属层可为钨或包括钨。此方法可包括在移除第一硅层和第二硅层之后，沿着第一氧化硅层和第二氧化硅层形成衬垫层。形成第一氧化硅层可发生在第一处理腔室中，而移除第一硅层和第二硅层可发生在第二处理腔室中。此方法可包括在保持真空状态的同时，将半导体基板从第一处理腔室移送至第二处理腔室。第一氧化硅层和第二氧化硅层可以以小于50nm或约50nm的厚度为特征。
8.本技术的一些实施例可涵盖形成半导体结构的方法。此方法可包括形成覆盖半导体基板的第一氧化硅层。此方法可包括形成覆盖第一氧化硅层的第一非晶硅层。此方法可包括形成覆盖第一非晶硅层的氮化硅层。此方法可包括形成覆盖氮化硅层的第二非晶硅层。此方法可包括形成覆盖第二非晶硅层的第二氧化硅层。此方法可包括移除氮化硅层。此方法也可包括将第一非晶硅层和第二非晶硅层转换为分别和第一氧化硅层和第二氧化硅
层接触的金属材料。
9.在一些实施例中，此转换可包括使含金属前驱物流动以接触第一非晶硅层和第二非晶硅层。此方法可包括在形成金属材料层的同时，形成挥发性含硅副产物。此方法可包括形成在第一氧化硅层和第二氧化硅层之间延伸的金属材料层。可通过湿法蚀刻工艺移除氮化硅层。第一非晶硅层和第二非晶硅层可以以小于约5nm或约5nm的厚度为特征。
10.本技术的一些实施例可涵盖形成半导体结构的方法。此方法可包括形成覆盖半导体基板的第一氧化硅层。第一氧化硅层可包括氮掺杂剂或富含硅化学计量。此方法可包括形成覆盖第一氧化硅层的氮化硅层。此方法可包括形成覆盖氮化硅层的第二氧化硅层。第二氧化硅层可包括氮掺杂剂或富含硅化学计量。此方法可包括移除氮化硅层。此方法可包括处理第一氧化硅层和第二氧化硅层。
11.在一些实施例中，此处理可包括执行蒸气退火。第一氧化硅层可包括并入为小于5％或约5％的氮浓度的氮掺杂剂。第一氧化硅层可以以大于110gpa或约110gpa的杨氏模数为特征。第一氧化硅层可以以小于1.8:1或约1.8:1的氧对于硅化学计量比率为特征。第一氧化硅层可以以大于130gpa或约130gpa的杨氏模数为特征。在此处理之后，第一氧化硅层和第二氧化硅层可以以大于9mv/cm或约9mv/cm的崩溃电压为特征。
12.本技术可提供相较于常规系统和技术的许多益处。例如，此工艺可产生在移除操作期间对于变形具有改良抗性的膜。此外，本技术的实施例的操作可产生受到保护免于在移除操作期间薄化的膜。结合下方的说明书和附图而更详细地说明这些实施例和其他实施例，以及其许多优点和特征。
附图说明
13.通过参照本说明书的其余部分和附图，可实现进一步理解所公开技术的本质和优点。
14.图1示出根据本技术的一些实施例的示例性处理系统的一实施例的顶部平面视图。
15.图2a示出根据本技术的一些实施例的示例性处理腔室的示意剖面视图。
16.图2b示出根据本技术的一些实施例的示例性处理腔室的示意剖面视图。
17.图3示出根据本技术的一些实施例的形成半导体结构的方法中的示例性操作。
18.图4a至图4d示出根据本技术的一些实施例的在形成操作期间的基板的示意剖面视图。
19.图5示出根据本技术的一些实施例的形成半导体结构的方法中的示例性操作。
20.图6a至图6d示出根据本技术的一些实施例的在形成操作期间的基板的示意剖面视图。
21.图7示出根据本技术的一些实施例的形成半导体结构的方法中的示例性操作。
22.图8a至图8d示出根据本技术的一些实施例的在形成操作期间的基板的示意剖面视图。
23.附图中的数个附图被包括作为示意图。应理解附图用于说明目的，且不被当作按照比例的，除非明确地指明为按照比例的。此外，作为示意图，附图被提供以助于理解，且对比于实际表现可不包括所有的方面或信息，且可包括夸大的材料以用于说明。
24.在附图中，类似部件和/或特征可具有相同的参考标记。此外，相同类型的各种部件可用接在参考标记之后的区别类似部件的文字来区别。若在说明书中仅有使用首要参考标记，则此说明可应用于具有相同首要参考标记而不论文字的类似部件中的任一者。
具体实施方式
25.在从2d nand至3d nand的过渡中，许多工艺操作从垂直被修改为水平操作。在3d nand处理期间，占位层和介电材料的堆叠可形成电极间介电(inter-electrode dielectric)层或多晶间介电(inter-poly dielectric(“ipd”))层。这些占位层可执行各种操作以在完全移除材料及以金属取代材料之前放置结构。由于存储器装置持续缩减尺寸，且在每个堆叠上发展出更多单元，所以介电层和占位层持续缩减厚度。当存储器孔洞形成时，孔隙在进入下方基板之前可延伸穿过材料的所有交替层。后续处理可形成用于触点的阶梯结构，且也可侧向挖掘占位材料，并且在凹部内形成导电材料。
26.许多技术利用湿法蚀刻以进出单元占位材料中的每一者，以执行占位物侧向蚀刻。例如，在许多氧化物-氮化物堆叠中，通过湿法蚀刻可移除氮化物，湿法蚀刻可包括相较于氧化物对氮化物具有选择性的热磷酸处理。然而，由于蚀刻剂的表面张力，诸如在后续的干燥处理中，小形状因子结构的湿法蚀刻可致使图案崩溃或变形。氧化物层可以以降低的刚性或对于表面张力效应的抗性为特征，其可致使介电材料在蚀刻工艺期间变形。取决于需求的结构方面和移除，在占位物移除期间也可发生介电材料层的薄化。
27.本技术通过产生结构强化介电层克服这些问题，结构强化介电层可较佳地承受湿法蚀刻工艺的影响。此外，本技术的方面可有利地增进金属填充。在说明可设置以执行本技术的方面的示例系统之后，将说明数个示例方法和材料。
28.虽然其余公开内容将例行地指明利用所公开技术以产生具体结构(诸如用于存储器)的具体沉积和移除工艺，但将轻易地理解到系统和方法可同等应用于数个其他工艺和半导体结构。因此，此技术不应当作如此地局限于单独用于所述的沉积和蚀刻工艺或腔室。再者，虽然本文描述了示例性腔室和系统以提供本技术的基础，但将理解到本发技术应用于实际上可容许本文描述的处理操作的任何的半导体处理腔室或系统。
29.图1示出根据实施例的沉积、蚀刻、退火、或其他处理腔室的处理系统100的一实施例的顶部平面视图。在附图中，一对前开式标准舱102提供各种尺寸的基板，在被放置进入定位在串联区段109a-109c中的基板处理腔室108a-f中的一者之前，基板被机器手臂104接收并放置进入低压固持区域106。第二机器手臂110可用以将基板晶片从固持区域106传送至基板处理腔室108a-f及返回。基板处理腔室108a-f中的每一者可被装备以执行数个基板处理操作，包括本文所述的沉积工艺，还有干法蚀刻工艺、移除工艺、原子层沉积、化学气相沉积、物理气相沉积、一般蚀刻、预清洁、除气、定向、及其他基板工艺。
30.基板处理腔室108a-f可包括一个或多个系统部件，用于沉积、退火、固化和/或蚀刻基板晶片上的介电膜。在一个配置中，两对处理腔室(例如，108c-d和108e-f)可特定地设置以如之后所述在基板上沉积介电材料，且第三对处理腔室(例如，108a-b)可用以蚀刻沉积的介电质。在另一配置中，全部的三对腔室(例如，108a-f)可设置以在基板上沉积介电膜。所述工艺中的任一者或多者可在和不同实施例中显示的处理系统分开的一个或多个腔室中执行。将理解到通过系统100考虑到用于介电膜的沉积、蚀刻、退火、和固化腔室的额外
配置。
31.图2示出根据本技术的一些实施例的示例处理腔室200的剖面视图。此附图可示出并入本技术的一个或多个方面的系统的概览，和/或系统也可特定地设置以执行根据本技术的实施例的一个或多个操作。腔室200或在此特定设置腔室中执行的方法的额外细节会在之后进一步说明。根据本技术的一些实施例可利用腔室200以形成膜层，然而将理解到此方法可类似地在其中可发生膜形成的任何腔室中执行。处理腔室200可包括腔室主体202、设置在腔室主体202内的基板支撑件204、及与腔室主体202耦接且包围处理容积220中的基板支撑件204的盖组件206。基板203可穿过开口226被提供至处理容积220，使用狭缝阀或门可常规地密封开口226以用于处理。基板203在处理期间可座落在基板支撑件的表面205上。基板支撑件204沿着轴247为可旋转的，如箭头245所指示，基板支撑件204的轴件244可位于轴247。或者，如必要，则基板支撑件204在沉积处理期间可被举升以旋转。
32.等离子体轮廓调控器211可设置在处理腔室200中以控制遍布设置在基板支撑件204上的基板203的等离子体分布。等离子体轮廓调控器211可包括可设置成邻接于腔室主体202且可将腔室主体202与盖组件206的其他部件分开的第一电极208。第一电极208可为盖组件206的部分，或可为单独的侧壁电极。第一电极208可为环状或类环构件，且可为环电极。第一电极208可为环绕围绕处理容积220的处理腔室200的周围的连续构件，或若期望则可在选定位置为不连续的。第一电极208也可为穿孔电极，诸如穿孔环或网格电极，或可为板电极，诸如，辅助气体分配器。
33.一个或多个隔离器210a、210b(一个或多个隔离器210a、210b可为诸如陶瓷或金属氧化物之类的介电材料(例如氧化铝和/或氮化铝))可接触第一电极208并将第一电极208与气体分配器212并且与腔室主体202电隔离及热隔离。气体分配器212可界定用于将处理前驱物分配进入处理容积220的孔隙218。气体分配器212可与电功率的第一源242耦接，诸如rf发生器、rf功率源、dc功率源、脉冲dc功率源、脉冲rf功率源、或可与处理腔室耦接的任何其他功率源。在一些实施例中，电功率的第一源242可为rf功率源。在一些实施例中，电功率的第一源242也可为绕着入口214延伸的感应耦合等离子体线圈，第一源可用以产生或传递等离子体流出物进入处理容积220。
34.气体分配器212可为导电气体分配器或非导电气体分配器。气体分配器212也可由导电部件和非导电部件形成。例如，气体分配器212的主体可为导电的，而气体分配器212的面板可为非导电的。气体分配器212可通过诸如图2中所示的电功率的第一源242而被供电，或气体分配器212在一些实施例中可被接地。
35.第一电极208可与第一调谐电路228耦接，第一调谐电路228可控制处理腔室200的接地路径。第一调谐电路228可包括第一电子传感器230和第一电子控制器234。第一电子控制器234可为或包括可变电容或其他电路元件。第一调谐电路228可为或包括一个或多个电感器232。第一调谐电路228可为使得在处理期间存在于处理容积220中的等离子体状况下的能够变动或可控制的阻抗的任何电路。在如所示的一些实施例中，第一调谐电路228可包括在接地与第一电子传感器230之间并联耦接的第一电路支路(circuit leg)和第二电路支路。第一电路支路可包括第一电感器232a。第二电路支路可包括与第一电子控制器234串联耦接的第二电感器232b。第二电感器232b可设置在第一电子控制器234与将第一电路支路及第二电路支路两者连接至第一电子传感器230的节点之间。第一电子传感器230可为电
压传感器或电流传感器且可与第一电子控制器234耦接，第一电子控制器234可给予在处理容积220内的等离子体状况的一程度的闭回路控制。
36.第二电极222可与基板支撑件204耦接。第二电极222可内嵌于基板支撑件204内或与基板支撑件204的表面耦接。第二电极222可为板、穿孔板、网格、线滤网(wire screen)、或导电材料的任何其他分配布置。第二电极222可为调谐电极，且可通过导管246与第二调谐电路236耦接，导管246例如为设置在基板支撑件204的轴件244中的例如具有诸如50欧姆之类的选定电阻的缆线。第二调谐电路236可具有第二电子传感器238和第二电子控制器240，第二电子控制器240可为第二可变电容器。第二电子传感器238可为电压传感器或电流传感器，且可与第二电子控制器240耦接以提供对处理容积220中的等离子体状况的进一步控制。
37.可为偏压电极和/或静电夹持电极的第三电极224可与基板支撑件204耦接。第三电极可通过滤波器248与电功率的第二源250耦接，滤波器248可为阻抗匹配电路。电功率的第二源250可为dc功率、脉冲dc功率、rf偏压功率、脉冲rf源或偏压功率、或这些或其他功率源的组合。在一些实施例中，电功率的第二源250可为rf偏压功率。
38.图1的盖组件206和基板支撑组件204可用于使用于等离子体或热处理的任何处理腔室。在操作中，处理腔室200可给予处理容积220中的等离子体状况的实时控制。基板203可设置在基板支撑件204上，且工艺气体可根据任何期望的流动计划而使用入口214流动通过盖组件206。气体通过出口252可离开处理腔室200，出口252可与泵耦接，诸如任何排气泵，在一些实施例中包括涡轮分子泵。电功率可与气体分配器212耦接以在处理容积220中建立等离子体。在一些实施例中，使用第三电极224可使基板经受电气偏压。
39.当在处理容积220中对等离子体通电时，在等离子体与第一电极208之间可建立电位差。电位差也可建立在等离子体与第二电极222之间。电子控制器234、240可接着用以调整由两个调谐电路228和236表示的接地路径的流动性质。设定点可递送至第一调谐电路228和第二调谐电路236以提供独立控制沉积速率和从中央至边缘的等离子体密度一致性。在电子控制器皆可为可变电容的实施例中，电子传感器可调整可变电容以独立地最大化沉积速率且最小化厚度不一致性。
40.调谐电路228、236中的每一者可具有可变阻抗，可使用分别的电子控制器234、240调整可变阻抗。于电子控制器234、240为可变电容的情况下，可变电容中的每一者的电容范围、以及第一电感器232a和第二电感器232b的电感可被选择以提供阻抗范围。此范围可取决于等离子体的频率和电压特性，其在每一个可变电容的电容范围中可具有最小值。因此，当第一电子控制器234的电容在最小值或最大值时，第一调谐电路228的阻抗会是高的，造成在基板支撑件之上的具有最小空中覆盖或侧向覆盖的等离子体形状。当第一电子控制器234的电容接近最小化第一调谐电路228的阻抗的值时，等离子体的空中覆盖会成长至最大值，有效地覆盖基板支撑件204的整个工作区域。当第一电子控制器234的电容偏离最小阻抗设定时，等离子体形状会从腔室壁缩减且基板支撑件的空中覆盖会减少。第二电子控制器240可具有类似效果，随着第二电子控制器240的电容可改变，增加及降低基板支撑件上方的等离子体的空中覆盖。
41.电子传感器230、238可用以调谐在封闭回路中的个别电路228、236。取决于所使用的传感器类型的用于电流或电压的设定点可安装在各个传感器中，且传感器可被提供具有
软件，此软件决定调整每个个别电子控制器234、240以最小化偏离设定点。因此，等离子体形状在处理期间可被选择和动态地控制。将理解到尽管前述讨论是基于可为可变电容的电子控制器234、240，但具有可调整特性的任何电子部件可被用于提供具有可调整阻抗的调谐电路228和236。
42.图2b是根据本技术的一些实施例的等离子体腔室260的示意剖面视图。附图可示出并入本技术的一个或多个方面的系统的概览，和/或其可特定地设置以执行根据本技术的实施例的一个或多个操作，诸如利用感应耦合等离子体源。但利用并入感应耦合等离子体的腔室时，可控制额外的等离子体参数，其可影响所产生的膜。例如，腔室可给予较低处理压力，其会影响膜形成和性质。等离子体腔室260可包括腔室主体262和可与腔室主体耦接的盖组件264。盖组件264可包括前驱物递送组件266和盖268。盖268可界定孔隙或开口270，其可提供一种或多种处理前驱物气体在处理腔室内的进出。
43.前驱物递送组件266可设置在盖268之上且延伸穿过开口270。前驱物递送组件266可与前驱物源272耦接，而前驱物源272可提供穿过开口274的前驱物以供给一种或多种处理前驱物进入基板处理区275。基板276可设置在基板支撑件278上，基板支撑件278定位在基板处理区275内或延伸进入基板处理区275且与偏压功率源或其他材料或电子部件耦接。一种或多种处理前驱物气体经由排气环280可离开基板处理区275，排气环280可与排气泵282耦接。在一些实施例中，泵282可为涡轮分子泵，其可容许操作压力低于1托或约1托、低于500毫托或约500毫托、低于100毫托或约100毫托、低于50毫托或约50毫托、低于20毫托或约20毫托、低于5毫托或约5毫托、或更低。
44.与盖组件264耦接的可为一个或多个线圈，用于对前驱物通电以产生等离子体流出物。线圈可包括数个线圈组，诸如内线圈284、中间线圈286、及外线圈288，其皆可例如设置邻近于盖268，且可围绕开口270延伸。内线圈284和外线圈288可通过匹配电路292与rf功率源290电耦接。从rf功率源290施加于外线圈446的功率可通过盖268感应耦合以从由前驱物源272提供的处理前驱物在基板处理区275内产生等离子体。rf功率源290可提供数个不同频率的电流以控制等离子体密度，诸如在等离子体中的每单位容积的数个离子，其可界定对应于随着时间的等离子体密度的离子通量的密度。偏压功率源可控制基板276和所产生等离子体之间的电压，并且可因此控制离子的能量和方向性，诸如使它们朝向基板。因此，等离子体腔室260可独立地控制离子通量和离子能量两者。
45.加热器组件294可定位邻接盖268，并且在一些实施例中可如图示定位在盖与线圈之间。加热器组件294可利用夹持构件296固定于盖408。基板的表面可维持在一温度范围，其可在约100℃和约500℃之间延伸或更大。等离子体腔室260可使用在任何数目的实施例中以产生在之后进一步说明的膜。
46.图3示出根据本技术的一些实施例的处理方法300中的示例性操作。此方法可执行在各种处理腔室中，包括例如上述的处理腔室200，其可并入系统100。方法300可包括数个任选的操作，其可为或可不为具体地关于根据本技术的方法的一些实施例。例如，许多操作被说明以提供结构形成的更宽广范围，但对于本技术并非关键的，或可通过会被轻易领会的替代方法所执行。方法300可说明示意地显示在图4a至图4d中的操作，图4a至图4d的图示将结合方法300的操作而说明。将理解到附图仅示出部分示意性视图，而基板可含有任何数目的具有示出在附图中的方面以及仍可由本技术的操作得益的替代结构方面的结构区段。
47.在所列出的操作的起始之前，方法300可包括额外操作。例如，额外处理操作可包括在半导体基板上形成结构，其可包括形成和移除材料两者。先前处理操作可执行在可执行方法300的腔室中，或在将基板递送进入可执行方法300的腔室之前可在一个或多个其他处理腔室中执行处理。无论如何，方法300可任选地包括将半导体基板递送至半导体处理腔室(诸如上述的处理腔室200或可包括上述部件的其他的腔室)的处理区。基板可定位在可为台座的基板支撑件(诸如基板支撑件204)上，且其可座落在腔室的处理区(诸如上述的处理容积220)中。示例性基板405示出在图4a中，且可为或包括在基板上可执行根据本技术的操作的基板的方面。
48.基板405可为在其上可沉积材料的任何数目的材料。基板可为或包括硅、锗、介电材料，包括氧化硅或氮化硅、金属材料、或这些材料的任何数目的组合，其可为基板405或形成在基板405上的材料。在一些实施例中，可执行诸如预处理之类的任选处理操作以准备用于沉积的基板405的表面。此外，可执行材料移除，诸如减少原生氧化物或蚀刻材料，或可准备用于沉积的基板405的一个或多个暴露表面的任何其他操作。
49.方法300可以包括在操作305形成第一氧化硅层覆盖基板，诸如图4a中示出的层407。此形成可用含硅前驱物和/或含氧前驱物来执行。虽然某些常规技术可包括形成氮化物层覆盖氧化物，在一些实施例中，在操作310，硅的第一层可形成覆盖氧化硅的第一层。如图4a所示，层409可形成在氧化物层上方。硅层可包括任何数目的硅或含硅材料，并在一些实施例中可为或包括非晶硅。硅层可由硅前驱物形成。此方法可包括在操作315形成氮化硅层覆盖硅层。此形成可用含硅前驱物和含氮前驱物来执行。氮化物层411可延伸跨越硅层，且可通过硅层409和氧化物层分开。氧化物层、硅层、及氮化物层中的每一者可在相同腔室中形成，或在相同工具上的不同腔室中形成。在一些实施例中，层中的每一个可形成在等离子体增强化学气相沉积工艺中。在每一个沉积操作之间，可执行净化工艺以在层之间创造稳定过渡，其可限制在层操作中的表面粗糙度。
50.第二硅层在操作320可形成覆盖氮化硅层。在一些实施例中，第二硅层可类似于第一硅层且可通过与第一硅层类似的工艺而形成。如图4a所示，硅层413可类似于或相同于硅层409。此两层之间可含有氮化物层411。第二氧化硅层在操作325中可形成覆盖第二硅层。如附图所示，层415可形成在硅层413之上。在一些实施例中，第二氧化硅层可类似于第一氧化硅层且可用类似的工艺而形成。
51.第二氧化硅层415可为形成覆盖基板的材料的第二区段的起始。指明的操作可被重复任意次数，直到可形成可建构材料堆叠的预定数目的材料对。例如，在结构内可产生任意数目的层，诸如从小于或约10层至多达200层的材料或更多。图4a示出本技术所涵盖的结构400包括交替层的已发展堆叠，其可含有期望的交替结构。将理解到任何的层可为本技术的一些实施例中的堆叠形成的第一层或最后层。在氧化硅和氮化硅的每一层之间可为硅的插入层，诸如非晶硅。整体堆叠可包括层的任何组数，包括大于或约2组、大于或约10组、大于或约50组、大于或约100组、或更多组的层。因此，在一些实施例中，操作305至320可被重复任意次数以产生任何尺寸的堆叠。在持续进一步处理之前，操作可被停止而以任意的层结束堆叠。由任何的这些叙明范围涵盖的任意特定组数被理解为在此已明确叙明且附图仅被包括以示出示例性结构。
52.关于在任何形成操作期间使用的沉积前驱物，任意数目的前驱物可被使用于本技
术。可在氧化硅形成、硅形成、或氮化硅形成中的任一者期间使用的含硅前驱物可包括但不限于硅烷(sih4)、乙硅烷(si2h6)、或其他有机硅烷、四氟化硅(sif4)、四氯化硅(sicl4)、二氯硅烷(sih2cl2)、四乙氧基硅烷(teos)、及可使用在含硅膜形成中的任何其他含硅前驱物。在本技术中所述的任何操作中使用的含氧前驱物可包括o2、n2o、no2、o3、h2o、及可使用在氧化硅膜形成或其他膜形成中的任何其他含氧前驱物。使用在任何操作中的含氮前驱物可包括n2、n2o、no2、nh3、n2h2、及可使用在氮化硅膜形成中的任何其他含氮前驱物。在任何形成操作中可包括一种或多种额外前驱物，诸如惰性前驱物，其可包括ar、he、xe、kr、氮、氢、或其他前驱物。
53.膜的厚度可为任何范围的厚度以产生存储器或其他半导体结构。例如，在一些实施例中，氧化物或氮化物的层可为小于或约100nm、且可小于或约90nm、小于或约80nm、小于或约70nm、小于或约60nm、小于或约50nm、小于或约45nm、小于或约40nm、小于或约35nm、小于或约30nm、小于或约25nm、小于或约20nm、小于或约15nm、小于或约10nm、或更小。在一些实施例中，氧化物层或氮化物层可比其他介电质或占位材料层薄以容纳硅层，同时维持整体堆叠厚度。在一些实施例中，硅会增加堆叠的整体厚度。在一些实施例中，足以限制已发展单元之间的串扰(crosstalk)或泄漏的氧化物厚度可被维持，且氮化物层可为减少的厚度以容纳并入的硅层。硅层可以以小于氧化物或氮化物的层的厚度为特征，且可以以下列厚度为特征：小于或约10nm、小于或约9nm、小于或约8nm、小于或约7nm、小于或约6nm、小于或约5nm、小于或约4nm、小于或约3nm、小于或约2nm、小于或约1nm、或更小。
54.在形成或移除的任何操作期间的温度和压力可取决于所执行的操作而被控制。通常，处理腔室内的压力可小于或约30托，且可小于或约20托、小于或约15托、小于或约12托、小于或约10托、小于或约8托、小于或约6托、小于或约5托、小于或约4托、小于或约3托、小于或约2托、小于或约1托、或更小。对于一些实施例，诸如包括感应耦合等离子体源和/或涡轮分子泵的处理腔室，处理压力可进一步降低至小于或约100毫托、小于或约90毫托、小于或约80毫托、小于或约70毫托、小于或约60毫托、小于或约50毫托、小于或约40毫托、小于或约30毫托、小于或约20毫托、小于或约10毫托、小于或约5毫托、小于或约2毫托、或更小。
55.形成或移除操作中的任意者可执行在一个或多个工艺温度下，其可大于或约200℃，且可大于或约250℃、大于或约300℃、大于或约350℃、大于或约400℃、大于或约450℃、大于或约500℃、或更高。各种等离子体功率、前驱物流率和其他腔室状况在任何的形成操作或其他处理操作期间可被类似地调整。在已经准备好材料堆叠之后，可执行额外处理操作。例如，在一些实施例中可执行退火操作，诸如在温度大于或约700℃，且其可大于或约750℃、大于或约800℃、大于或约850℃、大于或约900℃、或更大。可用加热的前驱物执行退火，诸如包括例如氮的惰性前驱物。可执行反应性离子蚀刻工艺以产生一个或多个孔隙穿过层堆叠，诸如存储器孔洞。此外，阶梯结构可形成在堆叠的外部区，以及额外处理以产生存储器或其他半导体结构的方面。为了开始存储器单元的生产，诸如氮化硅层之类的占位材料可从结构移除。
56.在操作330，氮化硅层或多个层可从层堆叠被移除，如图4b所示。可执行数个移除操作，且在一些实施例中，可执行诸如使用热磷酸之类的湿法蚀刻工艺以移除氮化物膜。在已经执行蚀刻之后，湿法蚀刻剂通常从结构被干燥。蚀刻剂的表面张力可影响氧化物层。具有交替氧化物和氮化物层的常规形成的单元可致使氧化物的变形，其可通过减少的厚度
和/或刚性为特征。例如，氧化硅的杨氏模数可小于或约85gpa，且可小于或约80gpa，其可增加在蚀刻剂干燥工艺期间的变形的可能性。虽然氧化硅的杨氏模数经调谐沉积可稍微地增加，然而杨氏模数可仍然稳定小于约90gpa、或约88gpa。因此，由湿法蚀刻剂产生的表面张力可克服膜强度且致使膜扭曲。
57.在氮化物和氧化物层之间并入硅层的本技术的一些实施例可形成氧化物的强化，其可促进抵抗与干法蚀刻剂材料关联的表面张力。例如，诸如非晶硅之类的硅可以以较高的杨氏模数为特征。当和氧化物层合并时，邻接氧化硅层的硅层或多个硅层可产生具有氧化物的复合材料，其可以以大于或约90gpa的杨氏模数为特征，且可以以下列的杨氏模数为特征：大于或约92gpa、大于或约94gpa、大于或约96gpa、大于或约98gpa、大于或约100gpa、大于或约102gpa、或更高。类似地，非晶硅层也可改善膜硬度。然而氧化硅可以以小于12gpa的硬度为特征，且可以以下列硬度为特征：小于或约11.7gpa、小于或约11.6gpa、或更小，并入硅层可将硬度改善至大于或约12.0gpa，且可将复合层的硬度改善至大于或约12.2gpa、大于或约12.4gpa、大于或约12.5gpa、大于或约12.6gpa、大于或约12.7gpa、大于或约12.8gpa、大于或约12.9gpa、大于或约13.0gpa、或更大。因此，复合膜可承受干法蚀刻剂材料表面张力效应。
58.此外，非晶硅会更能抵抗湿法蚀刻，而氮化物移除可通过相较于氧化物对于硅的更高选择性为特征。例如，湿法蚀刻剂可延伸穿过结构的更大区域，其可维持与氧化物层的边缘区的接触于延长期间，且其可致使在某些区中的氧化物层的薄化。非晶硅层可保护跨越氧化物的多个区，且可完全地延伸跨越所形成的结构。非晶硅可覆盖氧化物层的边缘区，其可限制和湿法蚀刻剂的延长交互作用。因此，氧化物层可被进一步保护免于被湿法蚀刻剂薄化。
59.在一些实施例中，在氮化硅的移除之后可移除硅层。虽然金属填充可发生在开放的出入口内，来自硅层的缩减体积可增加金属的线电阻。因此，在操作335可执行第二移除工艺以从剩余的氧化物层选择性移除硅的第一层和第二层，如图4c所示。可在各种工艺中执行相较于氧化硅而选择性移除硅，且在一些实施例中可涉及干法蚀刻工艺，包括等离子体增强干法蚀刻工艺。
60.在一些实施例中，基板可从第一处理腔室或处理系统移送至相同系统上的第二处理腔室，或移送至可设置干法蚀刻腔室的分开系统。在一些实施例中，干法蚀刻腔室和沉积腔室可在相同的腔室系统上，其可容许将基板从第一处理系统移送至第二处理腔室，同时维持真空状态。在一些实施例中，湿法蚀刻工艺可发生在相似或不同的处理系统上，其可包括在此方法的操作期间将基板在腔室和/或系统之间移送。
61.当递送至干法蚀刻处理腔室时，基板可使得氮化物层被移除，同时包括硅的暴露区或层(诸如非晶硅)和氧化物层，其可至少部分地设置在硅的层或区之间。硅的移除操作可以通过包括含氟前驱物的一种或多种前驱物来执行，且也可包括含氢前驱物，以及一种或多种额外前驱物，其可包括惰性气体或稀有气体，诸如氦、氩、或可促进蚀刻工艺的其他材料。在一些实施例中，含氟前驱物或含氢前驱物中的一者或两者可流动进入干法蚀刻处理腔室的远端等离子体区。例如，远端等离子体区可流体地耦接于容纳基板的处理区，尽管此区可实体分隔开，诸如通过在远端等离子体区内可操作作为电极的喷头。远端等离子体系统也可外部地耦接于腔室并提供等离子体流出物进入腔室。
62.前驱物的等离子体流出物可递送进入处理区以接触硅层且选择性地从氧化物层移除硅层。可将处理状况设置成一种或多种方式以提供相对于氧化物的硅的选择性蚀刻，其可通过大于或约100:1的选择性为特征。例如，处理腔室、台座、或基板在蚀刻或移除操作期间可维持在约40℃和约150℃之间的温度，而处理腔室内的压力可例如维持低于或约12托。此外，在一些实施例中，可调节含氟前驱物和/或含氢前驱物的流动速率，诸如维持前驱物之间的流动速率比例。
63.例如，在一些实施例中，可执行移除，同时维持氢对于氟的原子流动速率比例为大于或约10:1。如此工艺可维持氢封端表面，其可容许氟以相较于氧化物而选择性移除硅。示例性含氢前驱物可包括包括氢的一种或多种前驱物，诸如双原子氢、氨、烃、或包括氢的其他前驱物。示例性含氟前驱物可包括一种或多种前驱物，包括原子氟、双原子氟、三氟化溴、三氟化氯、三氟化氮、氟化氢、氟化烃、六氟化硫、或二氟化氙，作为非限制性示例。在硅层的移除之后，可进行进一步处理，包括金属化。
64.在一些实施例中，可执行额外操作以改善通过氧化物材料定出轮廓的沟槽内的金属的成核和形成。例如，在一些实施例中，在任选的操作340中，衬垫或其他材料可沿着氧化物的暴露表面形成，并如图4d中的材料420所示。衬垫材料可包括数个阻障或衬垫材料，例如包括诸如氮化钛的金属氮化物，其可包括任何数目的过渡金属或其他材料。衬垫材料可共形地沿着氧化物层形成，且可保护氧化物表面免于含金属前驱物的流出物的扩散或暴露，流出物可包括卤素材料或会和氧化物反应的其他材料。
65.在操作345，若并入衬垫材料，则金属层可形成在氧化物和/或衬垫材料层之间，如图4d的材料425所示。一种或多种含金属或沉积前驱物可用以在开放沟槽区内沉积金属材料以在氧化物材料层之间形成导电单元材料。例如，钨、钴、或其他导电金属或材料可用于作为用于本技术的实施例中的单元形成。
66.如上所述，衬垫材料可并入沟槽内以促进金属材料的成核，诸如一非限制实施例中的钨。钨和其他金属材料不会轻易地沉积在氧化硅上，且因此通常可包括材料的额外层以促进沉积。此外，因为氧化物材料可操作以分开单元，诸如在存储器应用中，因此限制金属的扩散或来自金属沉积副产物的移除可限制串扰(crosstalk)，并防止短路或装置故障。然而，就算是以数纳米或更小的厚度，并入衬垫材料会进一步限制可被金属所占据的容积。当堆叠尺寸持续缩减，较薄量的金属会剧烈地增加材料的电阻。
67.如上所述，硅层可改善在氮化硅层的湿法蚀刻移除期间的氧化物对于变形或崩坏的抗性。在本技术的一些实施例中，所形成的硅层也可用以促进钨或其他金属的形成。转到图5，其显示根据本技术的一些实施例的形成半导体结构的方法500的示例性操作。此方法可包括形成堆叠结构及转换结构的方面用于金属结合。方法500可包括任何数目的上述方法300的类似操作，且可包括上述的任何方面的任何操作、材料、或特性。此外，此方法可执行在各种处理腔室中，包括上述的处理腔室200，其例如可并入在系统100上。方法500可说明示意性地示出在图6a至图6d中的操作，图6a至图6d的图示将结合方法500的操作来说明。将理解到附图仅示出部分示意性视图，且基板可含有任意数目的具有示出在附图中的方面的结构区段，以及替代的结构方面仍可由本技术的实施例的操作得益。
68.类似于上述的方法300，方法500可包括在操作505于基板上方形成第一氧化物层。第一非晶硅层在操作510可形成覆盖氧化硅层。氮化硅层在操作515可形成覆盖非晶硅层。
第二非晶硅层在操作520可形成覆盖氧化硅层。第二氧化硅层在操作525可形成覆盖第二非晶硅层。可以任何的上述前驱物、任何的上述处理状况或考量来执行任何的这些操作，且可包括上述的工艺、材料、或特性的任何方面或特性。
69.堆叠可以以任何数目的上述的层来延展，且可包括任何数目的材料组分层。例如，指明的操作可被重复任意次，直到可构成层堆叠的预定数目的层对可形成。例如，任意数目的层可产生在结构内，诸如从小于或约10层至多达200层的材料或更多。堆叠可开始或结束于所述层的任意层，且只有一个包围配置显示在图6a中，带有包围氮化物层611的硅层609和硅层613，并带有所有的此三层在氧化物层607和615之间，且形成覆盖基板605。如上所述，任选地可执行额外的操作，诸如存储器孔洞形成或其他堆叠形成方面。如图6b所示，堆叠的后续形成及任何额外任选的操作，氮化硅层可在操作530被移除。如上所述，可用湿法蚀刻剂来执行移除，然而额外技术可类似地被包括在本技术。
70.上述的方法300包括实施例，其中硅层随后诸如使用干法蚀刻工艺被移除。本技术也包括工艺，其中硅层可替代地被使用在转换反应中。例如，在操作535，硅层可转换成含金属层620，如图6c所示。某些金属材料可用以执行非晶硅的转换反应，其可提供硅对于金属材料的交换。通过执行交换反应，金属材料可沿着氧化硅表面形成，同时维持层之间相对稳定过渡。此可容许金属形成，而无上述的衬垫和/或成核层的额外形成。通过移除衬垫层形成，金属材料的较大厚度和整体体积时可产生在氧化物层之间，其可通过金属而改善电阻。
71.转换反应可包括将含金属前驱物流入处理区以接触非晶硅层，并致使材料之间的反应。反应可至少部分地基于热活化反应，且此转换可执行在温度大于或约300℃，且可执行在温度大于或约350℃、大于或约400℃、大于或约450℃、大于或约500℃、大于或约550℃、大于或约600℃、大于或约650℃、大于或约700℃、大于或约750℃、或更高。例如，钨和硅的交换可以根据下列反应而发生：
[0072][0073]
其中x例如可为1或2，而y例如可为2或4，及其他整数或小数。
[0074]
因此，此反应可形成挥发性硅副产物，同时留下固体金属以形成金属材料层。因为可执行交换反应，硅层的厚度会影响材料。例如，若硅层延展超出特定阈值，会不能发生完全转变，且剩余硅会陷入在氧化物层和金属的形成层之间。因此，在一些实施例中，硅层可维持在厚度小于或约5nm，且可维持在小于或约4nm、小于或约3nm、小于或约2nm、或更小。
[0075]
通过执行转换反应，可保持边缘区的形成，同时含金属前驱物在沟槽内延展。因此，在一些实施例中可减少夹止(pinch off)和孔洞形成。在硅材料转换为金属之后，可执行额外处理以完成含金属材料层。如图6d所示，金属材料625可延伸以连接金属材料的经转换部分以产生在氧化物层之间延伸的实质上或完全地连续的金属材料。因此，在一些实施例中，在成核和/或阻障层可不沿着氧化硅材料并入的结构中，金属材料的体积可增加。
[0076]
本技术的实施例也可涵盖额外调整以强化氧化物层，以限制或防止在氮化物材料的湿法工艺移除期间的变形或崩坏。在本技术的一些实施例中，形成的氧化硅层可以通过掺杂而被调整以增强对于由于表面张力效应的变形的抵抗。转到图7，显示根据本技术的一些实施例的形成半导体结构的方法700中的示例性操作。此方法可包括形成利用改性的氧化硅材料作为介电层的堆叠结构。方法700可包括任何数目的上述关于方法300或方法500的类似操作，且可包括上述的任何方面的任何操作、材料、或特性。此外，此方法可执行在各
种处理腔室中，包括上述的处理腔室200，其例如可并入在系统100上。方法700可说明图8a至图8d中示意性地示出的操作，图8a至图8d的图示将结合方法700的操作而说明。将理解到附图仅示出部分示意性视图，且基板可含有任何数目的具有如附图中示出的方面的结构区段，以及仍可从本技术的实施例的操作得益的替代结构方面。
[0077]
在一些实施例中，方法700可包括在操作705形成经改性的氧化物层覆盖基板，并且如示出为在图8a中的覆盖基板805的层807。经改性的层可包括一种或多种掺杂剂或化学计量调整物。在操作710，氮化硅层可形成覆盖非晶硅层，且可示出为图8a中的层809。在操作715，第二经改性的氧化硅层可形成覆盖氮化硅层，且其可示出为在图8a中的层811。第二经改性的层也可包括一种或多种掺杂剂或化学计量调整物，并且在本技术的实施例中可类似于或不同于第一氧化硅层。在本技术的一些实施例中，例如可执行包括存储器孔洞或阶梯形成的额外处理。在操作720，可移除氮化硅层，如图8b所示，再者其可通过任何移除技术执行，包括上述的湿法蚀刻移除。
[0078]
经改性的氧化硅层可被改性以增强来自可通过使用在氮化物移除中的蚀刻剂的表面张力所致使的湿法蚀刻效应的变形的抵抗。在一些实施例中，一种或多种掺杂剂可被并入以增加氧化硅的杨氏模数，且其也可增加材料的硬度。例如，在一些实施例中，在形成期间可并入氮掺杂剂以提供并入在氧化物膜内的一定量的氮。在层形成期间，氮或含氮前驱物可与含硅前驱物和/或含氧前驱物流动。含氮前驱物可包括任何的上述的含氮前驱物及上述前驱物的任何组合。
[0079]
可执行氮并入以增加膜性质以增强结构完整性，并通过并入氮掺杂，经改性的氧化物的杨氏模数可被增加至大于或约90gpa，并可被增加至大于或约95gpa、大于或约100gpa、大于或约105gpa、大于或约110gpa、大于或约115gpa、大于或约120gpa、大于或约125gpa、或更高。此外，膜硬度可增加至大于或约12gpa，并可被增加至大于或约13gpa、大于或约14gpa、大于或约15gpa、大于或约16gpa、大于或约17gpa、或更高。
[0080]
因为氮化物移除可操作选择对于氧化物材料，增加氧化物膜内的氮掺杂可增加氧化物材料的蚀刻特性。因此，在一些实施例中，为了维持在氮化物移除期间的选择性，氮并入可维持在小于或约10原子％，且可持在小于或约8原子％、小于或约7原子％、小于或约6原子％、小于或约5原子％、小于或约4.5原子％、小于或约4.0原子％、小于或约3.5原子％、小于或约3原子％、小于或约2.5原子％、小于或约2原子％、小于或约1.5原子％、小于或约1原子％、小于或约0.5原子％、或更小。为了确保增加结构完整性，氮并入可维持在大于或约0.5原子％或更大。
[0081]
此外，在一些实施例中，氧化硅膜的化学计量可被调整以增加膜性质。通过增加膜的类硅性质，结构完整性相对于氧化硅膜可增加。为了增加形成的膜的化学计量比率，在一些实施例中，可从标准氧化硅沉积条件调整前驱物递送。例如，在某些处理期间，硅-对-氧化物的原子比率在一些实施例中可高达1:7。在根据本技术的一些实施例的形成方法期间，硅-对-氧化物比率可被调整至小于或约1:7，并且可被调整至小于或约1:6、小于或约1:5、小于或约1:4、小于或约1:3、小于或约1:2、小于或约1:1、或更小。通过提供相较于其他形成之相对地需要氧的形成工艺，在所产生膜内的氧-对-硅比率可小于或约2.0:1，且可小于或约1.9:1、小于或约1.8:1、小于或约1.7:1、小于或约1.6:1、小于或约1.5:1、或更小。
[0082]
通过增加在膜内的硅并入，经改性的氧化物的杨氏模数可增加至大于或约
100gpa，且可增加至大于或约110gpa、大于或约120gpa、大于或约125gpa、大于或约130gpa、大于或约135gpa、大于或约140gpa、大于或约145gpa、大于或约150gpa、大于或约155gpa、大于或约160gpa、或更高。此外，膜硬度可增加至大于或约12gpa，且可增加至大于或约13gpa、大于或约14gpa、大于或约15gpa、大于或约16gpa、大于或约17gpa、或更高。任何的前述额外处理也可并入方法700的一个或多个方面的任选的操作中，包括膜形成后的氮或其他高温退火。
[0083]
堆叠的介电材料可分隔开通过之后的处理产生的单元，诸如存储器单元。氮掺杂、富含硅膜、或其他掺杂掺杂或改性可影响所产生膜的漏电，其会影响装置性能。因此，在一些实施例中，方法700可包括在氮化物层的蚀刻或移除之后于操作725处理经改性的氧化物材料。此处理在实施例中可涉及移除掺杂剂浓度或调整膜性质以更加地类似氧化硅，且其在图8c中被示出为氧化硅层815。例如，处理经改性的氧化物可包括执行氧处理，其在某些涵盖的实施例中可包括蒸气退火或其他氧处理。可执行此退火以抽出氮或其他掺杂剂，和/或增加膜内的氧并入，且其可执行在上述的任何温度，包括在大于或约500℃的温度，或上述的更高温度。额外操作可被任选地执行以形成如图8d所示的金属层820，并且其可包括任何材料，包括上述的任选的衬垫。
[0084]
蒸气退火之后，试验显示出氮并入可被降低至标称水平(nominal level)，诸如可被包括在标准氧化物膜中。此外，经处理膜的化学计量比率可以以实质上或基本上2:1的氧-对-硅比率为特征。经处理膜内的漏电流密度可维持在小于或约1x10-6
a/cm2，且可维持在小于或约8x10-7
a/cm2、小于或约5x10-7
a/cm2、小于或约2x10-7
a/cm2、小于或约1x10-7
a/cm2、小于或约9x10-8
a/cm2、小于或约8x10-8
a/cm2、小于或约7x10-8
a/cm2、小于或约6x10-8
a/cm2、小于或约5x10-8
a/cm2、小于或约4x10-8
a/cm2、小于或约3x10-8
a/cm2、小于或约2x10-8
a/cm2、小于或约1.5x10-8
a/cm2、小于或约1.2x10-8
a/cm2、小于或约1x10-8
a/cm2、或更小。
[0085]
此外，经处理氧化物层可以以大于或约6.0mv/cm的崩溃电压为特征，且可以以大于或约7.0mv/cm的崩溃电压为特征、大于或约7.5mv/cm、大于或约8.0mv/cm、大于或约8.5mv/cm、大于或约9.0mv/cm、大于或约9.5mv/cm、大于或约10.0mv/cm、大于或约10.5mv/cm、大于或约11.0mv/cm、大于或约11.5mv/cm、大于或约12.0mv/cm、大于或约12.5mv/cm、或更高。因此，本技术可产生可被强化为复合层的氧化物膜，且产生经改性的氧化物层，其中中的任一者可抵抗在湿法蚀刻或其他移除工艺期间的变形和崩坏，且可实质上保持或被处理以改善电性能。
[0086]
在前述的说明中，用于说明的目的，为了提供理解本技术的各种实施例已说明各种细节。然而，对于本领域技术人员而言，一些实施例可在没有某些的这些细节或带有额外的细节下执行会是显而易见的。
[0087]
已经公开数个实施例，本领域的熟习技艺者将认知到在不背离实施例的精神下可使用各种改性、替代建构、及等效物。此外，没有说明数个的广为人知的处理和元件，以避免不必要地混淆本技术。因此，上方的说明不应被当作限制本技术的范围。此外，方法或处理可被说明为依序或照步骤的，但将理解到操作可同时地执行，或不同于表列的顺序执行。
[0088]
除非上下文清楚地指明并非如此，在提供数值的范围处，理解到在此范围的上限和下限之间的每一个中间值，至下限的单位的最小分段，也被明确地公开。在任何指明值之间或指明范围中的未指明中间值之间的任何较窄范围及在指明范围中的任何其他指明或
中间值被涵盖。这些较小范围的上限和下限可独立地被包括或被排除在此范围中，并且在包括在较小范围中的限值两者、非限值中的任一者、限值中的任一者的每一个范围也被涵盖在本技术中，取决于在指明范围中的任何明确排除限值。于指明的范围包括限值的一者或两者处，排除这些被包括限值中的任一者或两者的范围也被包括。
[0089]
在此使用及在所附权利要求书中，单数形式的“一(a)”、“一(an)”和“所述”包括复数的参考词，除非在上下文中清楚地述明并非如此。因此，例如，参照“一前驱物”包括多个此种前驱物，且参照“所述层”包括参照一个或多个层及本领域技术人员所知的其等效物，诸如此类。
[0090]
又，字词“包括(comprise(s))”、“包括(comprising)”、“含有(contain(s))”、“含有(containing)”、“包括(include(s))”、及“包括(including)”，当在本说明书及所附的权利要求书中使用时，意于阐明所指明特征、整体、部件、或操作的存在，但其不排除一个或多个其他特征、整体、部件、操作、动作、或群组的存在或添加。