沟道预充电方法、编程方法、装置及系统与流程

1.本技术涉及存储技术领域，特别涉及一种沟道预充电方法、编程方法、装置及系统。


背景技术：

2.三维(3-dimension，3d)存储器通常包括多个阵列排布的存储串，每个存储串包括多个串联的存储单元。该多个存储串中，位于同一层的各个存储单元与同一根字线(word line，wl)连接。
3.在对选定存储单元进行编程(即写入数据)时，需要向选定存储单元所连接的选定wl加载编程电压，以使选定存储单元的沟道中的电子隧穿至浮栅。但是，该编程电压会使得与选定wl连接的去选存储单元中也产生电子隧穿，导致影响后续对该去选存储单元的编程或者数据读取。也即是，在对选定存储单元进行编程时，与选定wl连接的去选存储单元将受到编程干扰。
4.为了降低编程干扰，可以在向选定wl加载编程电压之前，向选定wl连接的去选存储单元的沟道加载预充电电压，以降低去选存储单元的沟道中的电子数量。由此，在对选定存储单元进行编程时，可有效降低去选存储单元中产生电子隧穿的概率，从而能够抑制编程干扰。但是，上述通过加载预充电电压以对沟道进行预充电的方法的灵活性较低。


技术实现要素：

5.本技术提供了一种沟道预充电方法、编程方法、装置及系统，可以解决相关技术中的预充电方法的灵活性较低的技术问题。所述技术方案如下：
6.一方面，提供了一种沟道预充电方法，所述方法包括：
7.在对第一字线连接的选定存储单元进行编程之前的预充电阶段，采用第一预充电方式对去选存储串的沟道进行预充电；
8.在对第二字线连接的选定存储单元进行编程之前的预充电阶段，采用第二预充电方式对去选存储串的沟道进行预充电，所述第二字线与所述第一字线不同；
9.其中，对所述第二字线连接的选定存储单元进行编程产生的编程干扰的严重程度，大于对所述第一字线连接的选定存储单元进行编程产生的编程干扰的严重程度；所述第二预充电方式的预充电效果优于所述第一预充电方式的预充电效果。
10.可选地，所述第一预充电方式和所述第二预充电方式采用不同的预充电模式；其中，所述第一预充电方式采用的预充电模式包括：导通去选存储串中的第一目标选择管，并通过所述第一目标选择管向去选存储串的沟道加载预充电电压，所述第一目标选择管为上选择管或下选择管；
11.所述第二预充电方式采用的预充电模式包括：向去选存储串中的第二目标选择管加载偏置电压，以使所述第二目标选择管产生栅致漏极漏电(gate-induced drain leakage，gidl)，所述第二目标选择管包括上选择管和下选择管中的至少一个。
12.可选地，所述第一预充电方式和所述第二预充电方式采用相同的预充电模式，且所述第二预充电方式的预充电时长大于所述第一预充电方式的预充电时长。
13.可选地，所述第一预充电方式和所述第二预充电方式采用的预充电模式包括：导通去选存储串中的第一目标选择管，并通过所述第一目标选择管向去选存储串的沟道加载预充电电压，所述第一目标选择管为上选择管或下选择管；
14.或者，向去选存储串中的第二目标选择管加载偏置电压，以使所述第二目标选择管产生gidl，所述第二目标选择管包括上选择管和下选择管中的至少一个。
15.可选地，对所述第二字线进行编程的阶段，在对所述第一字线进行编程的阶段之后执行。
16.可选地，所述方法还包括：在对第三字线连接的选定存储单元进行编程之前的预充电阶段，采用第三预充电方式对去选存储串的沟道进行预充电，所述第三字线与所述第一字线不同，且与所述第二字线不同；
17.其中，对所述第三字线连接的选定存储单元进行编程产生的编程干扰的严重程度，大于对目标字线连接的选定存储单元进行编程产生的编程干扰的严重程度，所述目标字线为所述第一字线或所述第二字线；
18.所述第三预充电方式与目标预充电方式采用相同的预充电模式，且所述第三预充电方式的预充电时长大于所述目标预充电方式的预充电时长，所述目标预充电方式是对所述目标字线连接的选定存储单元进行编程之前的预充电阶段采用的预充电方式。
19.另一方面，提供了一种存储器的编程方法，所述编程方法包括：
20.采用如上述方面提供的预充电方法对所述存储器中的去选存储串的沟道进行预充电；以及，在所述预充电方法中的每个预充电阶段之后的编程阶段，对所述存储器中的选定存储单元进行编程。
21.又一方面，提供了一种沟道预充电装置，所述装置包括：
22.第一预充电模块，用于在对第一字线连接的选定存储单元进行编程之前的预充电阶段，采用第一预充电方式对去选存储串的沟道进行预充电；
23.第二预充电模块，用于在对第二字线连接的选定存储单元进行编程之前的预充电阶段，采用第二预充电方式对去选存储串的沟道进行预充电，所述第二字线与所述第一字线不同；
24.其中，对所述第二字线连接的选定存储单元进行编程产生的编程干扰的严重程度，大于对所述第一字线连接的选定存储单元进行编程产生的编程干扰的严重程度；所述第二预充电方式的预充电效果优于所述第一预充电方式的预充电效果。
25.可选地，所述第一预充电方式和所述第二预充电方式采用不同的预充电模式；其中，所述第一预充电方式采用的预充电模式包括：导通去选存储串中的第一目标选择管，并通过所述第一目标选择管向去选存储串的沟道加载预充电电压，所述第一目标选择管为上选择管或下选择管；
26.所述第二预充电方式采用的预充电模式包括：向去选存储串中的第二目标选择管加载偏置电压，以使所述第二目标选择管产生gidl，所述第二目标选择管包括上选择管和下选择管中的至少一个。
27.可选地，所述第一预充电方式和所述第二预充电方式采用相同的预充电模式，且
所述第二预充电方式的预充电时长大于所述第一预充电方式的预充电时长。
28.可选地，所述第一预充电方式和所述第二预充电方式采用的预充电模式包括：导通去选存储串中的第一目标选择管，并通过所述第一目标选择管向去选存储串的沟道加载预充电电压，所述第一目标选择管为上选择管或下选择管；
29.或者，向去选存储串中的第二目标选择管加载偏置电压，以使所述第二目标选择管产生gidl，所述第二目标选择管包括上选择管和下选择管中的至少一个。
30.可选地，对所述第二字线进行编程的阶段，在对所述第一字线进行编程的阶段之后执行。
31.可选地，所述装置还包括：
32.第三预充电模块，用于在对第三字线连接的选定存储单元进行编程之前的预充电阶段，采用第三预充电方式对去选存储串的沟道进行预充电，所述第三字线与所述第一字线不同，且与所述第二字线不同；
33.其中，对所述第三字线连接的选定存储单元进行编程产生的编程干扰的严重程度，大于对目标字线连接的选定存储单元进行编程产生的编程干扰的严重程度，所述目标字线为所述第一字线或所述第二字线；
34.所述第三预充电方式与目标预充电方式采用相同的预充电模式，且所述第三预充电方式的预充电时长大于所述目标预充电方式的预充电时长，所述目标预充电方式是对所述目标字线连接的选定存储单元进行编程之前的预充电阶段采用的预充电方式。
35.再一方面，提供了一种存储器的编程装置，所述装置包括：预充电模块和编程模块；
36.所述预充电模块，用于采用如上述方面提供的预充电方法对所述存储器中的去选存储串的沟道进行预充电；
37.所述编程模块，用于在所述预充电方法中的每个预充电阶段之后的编程阶段，对所述存储器中的选定存储单元进行编程。
38.再一方面，提供了一种控制电路，所述控制电路包括可编程逻辑电路和/或程序指令，所述控制电路用于实现上述方面提供的沟道预充电方法或者存储器的编程方法。
39.再一方面，提供了一种计算机可读存储介质，所述计算机可读存储介质中存储有指令，所述指令在控制电路上运行时能够实现上述方面所述的沟道预充电方法或者存储器的编程方法。
40.再一方面，提供了一种存储器，所述存储器包括：存储阵列和控制电路，所述控制电路为上述方面所述的控制电路，或者，所述控制电路包括上述方面所述的沟道预充电装置或存储器的编程装置。
41.再一方面，提供了一种计算机程序产品，所述计算机程序产品中存储有指令，当其在控制电路上运行时，使得控制电路执行如上述方面所述的沟道预充电方法或者存储器的编程方法。
42.再一方面，提供了一种存储器系统，所述存储器系统包括：控制器，以及至少一个如上述方面所述的存储器。
43.本技术提供的技术方案可以包括以下有益效果：
44.本技术提供了一种沟道预充电方法、编程方法、装置及系统，本技术提供的方案在
向不同字线所连接的选定存储单元写入数据之前，能够采用不同的预充电方式对去选存储串的沟道进行预充电，从而有效提高了对沟道进行预充电的灵活性。并且，由于对编程干扰较为严重的字线，能够采用预充电效果更好的预充电方式，因此能够确保有效地抑制编程干扰。
附图说明
45.为了更清楚地说明本技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
46.图1是本技术实施例提供的一种3d存储器的结构示意图；
47.图2是本技术实施例提供的一种沟道预充电方法的流程图；
48.图3是本技术实施例提供的一种正向编程的示意图；
49.图4是本技术实施例提供的一种反向编程的示意图；
50.图5是本技术实施例提供的另一种沟道预充电方法的流程图；
51.图6是本技术实施例提供的一种正向编程时，每个编程循环的电压变化的示意图；
52.图7是本技术实施例提供的一种反向编程时，每个编程循环的电压变化的示意图；
53.图8是本技术实施例提供的一种采用第一预充电模式时，每个编程循环的电压变化的示意图；
54.图9是本技术实施例提供的一种预充电时长随编程干扰的严重程度变化的示意图；
55.图10是本技术实施例提供的一种正向编程时，各wl采用的预充电模式的示意图；
56.图11是本技术实施例提供的一种反向编程时，各wl采用的预充电模式的示意图；
57.图12是本技术实施例提供的一种预充电时长随编程循环变化的示意图；
58.图13是本技术实施例提供的一种存储器的编程方法的流程图；
59.图14是本技术实施例提供的一种沟道预充电装置的结构示意图；
60.图15是本技术实施例提供的一种存储器的编程装置的结构示意图；
61.图16是本技术实施例提供的一种存储器的结构示意图；
62.图17是本技术实施例提供的一种存储器系统的结构示意图。
具体实施方式
63.下面结合附图对本技术实施方式作进一步地详细描述。
64.在本技术实施例提供的沟道预充电方法可以应用于存储器。该存储器可以为3d存储器，例如可以是3d与非门闪存(nand flash)。
65.图1是本技术实施例的一种3d存储器的结构示意图。如图1所示，该3d存储器包括多个存储串(string)01，该多个存储串01沿平行于衬底的承载面(即图1中的xy平面)的方向排布。其中，每个存储串01包括多个(例如32个或者64个)串联的存储单元(memory cell)，该多个串联的存储单元沿垂直于衬底的承载面的方向(即图1中的方向z)排布。由此，该3d存储器包括的多个存储单元能够在衬底上形成三维阵列排布，从而形成存储阵列
(array)。
66.如图1所示，每个存储串01还包括与第一个存储单元的第一极连接的至少一个上选择管，以及与最后一个存储单元的第二极连接的至少一个下选择管。其中，上选择管也称为顶部选择栅(top select gate，tsg)或漏极选择管。下选择管也称为底部选择栅(bottom select gate，bsg)或源极选择管。
67.其中，每个tsg的栅极与漏极选择线(drain select line，dsl)连接，每个tsg的第二极与所属存储串中第一个存储单元的第一极连接，每个tsg的第一极与位线(bit line，bl)连接。每个bsg的栅极与源极选择线(source select line，ssl)连接，每个bsg的第一极与所属存储串中最后一个存储单元的第二极连接，每个bsg的第二极与源极线(source line，sl)连接。
68.可以理解的是，上文所述的第一极可以是指源极和漏极中的一极，第二极可以是指源极和漏极中的另一极。例如，第一极可以是指漏极，第二极可以是指源极。
69.从图1可以看出，该3d存储器包括沿方向x排布的n根bl：bl1至bln，沿方向y排布的x根dsl：dsl1至dslx，以及沿方向y排布的x根ssl：ssl1至sslx。其中，n和x均为大于1的整数。每根dsl与沿方向x排布的n个tsg的栅极连接，每根bl与沿方向y排布的x个tsg的第一极连接，每根ssl与沿方向x排布的n个bsg的栅极连接。并且，各个bsg的第二极与同一sl连接，因此该sl也称为阵列共源极(array common source，acs)。
70.继续参考图1，每个存储串01中的存储单元与其他存储串01中的存储单元共用一组wl。假设每个存储串01包括m个存储单元，则该3d存储器可以包括沿方向z排布的m根wl：wl1至wlm，该m为大于1的整数。其中，每根wl与位于同一层(即相对于衬底的承载面具有相同高度)的各个存储单元连接。或者，可以理解为：位于同一层的各个存储单元的控制栅，以及各个控制栅之间的栅极连接线构成一根wl。
71.根据存储单元所能够存储的数据的多少，可以将存储单元的类型划分为单层存储单元(single-level cell，slc)、双层存储单元(multi-level cell，mlc)、三层存储单元(trinary-level cell，tlc)和四层存储单元(trinary-level cell，qlc)等。其中，每个slc能够存储1比特(bit)数据，每个mlc能够存储2bit数据，每个tlc能够存储3bit数据，每个qlc能够存储4bit数据。在3d存储器中，位于同一层的各个存储单元中存储的数据可以组成k个存储页(page)。其中，k为每个存储单元所能够存储的数据的bit数。
72.从图1还可以看出，在每个存储串01中tsg和存储单元之间，以及bsg与存储单元之间还可以设置有虚拟存储单元(dummy cell)。虚拟存储单元通过伪字线(dummy word line，dwl)与其他存储串01中的虚拟存储单元互相连接。
73.在本技术实施例中，3d存储器中的存储单元011可以为浮栅场效应管或者电荷捕获(charge trap)型场效应管等能够存储数据场效应管。tsg和bsg可以为普通的场效应管，或者也可以为能够存储数据场效应管。其中，浮栅场效应管包括源极、漏极和两个栅极。该两个栅极均为导体，且该两个栅极中的一个为控制栅(control gate，cg)，另一个栅极为浮置栅极(floating gate，fg)，简称浮栅。该控制栅用于连接字线，该浮栅用于存储数据的单元。该电荷捕获型场效应管则包括源极、漏极、控制栅和电荷捕获层，该电荷捕获层是用于存储数据的单元，且该电荷捕获层由诸如氮化硅的绝缘材料制成。下文以浮栅场效应管为例，对存储单元的数据读写原理进行介绍。
74.在向存储单元中写入数据时，可以向浮栅场效应管的控制栅加载编程电压，以使得浮栅场效应管的沟道中的电子隧穿至浮栅。通过控制该编程电压的大小能够控制隧穿至浮栅的电子的数量，进而控制该浮栅场效应管的阈值电压vth的大小。通常，浮栅中存储的电荷量越高，浮栅场效应管的阈值电压vth越高。可以理解的是，浮栅场效应管的阈值电压vth不同时，控制该浮栅场效应管导通时所需加载在浮栅场效应管的控制栅的电压不同。因此，浮栅场效应管的阈值电压vth的大小即可反映其所存储的数据的内容。
75.在读取存储单元中存储的数据时，可以按照电压由小到大的顺序，向浮栅场效应管的控制栅逐步加载不同档位的读取电压。其中，在加载每种档位的读取电压后，可以检测该浮栅场效应管是否导通。由此，可以实现对浮栅场效应管的阈值电压vth的检测，进而实现对存储单元中存储的数据的读取。
76.应理解的是，在3d存储器中，每个存储串01中的各个存储单元的沟道能够依次连接，并形成垂直于衬底的柱状结构。为了便于说明，后文将一个存储串01对应的沟道称为存储串01的沟道，一个存储单元011对应的沟道称为存储单元011的沟道。
77.下文以图1中的存储单元u1为待编程的存储单元，即选定存储单元为例，对选定存储单元的编程过程进行介绍。该编程过程包括：
78.步骤s1、将选定存储串的沟道接地，并将去选存储串的沟道浮空。
79.其中，选定存储串是指选定存储单元所属的存储串，选定存储串之外的其他存储串即为去选存储串。在上述步骤s1中，可以将选定存储串中的tsg导通，将选定存储串中的bsg关断，并将该tsg所连接的bl接地，以使得选定存储串的沟道接地。并且，可以将去选存储串中的tsg和bsg均关断，以使得该去选存储串的沟道浮空。其中，选定存储串中的tsg所连接的bl可以称为选定(selected，sel)bl。
80.步骤s2、向选定存储单元所连接的wl加载编程电压v
pgm
，并向选定wl之外的其他wl(即去选wl)加载导通电压v
pass
。
81.参考图1，假设选定存储单元u1与wl1连接，因此wl1即为选定(sel)wl，该wl1上可以加载编程电压v
pgm
。wl2至wlm即为去选(unselected，unsel)wl，这些unsel wl上均可以加载导通电压v
pass
。该导通电压v
pass
用于将unsel wl所连接的去选存储单元均导通，以实现选定存储单元与sel bl连接。
82.可以理解的是，编程电压v
pgm
通常较高，因此可以使得选定存储单元的控制栅与沟道之间形成较大的电压差，进而使沟道中的电子隧穿至选定存储单元的浮栅，以实现数据的存储。并且，通过调整编程电压v
pgm
的大小，即可调节浮栅中存储的电子的数量，进而可以调节该选定存储单元的阈值电压vth。
83.由于导通电压v
pass
通常低于编程电压v
pgm
，因此unsel wl所连接的去选存储单元的控制栅与沟道之间的电压差相对较小，从而可以避免沟道中的电子隧穿至浮栅。而对于去选存储串中与sel wl连接的去选存储单元，由于该去选存储串的沟道浮空，因此sel wl连接的去选存储单元的控制栅与沟道之间的电压差也相对较小，也可以避免沟道中的电子隧穿至浮栅。也即是，在对选定存储单元编程时，unsel wl所连接的去选存储单元，以及sel wl连接的去选存储单元均不会被编程，即去选存储单元的编程被抑制。
84.但是，在对选定存储单元进行编程时，由于编程电压v
pgm
较高，sel wl连接的去选存储单元中还是不可避免的会产生少量电子的隧穿。由此，将导致该去选存储单元的阈值
电压vth发生偏移，进而导致影响后续对该去选存储单元的编程和数据读取。也即是，在对选定存储单元进行编程时，sel wl连接的去选存储单元将受到编程干扰。
85.为了降低编程干扰，可以在向sel wl加载编程电压之前，对该sel wl连接的去选存储串的沟道进行预充电，以抬升去选存储串的沟道的电势。基于此，在对该选定存储单元进行编程时，sel wl连接的去选存储单元的控制栅和沟道之间的压差较小，沟道中的电子难以隧穿至浮栅，从而能够有效抑制编程干扰。
86.相关技术中的预充电方法包括：在对选定存储单元进行编程之前，将去选存储串的tsg或bsg导通。然后，通过导通的选择管向去选存储串的沟道加载预充电电压，以使得沟道中的电子通过导通的选择管移出，从而抬升存储串的沟道的电势。但是，该预充电方法的灵活性较低。
87.图2是本技术实施例提供的一种沟道预充电方法的流程图，如图2所示，本技术实施例提供的方法包括：
88.步骤101、在对第一字线连接的选定存储单元进行编程之前的预充电阶段，采用第一预充电方式对去选存储串的沟道进行预充电。
89.其中，对第一字线连接的选定存储单元进行编程的阶段可以称为第一编程阶段。在该第一编程阶段中，可以向第一字线加载编程电压，以在第一字线连接的选定存储单元写入数据。可以理解的是，该第一字线即为sel wl。该步骤101中的去选存储串是指与第一字线连接的去选存储单元所属的存储串。
90.步骤102、在对第二字线连接的选定存储单元进行编程之前的预充电阶段，采用第二预充电方式对去选存储串的沟道进行预充电。
91.对第二字线连接的选定存储单元进行编程的阶段可以称为第二编程阶段。在该第二编程阶段中，可以向第二字线加载编程电压，以在该第二字线连接的选定存储单元中写入数据。其中，该第二字线与第一字线不同。该步骤102中的去选存储串是指与第二字线连接的去选存储单元所属的存储串。
92.在3d存储器中，对存储单元的编程是以存储页为单位进行的。也即是，每次可以对一根sel wl连接的至少一个选定存储单元进行编程，且可以按照预设的编程方向，依次遍历各根wl。参考图3，若编程方向为正向，即采用正向编程的方式进行编程，则可以按照从bsg到tsg的方向依次遍历各根wl。参考图4，若编程方向为反向，即采用反向编程的方式进行编程，则可以按照从tsg到bsg的方向依次遍历各根wl。相应的，上述第二字线可以是指在第一字线之前或者之后遍历到的sel wl。
93.在本技术实施例中，对第二字线连接的选定存储单元进行编程产生的编程干扰的严重程度，大于对第一字线连接的选定存储单元进行编程产生的编程干扰的严重程度。也即是，该第二编程阶段的编程干扰的严重程度，大于第一编程阶段的编程干扰的严重程度。并且，该第二预充电方式的预充电效果优于该第一预充电方式的预充电效果，以确保能够有效抑制第二编程阶段的编程干扰。
94.综上所述，本技术实施例提供的一种沟道预充电方法。该方法在向不同字线所连接的选定存储单元写入数据之前，能够采用不同的预充电方式对去选存储串的沟道进行预充电，从而有效提高了对沟道进行预充电的灵活性。并且，由于对于编程干扰较为严重的字线，能够采用预充电效果更好的预充电方式，因此能够确保有效地抑制编程干扰。
95.作为第一种可能的实现方式，上述第一预充电方式和第二预充电方式可以采用不同的预充电模式。其中，该第一预充电方式采用的预充电模式(下文称为第一预充电模式)可以包括：导通去选存储串中的第一目标选择管，并通过该第一目标选择管向去选存储串的沟道加载预充电电压。
96.其中，该第一目标选择管为tsg或bsg。该预充电电压可以使得去选存储串的沟道中的电子通过导通的第一目标选择管迁移出沟道，从而有效减少去选存储串的沟道中的电子数量，进而抬升去选存储串的沟道的电势。
97.该第二预充电方式采用的预充电模式(下文称为第二预充电模式)可以包括：向去选存储串中的第二目标选择管加载偏置电压，以使该第二目标选择管发生带间隧穿(band to band tunneling)，并产生gidl。其中，该第二目标选择管包括tsg和bsg中的至少一个。
98.该gidl包括电子空穴对。该电子空穴对中的空穴能够传输至去选存储串的沟道，并与沟道中的电子复合，从而抬升沟道的电势。该电子空穴对中的电子则可以通过第二目标选择管迁移出去选存储串。
99.在该第一预充电模式，若3d存储器的编程方向为正向，则可以导通去选存储串的tsg，并向该tsg连接的bl加载预充电电压。该预充电电压可以通过导通的tsg加载至去选存储串的沟道，使得去选存储串的沟道中的电子迁移至bl(即被bl吸收)，由此抬升去选存储串的沟道的电势。
100.若3d存储器的编程方向为反向编程，则可以导通去选存储串的bsg，并向sl加载预充电电压。该预充电电压可以通过导通的bsg加载至去选存储串的沟道，使得去选存储串的沟道中残留的电子迁移至sl(即被sl吸收)，由此抬升去选存储串的沟道的电势。
101.在该第二预充电模式中，若第二目标选择管包括tsg，则可以通过dsl向tsg的栅极加载第一偏置电压，并通过bl向tsg的第一极加载第二偏置电压。相应的，该tsg产生的gidl中的电子可以迁移至bl。若第二目标选择管包括bsg，则可以通过ssl向bsg的栅极加载第一偏置电压，并通过sl向bsg的第二极加载第二偏置电压。相应的，该bsg产生的gidl中的电子可以迁移至sl。
102.可以理解的是，为了使得第二目标选择管产生gidl，该第二偏置电压需高于第一偏置电压。例如，该第一偏置电压可以为0伏(v)，该第二偏置电压可以为2v至10v。可选地，该第二偏置单元与第一偏置电压的电压差可以大于或等于5v。
103.基于上述分析可知，第一预充电模式是通过将去选存储串的沟道中的电子迁移出去来抬升沟道电势的，第二预充电模式是通过向去选存储串的沟道传输空穴来抬升沟道电势的。由于电子的迁移率比空穴的迁移率高，因此该第一预充电模式所需的预充电时长更短，预充电的效率更高。
104.还可以理解的是，已完成编程的存储单元的阈值电压vth会较高，其沟道内大部分是空穴。若在对某一sel wl连接的选定存储单元执行编程操作时，大部分wl已完成遍历，即大部分unsel wl连接的存储单元已执行完编程操作，则去选存储串中已完成编程的存储单元的沟道中的空穴将会阻挡电子的传输。换言之，已完成编程的存储单元的沟道会将去选存储串的沟道切断。此时，若采用第一预充电模式向去选存储串的沟道加载预充电电压，则去选存储串的沟道中的电子将难以被迁移出去，进而无法实现较好的预充电效果。
105.由于第二预充电模式是通过传输空穴的方式来抬升去选存储串的沟道电势的，因
此即使去选存储串中已完成编程的存储单元的数量较多，也能够确保有效降低该去选存储串的沟道的电子的数量，进而确保达到较好的预充电效果。
106.在上述第一种可能的实现方式中，对于编程干扰相对较为轻微的第一编程阶段，由于采用了第一预充电模式对去选存储串的沟道进行预充电，因此可以在确保有效抑制编程干扰的前提下，进一步提升预充电的效率，进而提升编程效率。而对于编程干扰相对较为严重的第二编程阶段，由于采用了第二预充电模式对去选存储串的沟道进行预充电，因此可以确保能有效抑制该较为严重的编程干扰。
107.在第二种可能的实现方式中，上述第一预充电方式和第二预充电方式可以采用相同的预充电模式，且该第二预充电方式的预充电时长大于该第一预充电方式的预充电时长。
108.可以理解的是，预充电时长越长，对去选存储串的沟道的预充电效果越好。因此在本技术实施例中，通过使得第二预充电方式的预充电时长较长，可以确保能够有效抑制该第二编程阶段产生的较为严重的编程干扰。通过使得第一预充电方式的预充电时长较短，可以在确保有效抑制该第一编程阶段产生的编程干扰的前提下，尽量缩短预充电的时长，进而提升编程效率。
109.可选地，该第一预充电方式和第二预充电方式采用的预充电模式可以为上述第一预充电模式或第二预充电模式，此处不再赘述。
110.基于上述分析可知，上述第一种可能的实现方式和第二种可能的实现方式，均能够在确保有效抑制编程干扰的前提下，进一步提高预充电的效率，进而提升编程的效率。
111.图5是本技术实施例提供的另一种沟道预充电方法的流程图，如图5所示，本技术实施例提供的方法包括：
112.步骤201、在对第一字线连接的选定存储单元进行编程之前的第一预充电阶段，采用第一预充电方式对去选存储串的沟道进行预充电。
113.对第一字线连接的选定存储单元进行编程的阶段可以称为第一编程阶段。在该第一编程阶段中，可以向第一字线加载编程电压，以在该第一字线连接的选定存储单元中写入数据。该第一字线是指当前遍历到的sel wl。该第一预充电方式采用的第一预充电模式可以包括：导通去选存储串的第一目标选择管，并通过该第一目标选择管向去选存储串的沟道加载预充电电压。其中，第一目标选择管为tsg或bsg。
114.可以理解的是，对第一字线连接的选定存储单元进行编程的过程可以包括多个编程循环(loop)，每个编程循环至少可以包括：用于对沟道进行预充电的第一预充电阶段，以及用于向第一字线加载编程电压的第一编程阶段。其中，不同编程循环中的第一编程阶段加载的编程电压不同，且每个编程循环中的第一编程阶段可以在第一字线连接的一个或多个选定存储单元中写入数据。
115.图6是本技术实施例提供的一种正向编程时，每个编程循环的电压变化的示意图。图6中sel bl表示选定存储串连接的bl，unsel bl表示去选存储串连接的bl；sel tsg表示选定存储串的tsg，unsel tsg表示去选存储串的tsg；sel wl表示当前选定的wl，即第一字线，unsel wl表示除第一字线之外的其他wl。
116.若3d存储器的编程方向为正向，则如图6所示，在该第一预充电阶段中，可以向unsel tsg的栅极加载导通电压v
tsg
，以导通该unsel tsg。并且，可以向unsel tsg所连接的
unsel bl加载预充电电压v
bl-pre
，该预充电电压v
bl-pre
能够通过导通的unsel tsg加载至去选存储串的沟道，以抬升去选存储串的沟道的电势。其中，该导通电压v
tsg
可以为3v至5v，该预充电电压v
bl-pre
可以为0v至2.2v。
117.图7是本技术实施例提供的一种反向编程时，每个编程循环的电压变化的示意图。若3d存储器的编程方向为反向编程，则如图7所示，在该第一预充电阶段中，可以向去选存储串的bsg加载导通电压v
bsg
，以导通该bsg。并且，可以向sl加载预充电电压v
sl-pre
。该预充电电压v
sl-pre
可以通过导通的bsg加载至去选存储串的沟道，以抬升去选存储串的沟道的电势。其中，该导通电压v
bsg
可以为3v至5v，该预充电电压v
sl-pre
可以为0v至2.2v。
118.可选地，在每个编程循环的第一预充电阶段，除了可以对去选存储串的沟道进行预充电，还可以对选定存储串的沟道进行预充电。也即是，在该第一预充电阶段，可以对3d存储器中的各个存储串的沟道均进行预充电。
119.相应的，参考图6，在正向编程的第一预充电阶段中，还可以向sel tsg的栅极加载导通电压v
tsg
，以导通该sel tsg。并且，可以向sel tsg所连接的sel bl加载预充电电压v
bl-pre
，该预充电电压v
bl-pre
能够通过导通的sel tsg加载至选定存储串的沟道。
120.参考图7，在反向编程的第一预充电阶段中，可以向各个存储串的bsg的栅极均加载导通电压v
tsg
，以导通各个存储串的bsg。同时，可以向sl加载预充电电压v
bl-pre
，该预充电电压v
bl-pre
能够通过导通的bsg加载至各个存储串的沟道。
121.步骤202、在对第二字线连接的选定存储单元进行编程之前的第二预充电阶段，采用第二预充电方式对去选存储串的沟道进行预充电。
122.对第二字线连接的选定存储单元进行编程的阶段可以称为第二编程阶段。在该第二编程阶段中，可以向第二字线加载编程电压，以在该第二字线连接的选定存储单元中写入数据。该第二字线是指在第一字线之前或者之后遍历到的sel wl。该第二预充电方式采用的第二预充电模式可以包括：向去选存储串中的第二目标选择管加载偏置电压，以使该第二目标选择管产生gidl。该gidl中的空穴能够传输至去选存储串的沟道，以抬升沟道的电势。
123.可以理解的是，对第二字线连接的选定存储单元进行编程的过程也可以包括多个编程循环，每个编程循环至少可以包括：用于对沟道进行预充电的第二预充电阶段，以及用于向第二字线加载编程电压的第二编程阶段。其中，不同编程循环中的第二编程阶段加载的编程电压不同，且每个编程循环中的第二编程阶段可以在第二字线连接的一个或多个选定存储单元中写入数据。
124.示例的，假设第二目标选择管包括tsg和bsg。则参考图8，在第二预充电阶段中，可以向sel tsg的栅极和unsel tsg的栅极均加载第一偏置电压(图8以0v为例)，并向sel bl的第一极和unsel bl均加载第二偏置电压v
bl-bias
。同时，可以向各个bsg的栅极均加载第一偏置电压，并向sl加载第二偏置电压v
sl-bias
。由此，可以使得各个存储串的tsg和bsg均产生gidl，进而可以对存储器中的各个存储串的沟道均进行预充电。
125.如图6至图8所示，在每个编程循环的编程阶段中，可以向选定存储串的sel tsg的栅极加载偏置电压v
tsg-pgm
，以使得该sel tsg导通。在编程阶段中，还可以向sel wl加载编程电压v
pgm
，并向unsel wl加载导通电压v
pass
。并且，为了抑制对去选存储串的编程，还可以向unsel tsg所连接的unsel bl加载抑制电压v
bl-inhibit
。
126.步骤203、在对第三字线连接的选定存储单元进行编程之前的预充电阶段，采用第三预充电方式对去选存储串的沟道进行预充电。
127.对第三字线连接的选定存储单元进行编程的阶段可以称为第三编程阶段。在该第三编程阶段中，可以向第三字线加载编程电压，以在该第三字线连接的选定存储单元中写入数据。该第三字线是指在第二字线之前或者之后遍历到的sel wl。其中，该第三预充电方式采用的预充电模式与目标预充电方式采用的预充电模式相同，该目标预充电方式为上述第一预充电方式或第二预充电方式。并且，该第三预充电方式的预充电时长大于该目标预充电方式的预充电时长。
128.可以理解的是，对第三字线连接的选定存储单元进行编程的过程也可以包括多个编程循环，每个编程循环至少可以包括：用于对沟道进行预充电的第三预充电阶段，以及用于向第三字线加载编程电压的第三编程阶段。其中，不同编程循环中的第三编程阶段加载的编程电压不同，且每个编程循环中的第三编程阶段可以在第三字线连接的一个或多个选定存储单元中写入数据。
129.在本技术实施例中，该第二编程阶段产生的编程干扰的严重程度，大于第一编程阶段产生的编程干扰的严重程度。并且，第三编程阶段产生的编程干扰的严重程度，大于目标编程阶段产生的编程干扰的严重程度。该目标编程阶段为第一编程阶段或第二编程阶段，且上述目标预充电方式是指在该目标编程阶段之前的预充电阶段采用的预充电方式。
130.例如，若该目标编程阶段为第一编程阶段，则该第三预充电方式可以采用第一预充电模式，且该第三预充电阶段的时长大于第一预充电阶段的时长。若该目标编程阶段为第二编程阶段，则该第三预充电方式可以采用第二预充电模式，且该第三预充电阶段的时长大于第二预充电阶段的时长。
131.由于该第二预充电模式的预充电效果更好，因此在执行编程干扰相对较为严重的第二编程阶段之前，可以采用该第二预充电模式对去选存储串的沟道进行预充电，以确保能有效抑制编程干扰。而在执行编程干扰相对较为轻微的第一编程阶段之前，则可以采用第二预充电模式对去选存储串的沟道进行预充电，以降低预充电时长，进而减小编程循环的时长。
132.又由于预充电时长越长，对去选存储串的沟道的预充电效果越好。因此在本技术实施例中，预充电时长可以随着该编程阶段的编程干扰的严重程度的增加而增加。基于此，在执行会造成较为严重的编程干扰的第三编程阶段之前，可以对去选存储串的沟道进行较长时间的预充电，以确保能够有效抑制该编程干扰。而在执行编程干扰相对较为轻微的目标编程阶段之前，则可以对去选存储串的沟道进行较短时间的预充电，进而可以在确保有效抑制编程干扰的前提下，尽量缩短预充电的时长。其中，该预充电时长的变化范围可以为几微秒至几十微秒。
133.可选地，参考图9中的(a)，预充电时长可以随着编程干扰的严重程度的增加而阶梯式增加。也即是，可以将编程干扰的严重程度划分为若干档位，每个档位对应一种预充电时长。相应的，若在对部分wl编程时产生的编程干扰的严重程度不同，但均属于同一档位，则在对该部分wl所连接的去选存储串的沟道进行预充电时的预充电时长可以相同。
134.或者，参考图9中的(b)，预充电时长可以随着编程干扰的严重程度的增加而线性增加。也即是，每种程度的编程干扰均对应一种预充电时长。相应的，若在对任意两根wl编
程时产生的编程干扰的严重程度不同，则在对该两根wl所连接的去选存储串的沟道进行预充电时的预充电时长一定不同。
135.通常，随着已遍历的wl(也可以称为已编程的wl)的数量的增加，最新遍历到的sel wl中去选存储单元所属的去选存储串的沟道的电势会逐渐降低，由此导致编程干扰逐渐严重。也即是，编程干扰的严重程度会随着已编程的wl的数量的增加而增加。或者，可以理解为：越后编程的wl在编程阶段产生的编程干扰越严重。
136.因此，在本技术实施例中，在先编程的部分字线可以采用第二预充电模式对去选存储串的沟道进行预充电。在后编程的部分字线则可以采用第一预充电模式对去选存储串的沟道进行预充电。并且，对于采用相同预充电模式的两根字线，对在先编程的字线所连接的去选存储串的沟道进行预充电的时长可以较短，对在后编程的字线所连接的去选存储串的沟道进行预充电的时长可以较长。
137.相应的，上文所述的第一字线和第二字线可以沿3d存储器的编程方向依次排列。并且，目标字线和第三字线也可以沿该编程方向依次排列，该目标字线是指目标编程阶段对应的字线。也即是，该第一字线和第二字线按照由先到后的顺序依次被遍历，该目标字线和第三字线按照由先到后的顺序依次被遍历。或者可以理解为：该第二编程阶段在第一编程阶段之后执行，该第三编程阶段在目标编程阶段之后执行。
138.例如，假设该目标编程阶段为第二编程阶段，即该目标字线为第二字线，则该第一字线、第二字线和第三字线可以沿该编程方向依次排列，即该第一字线、第二字线和第三字线按照由先到后的顺序依次被遍历。或者可以理解为：该第一编程阶段、第二编程阶段和第三编程阶段可以按照由先到后的顺序依次执行。
139.下文结合附图对不同字线采用的预充电模式进行介绍。对于正向编程的场景，参考图10中的(a)，在对靠近sl的部分wl所连接的选定存储单元进行编程之前，可以采用第一预充电模式对去选存储串的沟道进行预充电。例如，通过bl向去选存储串的沟道加载预充电电压。在对靠近bl的部分wl所连接的选定存储单元执行编程操作时，则可以采用第二预充电模式对沟道进行预充电。图10中的每个矩形框可以表示一根或多根wl所连接的存储单元。
140.对于反向编程的场景，参考图11中的(a)，在对靠近bl的部分wl所连接的选定存储单元进行编程之前，可以采用第一预充电模式对沟道进行预充电。例如，通过sl向沟道加载预充电电压。在对靠近sl的部分wl所连接的选定存储单元执行编程操作时，则可以采用第二预充电模式对沟道进行预充电。
141.应理解的是，编程干扰的严重程度随已编程的wl的数量的增加而增加只是一种可能的场景。在其他场景中，编程干扰的严重程度还可能按照其他规律变化。对于其他场景，则可以预先通过测试的方式确定出会产生较为严重的编程干扰的部分wl。在对该部分wl所连接的选定存储单元进行编程之前，采用第二预充电模式对去选存储串的沟道进行预充电，和/或，对去选存储串的沟道进行较长时间的预充电。相应的，上文所述的第一字线和第三字线可以是测试出的编程干扰相对较为严重的wl，而第一字线则是测试出的编程干扰相对轻微的wl。
142.示例的，参考图10中的(b)和图11中的(b)，若测试出的编程干扰较为严重的wl位于一组wl的中间，则可以在对中间的部分wl所连接的选定存储单元进行编程之前，采用第
二预充电模式对沟道进行预充电。或者，参考图10中的(c)，在正向编程的场景，若测试出的编程干扰较为严重的wl位于靠近sl的一侧，则可以在对靠近sl的部分wl所连接的选定存储单元进行编程之前，采用第二预充电模式对沟道进行预充电。又或者，参考图11中的(c)，在反向编程的场景，若测试出的编程干扰较为严重的wl位于靠近bl的一侧，则可以在对靠近bl的部分wl所连接的选定存储单元进行编程之前，采用第二预充电模式对沟道进行预充电。
143.可选地，如前文所述，对每根wl连接的选定存储单元进行编程的过程可以包括多个编程循环，该多个编程循环中的编程阶段加载的编程电压依次增大。由于通常情况下，编程电压越高，编程干扰越严重，因此编程循环中预充电阶段的时长(即预充电时长)也可以随着编程循环的增加而逐渐增加。
144.示例的，参考图12中的(a)，预充电时长可以随着编程循环的增加而阶梯式增加。或者，参考图12中的(b)，预充电时长可以随着编程循环的增加而线性增加。
145.综上所述，本技术实施例提供了一种沟道预充电方法。该方法在向不同字线所连接的选定存储单元写入数据之前，能够采用不同的预充电方式对去选存储串的沟道进行预充电，从而有效提高了对沟道进行预充电的灵活性。并且，由于对于编程干扰较为严重的字线，能够采用预充电效果更好的预充电方式，因此能够确保有效地抑制编程干扰。
146.图13是本技术实施例提供的一种存储器的编程方的流程图，如图13所示，该方法包括：
147.步骤301、采用预充电方法对存储器中的去选存储串的沟道进行预充电。
148.该预充电方法的实现过程可以参考上述图2或图5所示实施例的相关描述，此处不再赘述。
149.步骤302、在该预充电方法中的每个预充电阶段之后的编程阶段，对存储器中的选定存储单元进行编程。
150.在该编程阶段中，可以向选定存储单元所连接的wl(即sel wl)加载编程电压，从而在该选定存储单元中写入数据。
151.可以理解的是，对每根wl连接的选定存储单元进行编程的过程可以包括多个编程循环，每个编程循环均包括预充电阶段和编程阶段。该多个编程循环中的编程阶段加载的编程电压依次增大。
152.图14是本技术实施例提供的一种沟道预充电装置的结构示意图，该装置可以用于实现图2或图5所示实施例提供的沟道预充电方法。如图14所示，该装置包括：
153.第一预充电模块401，用于在对第一字线连接的选定存储单元进行编程之前的预充电阶段，采用第一预充电方式对去选存储串的沟道进行预充电。
154.第二预充电模块402，用于在对第二字线连接的选定存储单元进行编程之前的预充电阶段，采用第二预充电方式对去选存储串的沟道进行预充电，该第二字线与该第一字线不同。
155.其中，对第二字线连接的选定存储单元进行编程产生的编程干扰的严重程度，大于对第一字线连接的选定存储单元进行编程产生的编程干扰的严重程度；该第二预充电方式的预充电效果优于该第一预充电方式的预充电效果。
156.可选地，该第一预充电方式和该第二预充电方式可以采用不同的预充电模式；其
中，该第一预充电方式采用的预充电模式包括：导通去选存储串中的第一目标选择管，并通过该第一目标选择管向去选存储串的沟道加载预充电电压，该第一目标选择管为上选择管或下选择管；
157.该第二预充电方式采用的预充电模式包括：向去选存储串中的第二目标选择管加载偏置电压，以使该第二目标选择管产生gidl，该第二目标选择管包括上选择管和下选择管中的至少一个。
158.可选地，该第一预充电方式和该第二预充电方式可以采用相同的预充电模式，且该第二预充电方式的预充电时长大于该第一预充电方式的预充电时长。
159.可选地，该第一预充电方式和该第二预充电方式采用的预充电模式包括：
160.导通去选存储串中的第一目标选择管，并通过该第一目标选择管向去选存储串的沟道加载预充电电压，该第一目标选择管为上选择管或下选择管；
161.或者，向去选存储串中的第二目标选择管加载偏置电压，以使该第二目标选择管产生gidl，该第二目标选择管包括上选择管和下选择管中的至少一个。
162.可选地，对第二字线进行编程的阶段，在对第一字线进行编程的阶段之后执行。
163.继续参考图14，该装置还可以包括：
164.第三预充电模块403，用于在对第三字线连接的选定存储单元进行编程之前的预充电阶段，采用第三预充电方式对去选存储串的沟道进行预充电，该第三字线与该第一字线不同，且与该第二字线不同。
165.其中，对该第三字线连接的选定存储单元进行编程产生的编程干扰的严重程度，大于对目标字线连接的选定存储单元进行编程产生的编程干扰的严重程度，该目标字线为第一字线或第二字线；该第三预充电方式与目标预充电方式采用相同的预充电模式，且该第三预充电方式的预充电时长大于目标预充电方式的预充电时长，该目标预充电方式是对目标字线连接的选定存储单元进行编程之前的预充电阶段采用的预充电方式。
166.可选地，该对目标字线进行编程的阶段，在对第一字线进行编程的阶段之后执行。也即是，第三编程阶段在目标编程阶段之后执行。
167.综上所述，本技术实施例提供的一种沟道预充电装置。该装置在向不同字线所连接的选定存储单元写入数据之前，能够采用不同的预充电方式对去选存储串的沟道进行预充电，从而有效提高了对沟道进行预充电的灵活性。并且，由于对于编程干扰较为严重的字线，能够采用预充电效果更好的预充电方式，因此能够确保有效地抑制编程干扰。
168.图15是本技术实施例提供的一种存储器的编程装置的结构示意图，该装置可以用于实现图13所示实施例提供的编程方法。如图15所示，该装置包括：预充电模块501和编程模块502；
169.该预充电模块501，用于采用上述方法实施例提供的预充电方法对存储器中的去选存储串的沟道进行预充电。
170.该编程模块502，用于在该预充电方法中的每个预充电阶段之后的编程阶段，对该存储器中的选定存储单元进行编程。
171.所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的沟道预充电装置、存储器的编程装置以及每个装置中各个模块的具体工作过程，均可以参考前述方法实施例中的相关描述，在此不再赘述。
172.本技术实施例提供了一种控制电路，该控制电路包括可编程逻辑电路和/或程序指令，该控制电路可以用于实现本技术前述实施例提供的沟道预充电方法或存储器的编程方法。
173.本技术实施例提供一种计算机可读存储介质，该计算机可读存储介质中存储有指令，该指令在控制电路中运行时，使得控制电路实现本技术前述实施例提供的沟道预充电方法或存储器的编程方法。
174.图16是本技术实施例提供的一种存储器的结构示意图。如图16所示，该存储器包括：存储阵列001，以及控制电路002。该存储阵列001包括多个存储串。其中，该控制电路002可以为前述实施例提供的控制电路。或者，该控制电路可以包括前述实施例提供的沟道预充电装置，例如可以包括图14或图16所示的装置。又或者，该控制电路可以包括前述实施例提供的存储器的编程装置，例如可以包括图15所示的装置。
175.其中，该控制电路002也可以称为外围电路。如图16所示，该控制电路002可以包括电压发生器0021、控制逻辑电路0022、地址解码器0023、数据缓冲器0024和读写电路0025。
176.其中，电压发生器0021分别与控制逻辑电路0022和地址解码器0023连接，该电压发生器0021用于在控制逻辑电路0022的控制下生成各种电压。例如，生成擦除电压、编程电压、导通电压和读取电压等。
177.地址解码器0023可以通过行线rl与存储阵列001连接。该行线rl可以包括漏极选择线、字线、源极选择线和源极线。该地址解码器0023用于在控制逻辑电路0022的控制下，将电压发生器0021产生的电压施加至行线rl。例如，地址解码器0023可以对控制逻辑电路0022发送的地址进行解码，并基于解码得到的地址，将电压发生器0021产生的电压施加到相应的字线上。
178.该数据缓冲器0024分别与控制逻辑电路0022和读写电路0025连接。该数据缓冲器0024用于将接收到的控制信号和地址发送至控制逻辑电路0022，还用于将外部装置输入的数据data发送至读写电路0025，以及将从读写电路0025接收到的数据data输出至外部装置。
179.该读写电路0025还分别与控制逻辑电路0022和各条位线(例如bl1至bln)连接。该读写电路0025用于在控制逻辑电路0022的控制下操作。其中，在编程操作期间，读写电路0025可以在控制逻辑电路0022的控制下，基于数据缓冲器0024发送的数据data向各条位线施加电压。在读取操作期间，读写电路0025可以在控制逻辑电路0022的控制下，通过位线从存储阵列001中读取数据data，并且将读取的数据data输出至数据缓冲器0024。
180.本技术实施例还提供了一种存储器系统，如图17所示，该存储器系统包括至少一个存储器100，以及与该至少一个存储器100连接的控制器200。例如，图17中示出了多个存储器100。其中，每个存储器100均可以为上述实施例提供的存储器。该控制器200也可以称为存储器控制器，每个存储器100也可以称为存储芯片。
181.可选地，如图17所示，该控制器200可以通过主机接口与主机连接。
182.在本技术中，术语“第一”和“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。术语“至少一个”是指一个或多个，术语“多个”指两个或两个以上，除非另有明确的限定。
183.本技术中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种
关系，例如，a和/或b，可以表示：单独存在a，同时存在a和b，单独存在b这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
184.以上所述仅为本技术的示例性实施例，并不用以限制本技术，本技术的保护范围应以权利要求的保护范围为准。