1.本发明涉及集成芯片
技术领域：
：，更具体地，涉及一种集成电路芯片高精度稳压电源电路。
背景技术：
：：2.在设计芯片时，由于输入电压较高，而在芯片内部需要能产生一个较低的稳定电压源，其要求同时满足芯片大部分低压电路的供电。但现有稳压电源电路无法同时保证电压基准的高精度性与稳定性。技术实现要素：3.本发明的目的在于提供了一种集成电路芯片高精度稳压电源电路，以解决
背景技术：
：中存在的现有稳压电源电路无法同时保证电压基准的高精度性与稳定性的问题。4.作为本发明的第一个方面，提供一种集成电路芯片高精度稳压电源电路，包括高压电源模块、功率输出模块、por启动模块、初级分压模块、参考电压驱动模块以及电压基准模块，其中，所述参考电压驱动模块包括一级参考电压驱动模块和二级参考电压驱动模块，所述高压电源模块、por启动模块、初级分压模块、一级参考电压驱动模块以及二级参考电压驱动模块均连接芯片外部高压vdd输入端口，所述高压电源模块还通过所述功率输出模块与所述por启动模块连接，所述初级分压模块、一级参考电压驱动模块、电压基准模块、二级参考电压驱动模块以及功率输出模块依次连接，所述初级分压模块、一级参考电压驱动模块、电压基准模块以及二级参考电压驱动模块均与所述por启动模块连接，所述功率输出模块还连接芯片低压mos电路；其中，所述por启动模块包括三种模式，分为启动模式、工作模式以及睡眠模式；启动模式：所述por启动模块检测从所述芯片外部高压vdd输入端口输入的高压电源vdd，当检测到所述高压电源vdd从0v上电启动时，产生所述por启动模块的上电信号，所述por启动模块开始启动；然后所述por启动模块继续检测所述高压电源vdd，在所述高压电源vdd达到额定值后，所述por启动模块上电完成，所述por启动模块进入稳定状态；工作模式：所述por启动模块进入稳定状态后开始工作模式，向所述功率输出模块输出vdd启动信号；所述功率输出模块接收到所述vdd启动信号后，从所述二级参考电压驱动模块获取稳定电压源，并将所述稳定电压源分别输出至所述por启动模块和所述芯片低压mos电路；睡眠模式：所述por启动模块在检测到所述高压电源vdd低于预设最低工作电压后，输出sleep信号分别至所述功率输出模块、初级分压模块、一级参考电压驱动模块、电压基准模块以及二级参考电压驱动模块，所述功率输出模块、初级分压模块、一级参考电压驱动模块、电压基准模块以及二级参考电压驱动模块均处于sleep模式，此时，稳定电压源电路将关闭，所述功率输出模块接收所述高压电源模块输入的弱驱动电压源，并将所述弱驱动电压源输出至所述por启动模块，以保证所述por启动模块能够产生正常的上电信号。5.进一步地，所述高压电源模块包括第一pmos管pm1、第二pmos管pm2、第三pmos管pm3、第四pmos管pm4、负载电阻r0、第一电容c1以及第一齐纳二极管d1，其中，所述第一pmos管pm1的栅极和第三pmos管pm3的栅极连接，所述第一pmos管pm2的栅极和第三pmos管pm4的栅极连接，所述第一pmos管pm1的漏极和第三pmos管pm3的漏极均连接所述芯片外部高压vdd输入端口，所述第一pmos管pm1的源极和第二pmos管pm2的漏极连接，所述第二pmos管pm2的源极连接所述负载电阻r0的一端，所述负载电阻r0的另一端分别连接第一电容c1的一端和第一齐纳二极管d1的正极，所述第三pmos管pm3的源极和第四pmos管pm4的漏极连接，所述第四pmos管pm4的源极分别连接第一电容c1的另一端和第一齐纳二极管d1的负极；所述高压电源模块用于将从所述芯片外部高压vdd输入端口输入的高压电源vdd转换为一个弱驱动电压源。6.进一步地，所述功率输出模块包括第五pmos管pm5、第六pmos管pm6、第二电容c2以及反相器i1，所述第五pmos管pm5的源极和第六pmos管pm6的源极均接所述弱驱动电压源，所述第五pmos管pm5的栅极分别连接por启动信号和所述反相器i1的输入端，所述por启动信号包括所述vdd启动信号和sleep信号，所述第五pmos管pm5的漏极分别连接第六pmos管pm6的源极和所述第二电容c2，所述第六pmos管pm6的栅极连接所述反相器i1的输出端，所述第六pmos管pm6的漏极接所述稳定电压源。7.进一步地，所述初级分压模块包括第一nmos管nm1、第二nmos管nm2、第一电阻r1、第二电阻r2、第三电阻r3、第四电阻r4、第三电容c3以及第二齐纳二极管d2，所述第一电阻r1的一端接所述芯片外部高压vdd输入端口，所述第一电阻r1的另一端分别连接第二电阻r2的一端、第一nmos管nm1的漏极、第三电容c3的一端以及第二齐纳二极管d2的负极，第二电阻r2的另一端分别连接所述第三电阻r3的一端和第一nmos管nm1的栅极，所述第三电阻r3的另一端连接第四电阻r4的一端，第四电阻r4的另一端分别连接所述第二nmos管nm2的源极、第三电容c3的另一端以及第二齐纳二极管d2的正极，第一nmos管nm1的源极连接所述第二nmos管nm2的漏极，所述第二nmos管nm2的栅极接所述sleep信号。8.进一步地，所述一级参考电压驱动模块与二级参考电压驱动模块的结构相同，所述一级参考电压驱动模块或二级参考电压驱动模块包括第三nmos管nm3、第四nmos管nm4、第五nmos管nm5、第六nmos管nm6、第七pmos管pm7、第八pmos管pm8、第九pmos管pm9、第五电阻r5、第六电阻r6、第四电容c4以及第三齐纳二极管d3，所述第三nmos管nm3的栅极和第五nmos管nm5的栅极均接外部输入的电压信号，电压信号包括低压参考信号和基准电压信号，所述一级参考电压驱动模块的第三nmos管nm3的栅极和第五nmos管nm5的栅极均接所述初级分压模块输入的所述低压参考信号，所述二级参考电压驱动模块的第三nmos管nm3的栅极和第五nmos管nm5的栅极均接所述电压基准模块输入的所述基准电压信号，所述第三nmos管nm3的漏极分别连接所述第七pmos管pm7的源极和第九pmos管pm9的栅极，所述第三nmos管nm3的源极分别连接所述第五nmos管nm5的漏极和第四nmos管nm4的源极，所述第五nmos管nm5的源极分别连接第六nmos管nm6的漏极和第六电阻r6的一端，所述第六nmos管nm6的栅极接所述sleep信号，第六nmos管nm6的源极接地，所述第七pmos管pm7的漏极、第八pmos管pm8的漏极以及第九pmos管pm9的漏极均接所述芯片外部高压vdd输入端口，第八pmos管pm8的源极分别连接所述第七pmos管pm7的栅极、第八pmos管pm8的栅极以及第四nmos管nm4的漏极，第四nmos管nm4的栅极分别连接第五电阻r5的一端和第六电阻r6的另一端，第五电阻r5的另一端分别连接所述第九pmos管pm9的源极、第三齐纳二极管d3的负极以及第四电容c4的一端，第三齐纳二极管d3的正极和第四电容c4的另一端相连；其中，所述一级参考电压驱动模块输出3-6v电压至所述电压基准模块，所述电压基准模块输出1.2v基准电压信号至所述二级参考电压驱动模块，所述二级参考电压驱动模块输出所述稳定电压源至所述功率输出模块。9.进一步地，所述电压基准模块采用带隙基准电压源结构。10.进一步地，所述por启动模块包括第七电阻r7、第八电阻r8、第九电阻r9、第五电容c5、第六电容c6、第七电容c7、第七nmos管nm7、第八nmos管nm8、第九nmos管nm9、第十nmos管nm10、第十一nmos管nm11、第十二nmos管nm12、第十pmos管pm10、第十一pmos管pm11、第十二pmos管pm12以及第十三pmos管pm13，所述第七nmos管nm7的栅极接高压电源vdd上电完成信号，所述第七nmos管nm7的漏极分别连接所述第八电阻r8的一端和第九电阻r9的一端，所述第八电阻r8的另一端分别连接所述第七电阻r7的一端、第五电容c5的一端以及第八nmos管nm8的栅极，第七电阻r7的另一端连接所述芯片外部高压vdd输入端口，所述第七nmos管nm7的源极分别连接第九电阻r9的另一端和第五电容c5的另一端，所述第十pmos管pm10的漏极、第十一pmos管pm11的漏极、第十二pmos管pm12的漏极以及第十三pmos管pm13的漏极均接所述功率输出模块输入的弱驱动电压源或稳定电压源，所述第十pmos管pm10的源极分别连接所述第十nmos管nm10的漏极、第十nmos管nm10的栅极、第十一nmos管nm11的栅极、第十二nmos管nm12的栅极、第六电容c6的一端以及所述第九nmos管nm9的栅极，所述第十nmos管nm10的源极分别连接第六电容c6的另一端、第十一nmos管nm11的源极以及第十二nmos管nm12的源极，第十一pmos管pm11的栅极和第十二pmos管pm12的栅极连接，第十一pmos管pm11的源极连接第八nmos管nm8的漏极，第十二pmos管pm12的源极分别连接第九nmos管nm9的漏极、第七电容c7的一端以及第十三pmos管pm13的栅极，所述第八nmos管nm8的源极、第九nmos管nm9的源极以及第十一nmos管nm11的漏极三者相连，所述第十三pmos管pm13的源极分别连接所述第七电容c7的另一端和第十二nmos管nm12的漏极。11.本发明提供的集成电路芯片高精度稳压电源电路具有以下优点：（1）稳压内电源输出电压，可使用外部高压vdd作为输入，解决了芯片在使用高压输入电源时，内部所需高精度低压稳压源的设计问题；（2）多用途设计，一方面该电路可作为独立的pow高压电压源，用于芯片低压mos电路；另一方面，由于输出电源vdd1稳定性好，其电压信号的温度特性、电源抑制比均满足大部分电路对于基准的要求，能够作为芯片低压mos电路上电后的电压基准信号使用；（3）输出的稳定电压源vdd1的电压可调，根据二级参考电压驱动模块的电阻设置，可对输出稳定电压源进行灵活调整，以适应1.8v、3v、5v、6v等不同工艺需求；此外，可对电路进行进一步改进，通过加入逻辑控制的电阻串电路（二级参考电压驱动模块的电阻r5、r6）对该值进行修调，以满足更高的精度要求；（4）可使用sleep信号进入睡眠模式，整体静态功耗低于5uw，具备低功耗、环保节能的特点。附图说明12.附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。13.图1为本发明提供的集成电路芯片高精度稳压电源电路的原理框图。14.图2为本发明提供的高压电源模块的电路图。15.图3为本发明提供的功率输出模块的电路图。16.图4为本发明提供的初级分压模块的电路图。17.图5为本发明提供的参考电压驱动模块的电路图。18.图6为本发明提供的por启动模块的电路图。具体实施方式19.为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的集成电路芯片高精度稳压电源电路其具体实施方式、结构、特征及其功效，详细说明如后。显然，所描述的实施例为本发明的一部分实施例，而不是全部的实施例。基于本发明的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明的保护范围。20.需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包括，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。21.在本发明的解释中，需要说明的是，术语“安装”、“相连”、“连接”应做广义理解，除非是特殊标明。例如，连接可以是固定连接，也可以是通过特殊的接口连接，也可以是中间媒介间接相连。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。22.在本实施例中提供了一种集成电路芯片高精度稳压电源电路，如图1所示，所述集成电路芯片高精度稳压电源电路包括高压电源模块、功率输出模块、por启动模块、初级分压模块、参考电压驱动模块以及电压基准模块，其中，所述参考电压驱动模块包括一级参考电压驱动模块和二级参考电压驱动模块，所述高压电源模块、por启动模块、初级分压模块、一级参考电压驱动模块以及二级参考电压驱动模块均连接芯片外部高压vdd输入端口，所述高压电源模块还通过所述功率输出模块与所述por启动模块连接，所述初级分压模块、一级参考电压驱动模块、电压基准模块、二级参考电压驱动模块以及功率输出模块依次连接，所述初级分压模块、一级参考电压驱动模块、电压基准模块以及二级参考电压驱动模块均与所述por启动模块连接，所述功率输出模块还连接芯片低压mos电路；其中，所述por启动模块包括三种模式，分为启动模式、工作模式以及睡眠模式；启动模式：所述por启动模块检测从所述芯片外部高压vdd输入端口输入的高压电源vdd，当检测到所述高压电源vdd从0v上电启动时，产生所述por启动模块的上电信号，所述por启动模块开始启动；然后所述por启动模块继续检测所述高压电源vdd，在所述高压电源vdd达到额定值（设计20v，可通过电阻调整）后，所述por启动模块上电完成，所述por启动模块进入稳定状态；工作模式：在所述高压电源vdd在正常范围内时，所述por启动模块进入稳定状态后开始工作模式，向所述功率输出模块输出vdd启动信号；所述功率输出模块接收到所述vdd启动信号后，从所述二级参考电压驱动模块获取稳定电压源，并将所述稳定电压源分别输出至所述por启动模块和所述芯片低压mos电路，por启动模块输出稳定电压（设计4v，可通过电阻调整）；睡眠模式：所述por启动模块在检测到所述高压电源vdd低于预设最低工作电压后，输出sleep信号分别至所述功率输出模块、初级分压模块、一级参考电压驱动模块、电压基准模块以及二级参考电压驱动模块，所述功率输出模块、初级分压模块、一级参考电压驱动模块、电压基准模块以及二级参考电压驱动模块均处于sleep模式，此时，稳定电压源电路将关闭，所述芯片低压mos电路被关断，防止产生额外的待机功耗，所述功率输出模块接收所述高压电源模块输入的弱驱动电压源，并将所述弱驱动电压源输出至所述por启动模块，以保证所述por启动模块能够产生正常的上电信号；同时对后续电路（初级分压模块、一级参考电压驱动模块、电压基准模块、二级参考电压驱动模块）提供关断信号，静态功耗约为5uw。该sleep信号可关闭二级参考电压驱动模块。23.优选地，如图2所示，所述高压电源模块包括第一pmos管pm1、第二pmos管pm2、第三pmos管pm3、第四pmos管pm4、负载电阻r0、第一电容c1以及第一齐纳二极管d1，其中，所述第一pmos管pm1的栅极和第三pmos管pm3的栅极连接，所述第一pmos管pm2的栅极和第三pmos管pm4的栅极连接，所述第一pmos管pm1的漏极和第三pmos管pm3的漏极均连接所述芯片外部高压vdd输入端口，所述第一pmos管pm1的源极和第二pmos管pm2的漏极连接，所述第二pmos管pm2的源极连接所述负载电阻r0的一端，所述负载电阻r0的另一端分别连接第一电容c1的一端和第一齐纳二极管d1的正极，所述第三pmos管pm3的源极和第四pmos管pm4的漏极连接，所述第四pmos管pm4的源极分别连接第一电容c1的另一端和第一齐纳二极管d1的负极；所述高压电源模块用于将从所述芯片外部高压vdd输入端口输入的高压电源vdd转换为一个弱驱动电压源。24.具体地，高压电源模块主要负责提供一个相对稳定但驱动能力较弱的电源，负责在sleep模式（芯片进入待机睡眠状态所采用的低功耗模式）下，通过功率输出模块为por启动模块提供弱驱动电压源与上电参考点。此部分采用高压pmos电流镜与齐纳二极管保护，可在24v的范围内正常提供输出。在sleep模式下，较大的电阻r0保证了电流镜的损耗电流在可接受范围内（标准值200na），不会对芯片的待机功耗产生过大的负担。25.优选地，如图3所示，所述功率输出模块包括第五pmos管pm5、第六pmos管pm6、第二电容c2以及反相器i1，所述第五pmos管pm5的源极和第六pmos管pm6的源极均接所述弱驱动电压源，所述第五pmos管pm5的栅极分别连接por启动信号和所述反相器i1的输入端，所述por启动信号包括所述vdd启动信号和sleep信号，所述第五pmos管pm5的漏极分别连接第六pmos管pm6的源极和所述第二电容c2，所述第六pmos管pm6的栅极连接所述反相器i1的输出端，所述第六pmos管pm6的漏极接所述稳定电压源。26.具体地，功率输出模块负责对其最终输出的稳定电压源vdd1进行控制。27.功率输出模块从高压电源模块获得弱驱动电压源vdd-in，在sleep模式下，功率输出模块对por启动模块输出处理后的弱驱动电压源，以保证por启动模块能够产生正常的上电信号；而在工作状态下（功率输出模块接收到vdd启动信号时），功率输出模块将por启动模块和芯片低压mos电路切换为高驱动能力的稳定电压源vdd1，保证芯片低压mos电路能稳定工作。图3中稳定电压源vddstable即为所述二级参考电压驱动模块所输出的vref电压源（稳定电压源）。28.优选地，如图4所示，所述初级分压模块包括第一nmos管nm1、第二nmos管nm2、第一电阻r1、第二电阻r2、第三电阻r3、第四电阻r4、第三电容c3以及第二齐纳二极管d2，所述第一电阻r1的一端接所述芯片外部高压vdd输入端口，所述第一电阻r1的另一端分别连接第二电阻r2的一端、第一nmos管nm1的漏极、第三电容c3的一端以及第二齐纳二极管d2的负极，第二电阻r2的另一端分别连接所述第三电阻r3的一端和第一nmos管nm1的栅极，所述第三电阻r3的另一端连接第四电阻r4的一端，第四电阻r4的另一端分别连接所述第二nmos管nm2的源极、第三电容c3的另一端以及第二齐纳二极管d2的正极，第一nmos管nm1的源极连接所述第二nmos管nm2的漏极，所述第二nmos管nm2的栅极接所述sleep信号。29.具体地，所述初级分压模块采用较大电阻r1-r3和过压保护齐纳二极管d2作为一级参考电压驱动模块的启动电路以及电压基准模块的信号源，将高压电源vdd转换提取为输入低压mos管栅极（图5中的第三nmos管nm3的栅极和第五nmos管nm5的栅极）的平缓信号，作为低压参考信号（即图5中的电压信号输入）输入到一级参考电压驱动模块。同时，通过设置较大电阻r4来减小睡眠状态下的损耗电流。30.优选地，如图5所示，所述一级参考电压驱动模块与二级参考电压驱动模块的结构相同，所述一级参考电压驱动模块或二级参考电压驱动模块包括第三nmos管nm3、第四nmos管nm4、第五nmos管nm5、第六nmos管nm6、第七pmos管pm7、第八pmos管pm8、第九pmos管pm9、第五电阻r5、第六电阻r6、第四电容c4以及第三齐纳二极管d3，所述第三nmos管nm3的栅极和第五nmos管nm5的栅极均接外部输入的电压信号，电压信号包括低压参考信号和基准电压信号，所述一级参考电压驱动模块的第三nmos管nm3的栅极和第五nmos管nm5的栅极均接所述初级分压模块输入的所述低压参考信号，所述二级参考电压驱动模块的第三nmos管nm3的栅极和第五nmos管nm5的栅极均接所述电压基准模块输入的所述基准电压信号，所述第三nmos管nm3的漏极分别连接所述第七pmos管pm7的源极和第九pmos管pm9的栅极，所述第三nmos管nm3的源极分别连接所述第五nmos管nm5的漏极和第四nmos管nm4的源极，所述第五nmos管nm5的源极分别连接第六nmos管nm6的漏极和第六电阻r6的一端，所述第六nmos管nm6的栅极接所述sleep信号，第六nmos管nm6的源极接地，所述第七pmos管pm7的漏极、第八pmos管pm8的漏极以及第九pmos管pm9的漏极均接所述芯片外部高压vdd输入端口，第八pmos管pm8的源极分别连接所述第七pmos管pm7的栅极、第八pmos管pm8的栅极以及第四nmos管nm4的漏极，第四nmos管nm4的栅极分别连接第五电阻r5的一端和第六电阻r6的另一端，第五电阻r5的另一端分别连接所述第九pmos管pm9的源极、第三齐纳二极管d3的负极以及第四电容c4的一端，第三齐纳二极管d3的正极和第四电容c4的另一端相连；其中，所述一级参考电压驱动模块输出3-6v电压至所述电压基准模块，所述电压基准模块输出1.2v基准电压信号至所述二级参考电压驱动模块，所述二级参考电压驱动模块输出所述稳定电压源至所述功率输出模块。31.具体地，参考电压驱动模块采用对称的匹配mos管结构，通过镜像电流在电阻r5、r6上产生的分压作为输入给后一级的电源驱动。一级参考电压驱动模块与二级参考电压驱动模块的结构相同，均为图5所表示的电路结构。一级参考电压驱动模块的电压输出范围在3-6v，二级参考电压驱动模块的电压输出为稳定值（标准值4vvdd_stable）。二级参考电压驱动模块的输出电压范围可通过改变电阻r5、r6接入的阻值进行修调。32.优选地，所述电压基准模块采用带隙基准电压源结构，使用晶体管特性产生与电源无关的偏置，将前端口给予的不稳定的输入电源（指的是一级参考电压驱动模块输出的3-6v电压）转化为具备良好电源抑制比的1.2v基准信号，温度特性良好，电源抑制比60db以上。1.2v基准信号给到二级参考电压驱动模块，二级参考电压驱动模块输出稳定电压源vddstable。33.优选地，如图6所示，所述por启动模块包括第七电阻r7、第八电阻r8、第九电阻r9、第五电容c5、第六电容c6、第七电容c7、第七nmos管nm7、第八nmos管nm8、第九nmos管nm9、第十nmos管nm10、第十一nmos管nm11、第十二nmos管nm12、第十pmos管pm10、第十一pmos管pm11、第十二pmos管pm12以及第十三pmos管pm13，所述第七nmos管nm7的栅极接高压电源vdd上电完成信号，所述第七nmos管nm7的漏极分别连接所述第八电阻r8的一端和第九电阻r9的一端，所述第八电阻r8的另一端分别连接所述第七电阻r7的一端、第五电容c5的一端以及第八nmos管nm8的栅极，第七电阻r7的另一端连接所述芯片外部高压vdd输入端口，所述第七nmos管nm7的源极分别连接第九电阻r9的另一端和第五电容c5的另一端，所述第十pmos管pm10的漏极、第十一pmos管pm11的漏极、第十二pmos管pm12的漏极以及第十三pmos管pm13的漏极均接所述功率输出模块输入的弱驱动电压源或稳定电压源，所述第十pmos管pm10的源极分别连接所述第十nmos管nm10的漏极、第十nmos管nm10的栅极、第十一nmos管nm11的栅极、第十二nmos管nm12的栅极、第六电容c6的一端以及所述第九nmos管nm9的栅极，所述第十nmos管nm10的源极分别连接第六电容c6的另一端、第十一nmos管nm11的源极以及第十二nmos管nm12的源极，第十一pmos管pm11的栅极和第十二pmos管pm12的栅极连接，第十一pmos管pm11的源极连接第八nmos管nm8的漏极，第十二pmos管pm12的源极分别连接第九nmos管nm9的漏极、第七电容c7的一端以及第十三pmos管pm13的栅极，所述第八nmos管nm8的源极、第九nmos管nm9的源极以及第十一nmos管nm11的漏极三者相连，所述第十三pmos管pm13的源极分别连接所述第七电容c7的另一端和第十二nmos管nm12的漏极。34.具体地，所述por启动模块为通电复位启动模块。高压vdd输入信号在分压电阻（r7\8\9）的信号sign1，与sign2在该por启动模块中的比较器部分进行比较（图6中的两处vsign1和vsign2代表其线路相接，为输入到比较器的电压信号），得到por上电电压基准点，且最终得到por输出信号。在高压电源vdd到达额定电压后，高压vdd上电完成信号置0，所述por启动模块上电完成，por启动模块进入稳定状态。35.为满足大量芯片设计在低压工艺上的兼容性，以及考虑到高压电路在输出参数稳定性上的不足，本发明提供的集成电路芯片高精度稳压电源电路，减少了对高压器件的使用，仅在高压电源模块、一级参考电压驱动模块以及二级参考电压驱动模块中使用高压p/nmos作为耐压器件，而其余模块均在5v（标准值）的常规电压下工作，无需引入大量高压器件，能适用于不同工艺，具备良好的兼容能力。36.以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明,任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内,当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例,但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。当前第1页12当前第1页12
技术领域：
：，更具体地，涉及一种集成电路芯片高精度稳压电源电路。
背景技术：
：：2.在设计芯片时，由于输入电压较高，而在芯片内部需要能产生一个较低的稳定电压源，其要求同时满足芯片大部分低压电路的供电。但现有稳压电源电路无法同时保证电压基准的高精度性与稳定性。技术实现要素：3.本发明的目的在于提供了一种集成电路芯片高精度稳压电源电路，以解决
背景技术：
：中存在的现有稳压电源电路无法同时保证电压基准的高精度性与稳定性的问题。4.作为本发明的第一个方面，提供一种集成电路芯片高精度稳压电源电路，包括高压电源模块、功率输出模块、por启动模块、初级分压模块、参考电压驱动模块以及电压基准模块，其中，所述参考电压驱动模块包括一级参考电压驱动模块和二级参考电压驱动模块，所述高压电源模块、por启动模块、初级分压模块、一级参考电压驱动模块以及二级参考电压驱动模块均连接芯片外部高压vdd输入端口，所述高压电源模块还通过所述功率输出模块与所述por启动模块连接，所述初级分压模块、一级参考电压驱动模块、电压基准模块、二级参考电压驱动模块以及功率输出模块依次连接，所述初级分压模块、一级参考电压驱动模块、电压基准模块以及二级参考电压驱动模块均与所述por启动模块连接，所述功率输出模块还连接芯片低压mos电路；其中，所述por启动模块包括三种模式，分为启动模式、工作模式以及睡眠模式；启动模式：所述por启动模块检测从所述芯片外部高压vdd输入端口输入的高压电源vdd，当检测到所述高压电源vdd从0v上电启动时，产生所述por启动模块的上电信号，所述por启动模块开始启动；然后所述por启动模块继续检测所述高压电源vdd，在所述高压电源vdd达到额定值后，所述por启动模块上电完成，所述por启动模块进入稳定状态；工作模式：所述por启动模块进入稳定状态后开始工作模式，向所述功率输出模块输出vdd启动信号；所述功率输出模块接收到所述vdd启动信号后，从所述二级参考电压驱动模块获取稳定电压源，并将所述稳定电压源分别输出至所述por启动模块和所述芯片低压mos电路；睡眠模式：所述por启动模块在检测到所述高压电源vdd低于预设最低工作电压后，输出sleep信号分别至所述功率输出模块、初级分压模块、一级参考电压驱动模块、电压基准模块以及二级参考电压驱动模块，所述功率输出模块、初级分压模块、一级参考电压驱动模块、电压基准模块以及二级参考电压驱动模块均处于sleep模式，此时，稳定电压源电路将关闭，所述功率输出模块接收所述高压电源模块输入的弱驱动电压源，并将所述弱驱动电压源输出至所述por启动模块，以保证所述por启动模块能够产生正常的上电信号。5.进一步地，所述高压电源模块包括第一pmos管pm1、第二pmos管pm2、第三pmos管pm3、第四pmos管pm4、负载电阻r0、第一电容c1以及第一齐纳二极管d1，其中，所述第一pmos管pm1的栅极和第三pmos管pm3的栅极连接，所述第一pmos管pm2的栅极和第三pmos管pm4的栅极连接，所述第一pmos管pm1的漏极和第三pmos管pm3的漏极均连接所述芯片外部高压vdd输入端口，所述第一pmos管pm1的源极和第二pmos管pm2的漏极连接，所述第二pmos管pm2的源极连接所述负载电阻r0的一端，所述负载电阻r0的另一端分别连接第一电容c1的一端和第一齐纳二极管d1的正极，所述第三pmos管pm3的源极和第四pmos管pm4的漏极连接，所述第四pmos管pm4的源极分别连接第一电容c1的另一端和第一齐纳二极管d1的负极；所述高压电源模块用于将从所述芯片外部高压vdd输入端口输入的高压电源vdd转换为一个弱驱动电压源。6.进一步地，所述功率输出模块包括第五pmos管pm5、第六pmos管pm6、第二电容c2以及反相器i1，所述第五pmos管pm5的源极和第六pmos管pm6的源极均接所述弱驱动电压源，所述第五pmos管pm5的栅极分别连接por启动信号和所述反相器i1的输入端，所述por启动信号包括所述vdd启动信号和sleep信号，所述第五pmos管pm5的漏极分别连接第六pmos管pm6的源极和所述第二电容c2，所述第六pmos管pm6的栅极连接所述反相器i1的输出端，所述第六pmos管pm6的漏极接所述稳定电压源。7.进一步地，所述初级分压模块包括第一nmos管nm1、第二nmos管nm2、第一电阻r1、第二电阻r2、第三电阻r3、第四电阻r4、第三电容c3以及第二齐纳二极管d2，所述第一电阻r1的一端接所述芯片外部高压vdd输入端口，所述第一电阻r1的另一端分别连接第二电阻r2的一端、第一nmos管nm1的漏极、第三电容c3的一端以及第二齐纳二极管d2的负极，第二电阻r2的另一端分别连接所述第三电阻r3的一端和第一nmos管nm1的栅极，所述第三电阻r3的另一端连接第四电阻r4的一端，第四电阻r4的另一端分别连接所述第二nmos管nm2的源极、第三电容c3的另一端以及第二齐纳二极管d2的正极，第一nmos管nm1的源极连接所述第二nmos管nm2的漏极，所述第二nmos管nm2的栅极接所述sleep信号。8.进一步地，所述一级参考电压驱动模块与二级参考电压驱动模块的结构相同，所述一级参考电压驱动模块或二级参考电压驱动模块包括第三nmos管nm3、第四nmos管nm4、第五nmos管nm5、第六nmos管nm6、第七pmos管pm7、第八pmos管pm8、第九pmos管pm9、第五电阻r5、第六电阻r6、第四电容c4以及第三齐纳二极管d3，所述第三nmos管nm3的栅极和第五nmos管nm5的栅极均接外部输入的电压信号，电压信号包括低压参考信号和基准电压信号，所述一级参考电压驱动模块的第三nmos管nm3的栅极和第五nmos管nm5的栅极均接所述初级分压模块输入的所述低压参考信号，所述二级参考电压驱动模块的第三nmos管nm3的栅极和第五nmos管nm5的栅极均接所述电压基准模块输入的所述基准电压信号，所述第三nmos管nm3的漏极分别连接所述第七pmos管pm7的源极和第九pmos管pm9的栅极，所述第三nmos管nm3的源极分别连接所述第五nmos管nm5的漏极和第四nmos管nm4的源极，所述第五nmos管nm5的源极分别连接第六nmos管nm6的漏极和第六电阻r6的一端，所述第六nmos管nm6的栅极接所述sleep信号，第六nmos管nm6的源极接地，所述第七pmos管pm7的漏极、第八pmos管pm8的漏极以及第九pmos管pm9的漏极均接所述芯片外部高压vdd输入端口，第八pmos管pm8的源极分别连接所述第七pmos管pm7的栅极、第八pmos管pm8的栅极以及第四nmos管nm4的漏极，第四nmos管nm4的栅极分别连接第五电阻r5的一端和第六电阻r6的另一端，第五电阻r5的另一端分别连接所述第九pmos管pm9的源极、第三齐纳二极管d3的负极以及第四电容c4的一端，第三齐纳二极管d3的正极和第四电容c4的另一端相连；其中，所述一级参考电压驱动模块输出3-6v电压至所述电压基准模块，所述电压基准模块输出1.2v基准电压信号至所述二级参考电压驱动模块，所述二级参考电压驱动模块输出所述稳定电压源至所述功率输出模块。9.进一步地，所述电压基准模块采用带隙基准电压源结构。10.进一步地，所述por启动模块包括第七电阻r7、第八电阻r8、第九电阻r9、第五电容c5、第六电容c6、第七电容c7、第七nmos管nm7、第八nmos管nm8、第九nmos管nm9、第十nmos管nm10、第十一nmos管nm11、第十二nmos管nm12、第十pmos管pm10、第十一pmos管pm11、第十二pmos管pm12以及第十三pmos管pm13，所述第七nmos管nm7的栅极接高压电源vdd上电完成信号，所述第七nmos管nm7的漏极分别连接所述第八电阻r8的一端和第九电阻r9的一端，所述第八电阻r8的另一端分别连接所述第七电阻r7的一端、第五电容c5的一端以及第八nmos管nm8的栅极，第七电阻r7的另一端连接所述芯片外部高压vdd输入端口，所述第七nmos管nm7的源极分别连接第九电阻r9的另一端和第五电容c5的另一端，所述第十pmos管pm10的漏极、第十一pmos管pm11的漏极、第十二pmos管pm12的漏极以及第十三pmos管pm13的漏极均接所述功率输出模块输入的弱驱动电压源或稳定电压源，所述第十pmos管pm10的源极分别连接所述第十nmos管nm10的漏极、第十nmos管nm10的栅极、第十一nmos管nm11的栅极、第十二nmos管nm12的栅极、第六电容c6的一端以及所述第九nmos管nm9的栅极，所述第十nmos管nm10的源极分别连接第六电容c6的另一端、第十一nmos管nm11的源极以及第十二nmos管nm12的源极，第十一pmos管pm11的栅极和第十二pmos管pm12的栅极连接，第十一pmos管pm11的源极连接第八nmos管nm8的漏极，第十二pmos管pm12的源极分别连接第九nmos管nm9的漏极、第七电容c7的一端以及第十三pmos管pm13的栅极，所述第八nmos管nm8的源极、第九nmos管nm9的源极以及第十一nmos管nm11的漏极三者相连，所述第十三pmos管pm13的源极分别连接所述第七电容c7的另一端和第十二nmos管nm12的漏极。11.本发明提供的集成电路芯片高精度稳压电源电路具有以下优点：（1）稳压内电源输出电压，可使用外部高压vdd作为输入，解决了芯片在使用高压输入电源时，内部所需高精度低压稳压源的设计问题；（2）多用途设计，一方面该电路可作为独立的pow高压电压源，用于芯片低压mos电路；另一方面，由于输出电源vdd1稳定性好，其电压信号的温度特性、电源抑制比均满足大部分电路对于基准的要求，能够作为芯片低压mos电路上电后的电压基准信号使用；（3）输出的稳定电压源vdd1的电压可调，根据二级参考电压驱动模块的电阻设置，可对输出稳定电压源进行灵活调整，以适应1.8v、3v、5v、6v等不同工艺需求；此外，可对电路进行进一步改进，通过加入逻辑控制的电阻串电路（二级参考电压驱动模块的电阻r5、r6）对该值进行修调，以满足更高的精度要求；（4）可使用sleep信号进入睡眠模式，整体静态功耗低于5uw，具备低功耗、环保节能的特点。附图说明12.附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。13.图1为本发明提供的集成电路芯片高精度稳压电源电路的原理框图。14.图2为本发明提供的高压电源模块的电路图。15.图3为本发明提供的功率输出模块的电路图。16.图4为本发明提供的初级分压模块的电路图。17.图5为本发明提供的参考电压驱动模块的电路图。18.图6为本发明提供的por启动模块的电路图。具体实施方式19.为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的集成电路芯片高精度稳压电源电路其具体实施方式、结构、特征及其功效，详细说明如后。显然，所描述的实施例为本发明的一部分实施例，而不是全部的实施例。基于本发明的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明的保护范围。20.需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包括，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。21.在本发明的解释中，需要说明的是，术语“安装”、“相连”、“连接”应做广义理解，除非是特殊标明。例如，连接可以是固定连接，也可以是通过特殊的接口连接，也可以是中间媒介间接相连。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。22.在本实施例中提供了一种集成电路芯片高精度稳压电源电路，如图1所示，所述集成电路芯片高精度稳压电源电路包括高压电源模块、功率输出模块、por启动模块、初级分压模块、参考电压驱动模块以及电压基准模块，其中，所述参考电压驱动模块包括一级参考电压驱动模块和二级参考电压驱动模块，所述高压电源模块、por启动模块、初级分压模块、一级参考电压驱动模块以及二级参考电压驱动模块均连接芯片外部高压vdd输入端口，所述高压电源模块还通过所述功率输出模块与所述por启动模块连接，所述初级分压模块、一级参考电压驱动模块、电压基准模块、二级参考电压驱动模块以及功率输出模块依次连接，所述初级分压模块、一级参考电压驱动模块、电压基准模块以及二级参考电压驱动模块均与所述por启动模块连接，所述功率输出模块还连接芯片低压mos电路；其中，所述por启动模块包括三种模式，分为启动模式、工作模式以及睡眠模式；启动模式：所述por启动模块检测从所述芯片外部高压vdd输入端口输入的高压电源vdd，当检测到所述高压电源vdd从0v上电启动时，产生所述por启动模块的上电信号，所述por启动模块开始启动；然后所述por启动模块继续检测所述高压电源vdd，在所述高压电源vdd达到额定值（设计20v，可通过电阻调整）后，所述por启动模块上电完成，所述por启动模块进入稳定状态；工作模式：在所述高压电源vdd在正常范围内时，所述por启动模块进入稳定状态后开始工作模式，向所述功率输出模块输出vdd启动信号；所述功率输出模块接收到所述vdd启动信号后，从所述二级参考电压驱动模块获取稳定电压源，并将所述稳定电压源分别输出至所述por启动模块和所述芯片低压mos电路，por启动模块输出稳定电压（设计4v，可通过电阻调整）；睡眠模式：所述por启动模块在检测到所述高压电源vdd低于预设最低工作电压后，输出sleep信号分别至所述功率输出模块、初级分压模块、一级参考电压驱动模块、电压基准模块以及二级参考电压驱动模块，所述功率输出模块、初级分压模块、一级参考电压驱动模块、电压基准模块以及二级参考电压驱动模块均处于sleep模式，此时，稳定电压源电路将关闭，所述芯片低压mos电路被关断，防止产生额外的待机功耗，所述功率输出模块接收所述高压电源模块输入的弱驱动电压源，并将所述弱驱动电压源输出至所述por启动模块，以保证所述por启动模块能够产生正常的上电信号；同时对后续电路（初级分压模块、一级参考电压驱动模块、电压基准模块、二级参考电压驱动模块）提供关断信号，静态功耗约为5uw。该sleep信号可关闭二级参考电压驱动模块。23.优选地，如图2所示，所述高压电源模块包括第一pmos管pm1、第二pmos管pm2、第三pmos管pm3、第四pmos管pm4、负载电阻r0、第一电容c1以及第一齐纳二极管d1，其中，所述第一pmos管pm1的栅极和第三pmos管pm3的栅极连接，所述第一pmos管pm2的栅极和第三pmos管pm4的栅极连接，所述第一pmos管pm1的漏极和第三pmos管pm3的漏极均连接所述芯片外部高压vdd输入端口，所述第一pmos管pm1的源极和第二pmos管pm2的漏极连接，所述第二pmos管pm2的源极连接所述负载电阻r0的一端，所述负载电阻r0的另一端分别连接第一电容c1的一端和第一齐纳二极管d1的正极，所述第三pmos管pm3的源极和第四pmos管pm4的漏极连接，所述第四pmos管pm4的源极分别连接第一电容c1的另一端和第一齐纳二极管d1的负极；所述高压电源模块用于将从所述芯片外部高压vdd输入端口输入的高压电源vdd转换为一个弱驱动电压源。24.具体地，高压电源模块主要负责提供一个相对稳定但驱动能力较弱的电源，负责在sleep模式（芯片进入待机睡眠状态所采用的低功耗模式）下，通过功率输出模块为por启动模块提供弱驱动电压源与上电参考点。此部分采用高压pmos电流镜与齐纳二极管保护，可在24v的范围内正常提供输出。在sleep模式下，较大的电阻r0保证了电流镜的损耗电流在可接受范围内（标准值200na），不会对芯片的待机功耗产生过大的负担。25.优选地，如图3所示，所述功率输出模块包括第五pmos管pm5、第六pmos管pm6、第二电容c2以及反相器i1，所述第五pmos管pm5的源极和第六pmos管pm6的源极均接所述弱驱动电压源，所述第五pmos管pm5的栅极分别连接por启动信号和所述反相器i1的输入端，所述por启动信号包括所述vdd启动信号和sleep信号，所述第五pmos管pm5的漏极分别连接第六pmos管pm6的源极和所述第二电容c2，所述第六pmos管pm6的栅极连接所述反相器i1的输出端，所述第六pmos管pm6的漏极接所述稳定电压源。26.具体地，功率输出模块负责对其最终输出的稳定电压源vdd1进行控制。27.功率输出模块从高压电源模块获得弱驱动电压源vdd-in，在sleep模式下，功率输出模块对por启动模块输出处理后的弱驱动电压源，以保证por启动模块能够产生正常的上电信号；而在工作状态下（功率输出模块接收到vdd启动信号时），功率输出模块将por启动模块和芯片低压mos电路切换为高驱动能力的稳定电压源vdd1，保证芯片低压mos电路能稳定工作。图3中稳定电压源vddstable即为所述二级参考电压驱动模块所输出的vref电压源（稳定电压源）。28.优选地，如图4所示，所述初级分压模块包括第一nmos管nm1、第二nmos管nm2、第一电阻r1、第二电阻r2、第三电阻r3、第四电阻r4、第三电容c3以及第二齐纳二极管d2，所述第一电阻r1的一端接所述芯片外部高压vdd输入端口，所述第一电阻r1的另一端分别连接第二电阻r2的一端、第一nmos管nm1的漏极、第三电容c3的一端以及第二齐纳二极管d2的负极，第二电阻r2的另一端分别连接所述第三电阻r3的一端和第一nmos管nm1的栅极，所述第三电阻r3的另一端连接第四电阻r4的一端，第四电阻r4的另一端分别连接所述第二nmos管nm2的源极、第三电容c3的另一端以及第二齐纳二极管d2的正极，第一nmos管nm1的源极连接所述第二nmos管nm2的漏极，所述第二nmos管nm2的栅极接所述sleep信号。29.具体地，所述初级分压模块采用较大电阻r1-r3和过压保护齐纳二极管d2作为一级参考电压驱动模块的启动电路以及电压基准模块的信号源，将高压电源vdd转换提取为输入低压mos管栅极（图5中的第三nmos管nm3的栅极和第五nmos管nm5的栅极）的平缓信号，作为低压参考信号（即图5中的电压信号输入）输入到一级参考电压驱动模块。同时，通过设置较大电阻r4来减小睡眠状态下的损耗电流。30.优选地，如图5所示，所述一级参考电压驱动模块与二级参考电压驱动模块的结构相同，所述一级参考电压驱动模块或二级参考电压驱动模块包括第三nmos管nm3、第四nmos管nm4、第五nmos管nm5、第六nmos管nm6、第七pmos管pm7、第八pmos管pm8、第九pmos管pm9、第五电阻r5、第六电阻r6、第四电容c4以及第三齐纳二极管d3，所述第三nmos管nm3的栅极和第五nmos管nm5的栅极均接外部输入的电压信号，电压信号包括低压参考信号和基准电压信号，所述一级参考电压驱动模块的第三nmos管nm3的栅极和第五nmos管nm5的栅极均接所述初级分压模块输入的所述低压参考信号，所述二级参考电压驱动模块的第三nmos管nm3的栅极和第五nmos管nm5的栅极均接所述电压基准模块输入的所述基准电压信号，所述第三nmos管nm3的漏极分别连接所述第七pmos管pm7的源极和第九pmos管pm9的栅极，所述第三nmos管nm3的源极分别连接所述第五nmos管nm5的漏极和第四nmos管nm4的源极，所述第五nmos管nm5的源极分别连接第六nmos管nm6的漏极和第六电阻r6的一端，所述第六nmos管nm6的栅极接所述sleep信号，第六nmos管nm6的源极接地，所述第七pmos管pm7的漏极、第八pmos管pm8的漏极以及第九pmos管pm9的漏极均接所述芯片外部高压vdd输入端口，第八pmos管pm8的源极分别连接所述第七pmos管pm7的栅极、第八pmos管pm8的栅极以及第四nmos管nm4的漏极，第四nmos管nm4的栅极分别连接第五电阻r5的一端和第六电阻r6的另一端，第五电阻r5的另一端分别连接所述第九pmos管pm9的源极、第三齐纳二极管d3的负极以及第四电容c4的一端，第三齐纳二极管d3的正极和第四电容c4的另一端相连；其中，所述一级参考电压驱动模块输出3-6v电压至所述电压基准模块，所述电压基准模块输出1.2v基准电压信号至所述二级参考电压驱动模块，所述二级参考电压驱动模块输出所述稳定电压源至所述功率输出模块。31.具体地，参考电压驱动模块采用对称的匹配mos管结构，通过镜像电流在电阻r5、r6上产生的分压作为输入给后一级的电源驱动。一级参考电压驱动模块与二级参考电压驱动模块的结构相同，均为图5所表示的电路结构。一级参考电压驱动模块的电压输出范围在3-6v，二级参考电压驱动模块的电压输出为稳定值（标准值4vvdd_stable）。二级参考电压驱动模块的输出电压范围可通过改变电阻r5、r6接入的阻值进行修调。32.优选地，所述电压基准模块采用带隙基准电压源结构，使用晶体管特性产生与电源无关的偏置，将前端口给予的不稳定的输入电源（指的是一级参考电压驱动模块输出的3-6v电压）转化为具备良好电源抑制比的1.2v基准信号，温度特性良好，电源抑制比60db以上。1.2v基准信号给到二级参考电压驱动模块，二级参考电压驱动模块输出稳定电压源vddstable。33.优选地，如图6所示，所述por启动模块包括第七电阻r7、第八电阻r8、第九电阻r9、第五电容c5、第六电容c6、第七电容c7、第七nmos管nm7、第八nmos管nm8、第九nmos管nm9、第十nmos管nm10、第十一nmos管nm11、第十二nmos管nm12、第十pmos管pm10、第十一pmos管pm11、第十二pmos管pm12以及第十三pmos管pm13，所述第七nmos管nm7的栅极接高压电源vdd上电完成信号，所述第七nmos管nm7的漏极分别连接所述第八电阻r8的一端和第九电阻r9的一端，所述第八电阻r8的另一端分别连接所述第七电阻r7的一端、第五电容c5的一端以及第八nmos管nm8的栅极，第七电阻r7的另一端连接所述芯片外部高压vdd输入端口，所述第七nmos管nm7的源极分别连接第九电阻r9的另一端和第五电容c5的另一端，所述第十pmos管pm10的漏极、第十一pmos管pm11的漏极、第十二pmos管pm12的漏极以及第十三pmos管pm13的漏极均接所述功率输出模块输入的弱驱动电压源或稳定电压源，所述第十pmos管pm10的源极分别连接所述第十nmos管nm10的漏极、第十nmos管nm10的栅极、第十一nmos管nm11的栅极、第十二nmos管nm12的栅极、第六电容c6的一端以及所述第九nmos管nm9的栅极，所述第十nmos管nm10的源极分别连接第六电容c6的另一端、第十一nmos管nm11的源极以及第十二nmos管nm12的源极，第十一pmos管pm11的栅极和第十二pmos管pm12的栅极连接，第十一pmos管pm11的源极连接第八nmos管nm8的漏极，第十二pmos管pm12的源极分别连接第九nmos管nm9的漏极、第七电容c7的一端以及第十三pmos管pm13的栅极，所述第八nmos管nm8的源极、第九nmos管nm9的源极以及第十一nmos管nm11的漏极三者相连，所述第十三pmos管pm13的源极分别连接所述第七电容c7的另一端和第十二nmos管nm12的漏极。34.具体地，所述por启动模块为通电复位启动模块。高压vdd输入信号在分压电阻（r7\8\9）的信号sign1，与sign2在该por启动模块中的比较器部分进行比较（图6中的两处vsign1和vsign2代表其线路相接，为输入到比较器的电压信号），得到por上电电压基准点，且最终得到por输出信号。在高压电源vdd到达额定电压后，高压vdd上电完成信号置0，所述por启动模块上电完成，por启动模块进入稳定状态。35.为满足大量芯片设计在低压工艺上的兼容性，以及考虑到高压电路在输出参数稳定性上的不足，本发明提供的集成电路芯片高精度稳压电源电路，减少了对高压器件的使用，仅在高压电源模块、一级参考电压驱动模块以及二级参考电压驱动模块中使用高压p/nmos作为耐压器件，而其余模块均在5v（标准值）的常规电压下工作，无需引入大量高压器件，能适用于不同工艺，具备良好的兼容能力。36.以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明,任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内,当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例,但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。当前第1页12当前第1页12
再多了解一些
本文用于企业家、创业者技术爱好者查询，结果仅供参考。
