具有N埋层的沟槽型基区电阻控制晶闸管及其制作方法与流程

具有n埋层的沟槽型基区电阻控制晶闸管及其制作方法
技术领域
1.本发明涉及功率半导体技术领域，具体涉及一种具有n埋层的沟槽型基区电阻控制晶闸管及其制作方法。


背景技术：

2.针对功率半导体器件而言，当满足器件耐压等级不变的情况下，降低其通态压降和开关速度非常关键。与传统的晶闸管相比，igbt(insulated gate bipolar transistor，绝缘栅双极晶体管)虽然可以实现栅极控制，但其通态压降较高；mos控制的晶闸管可以降低其通态压降，但是工艺难度较大。
3.普通的brt(base resistance controlled thyristor，基区电阻控制晶闸管)具有工艺和igbt相互兼容的优势。如图1所示，普通基区电阻控制晶闸管(brt)主要部分是npnp四层材料构成的晶闸管，包括阳极区5、n型缓冲区4、n型漂移区3、p基区2以及阴极区1，其中，阳极区5为p型重掺杂区(图中以p 表征)。其中，寄生的pnp型晶体管，包括n型漂移区3、n型缓冲区4、阳极区5以及分流区6，n-mosfet管，包括阴极区1、p基区2以及n型漂移区3；p-mosfet管包括p基区2、n型漂移区3以及分流区6；brt还包含有三个电极：阳极a(图1中7)、阴极k(图1中8)和栅极g(图1中9)。
4.该结构的通态压降很低，接近晶闸管，存在最大可关断电流小、导通时会出现电压折回现象。导致器件通态压降升高，电流分布不均匀，不利于器件并联使用，制约器件性能，影响器件工作的可靠性。


技术实现要素：

5.本发明要解决的技术问题是为了克服现有技术中普通的基区电阻控制晶闸管在导通时会出现严重的电压折回现象的缺陷，提供一种具有n埋层的沟槽型基区电阻控制晶闸管及其制作方法。
6.本发明是通过下述技术方案来解决上述技术问题：
7.第一方面，本发明提供一种具有n埋层的沟槽型基区电阻控制晶闸管，包括：
8.衬底；
9.在所述衬底的内部设置有缓冲层、n埋层以及在所述衬底的上方设置有表面结构区；
10.沟槽栅极穿过所述表面结构区，所述沟槽栅极的底部延伸至所述衬底的内部；
11.其中，所述表面结构区包括p基区以及分流区，所述沟槽栅极位于所述p基区的一侧，所述n埋层的一端沿着水平方向在所述衬底的内部延伸至所述p基区的下方。
12.较佳地，所述沟槽栅极包括第一沟槽栅极和第二沟槽栅极，所述n埋层包括第一n埋层和第二n埋层，所述第一n埋层和所述第二n埋层之间存在间距。
13.较佳地，所述第一n埋层和所述第二n埋层相对设置。
14.较佳地，所述第一n埋层和所述第二n埋层的掺杂浓度相同。
15.较佳地，所述第一沟槽栅极和所述第二沟槽栅极相对设置。
16.较佳地，所述p基区和所述分流区分别设置于所述沟槽栅极的两侧，所述沟槽栅极为重掺杂的多晶硅层。
17.较佳地，所述衬底包括漂移区。
18.第二方面，本发明提供一种具有n埋层的沟槽型基区电阻控制晶闸管的制作方法，所述制作方法包括：
19.在衬底的内部制作形成缓冲层；
20.在所述衬底的内部制作形成n埋层；
21.在所述衬底的上方制作形成沟槽栅极；
22.在所述衬底的上方制作形成表面结构区，以形成沟槽型基区电阻控制晶
23.闸管；
24.其中，所述表面结构区包括p基区以及分流区，所述p基区和所述分流区位于所述沟槽栅极的两侧，所述n埋层的一端沿着水平方向在所述衬底的内部延伸至所述p基区的下方。
25.较佳地，在所述衬底的内部制作形成n埋层的步骤包括：
26.刻蚀形成埋层的离子注入窗口，向所述离子注入窗口进行磷离子注入后，退火推进形成所述n埋层。
27.较佳地，在所述衬底的上方制作形成表面结构区的步骤包括：
28.将所述沟槽栅极的外部的氧化层及多晶硅栅去除，采用硼离子注入后，形成所述p基区。
29.本发明的积极进步效果在于：提供一种具有n埋层的沟槽型基区电阻控制晶闸管及其制作方法，该具有n埋层的沟槽型基区电阻控制晶闸管主要通过在衬底内设置缓冲层、n埋层，沟槽栅极穿过表面结构区，该n埋层的一端沿着水平方向在衬底的内部延伸至p基区的下方。n埋层的存在可以抑制导通时空穴被分流区抽取，使更多空穴在n埋层下方积累，以及增大流过p基区的空穴电流，加速晶闸管的开启，提高器件开启速度，改善电压折回现象。
附图说明
30.图1为现有技术中基区电阻控制晶闸管的结构示意图。
31.图2为本发明实施例1的具有n埋层的沟槽型基区电阻控制晶闸管的结构示意图。
32.图3为本发明实施例1的具有n埋层的沟槽型基区电阻控制晶闸管关闭过程工作原理示意图。
33.图4为本发明实施例1的具有n埋层的沟槽型基区电阻控制晶闸管开启过程工作原理示意图。
34.图5为本发明实施例1的具有n埋层的沟槽型基区电阻控制晶闸管的输出特性曲线。
35.图6为本发明实施例2的具有n埋层的沟槽型基区电阻控制晶闸管的制作方法的流程图。
具体实施方式
36.下面通过实施例的方式进一步说明本发明，但并不因此将本发明限制在所述的实施例范围之中。
37.实施例1
38.本实施例，提供一种具有n埋层的沟槽型基区电阻控制晶闸管，如图2所示，包括：衬底；其中，衬底包括漂移区12。
39.在衬底的内部设置有缓冲层13、n埋层17以及在衬底的上方设置有表面结构区；
40.沟槽栅极19穿过表面结构区，沟槽栅极19的底部延伸至衬底的内部；
41.其中，表面结构区包括p基区11以及分流区15，沟槽栅极19位于p基区11的一侧，n埋层17的一端沿着水平方向在衬底的内部延伸至p基区11的下方。
42.可选地，沟槽栅极19包括第一沟槽栅极和第二沟槽栅极，n埋层17包括第一n埋层和第二n埋层，第一n埋层和第二n埋层之间存在间距。
43.如图2所示，第一n埋层和第二n埋层之间埋层间距大小与晶闸管类型相互对应，若埋层间距过大时，空穴阻挡作用较弱，影响器件开通性能。若埋层间距过小时，关断时空穴抽取受到影响，影响器件关断特性。换言之，本实施例中，n埋层的沟槽型电阻控制晶体管中设置的第一n埋层和第二n埋层之间的间距可以根据实际需求进行合理优化，但是需要保证两个n埋层17的一端沿着水平方向在衬底的内部延伸至p基区11的下方，从而可以最大限度地提升器件开启速度，改善电压折回现象。
44.需要说明的是，本技术的具有n埋层的沟槽型基区电阻控制晶闸管还包括p 阳极区14，p 阳极区14下方设置有多层金属化的阳极16(图2中a)，表面结构区还包括阴极18(图2中k)，以及在p基区11的内部还包括n 阴极区10。
45.可选地，第一n埋层和第二n埋层相对设置。
46.第一n埋层可以位于衬底左侧的位置处，第二n埋层可以位于衬底右侧的位置处，第一n埋层和第二n埋层的对称分布，结构相同。
47.可选地，第一n埋层和第二n埋层的掺杂浓度相同。
48.可选地，第一沟槽栅极和第二沟槽栅极相对设置。
49.如图2所示，具体的，第一n埋层和第二n埋层中的离子掺杂浓度相同，本领域技术人员可以根据具体的工艺要求，设定n埋层17的注入离子的浓度，在此不再赘述。
50.可选地，p基区11和分流区15分别设置于沟槽栅极19的两侧，沟槽栅极19为重掺杂的多晶硅层。
51.本实施例中，具有n埋层的沟槽型基区电阻控制晶闸管(nbt-brt)的工作原理如下：如图3所示，当nbt-brt阻断时，阳极16与阴极18之间施加正电压，沟槽栅极19可以施加-5v的电压，p沟道22导通，p基区11与分流区15之间连通，空间电荷区会产生空穴20经过p沟道22被分流区15抽取，且器件整体由pnp晶体管耐压。图3中的虚线部分是电子21在器件内部形成的电子电流走向，实线部分是空穴20在器件内部形成的空穴电流走向，位于沟槽栅极19下方的薄层为p沟道22。
52.如图4所示，当nbt-brt开通时，阳极16与阴极18之间同样施加正电压，沟槽栅极19可以施加15v的电压，p基区11的表面会形成n沟道23。在小电流密度下，电子21从n 阴极区10注入漂移区12，漂移区12的电位下降后，p 阳极区14开始注入空穴20，注入到漂移区12内
部的部分空穴20会与n沟道23流动过来的电子复合，形成电子电流。没有被复合的空穴20因为n埋层17的存在，被阻挡住后，在n埋层17的下方积累，其余的空穴20进入p基区11，此时，器件在igbt模式下进行工作。
53.随着阳极16的电流的不断增大，流入p基区11的空穴电流增大，当在p基区11的横向电阻上产生的压降大于p基区11与n 阴极区10处的pn结的开启电压(例如，0.7v)时，n 阴极区10开始向p基区11注入电子21，这些电子21在p基区11扩散，进入漂移区12，成为pnp晶体管的基极驱动电流，从而促进p 阳极区14向漂移区12注入更多空穴20。当npn晶体管的共基极电流增益与pnp晶体管的共基极电流增益之和大于1时，npnp晶闸管导通。
54.也即，n埋层17的存在可以抑制导通时空穴20被分流区15抽取，使更多空穴20在n埋层17下方积累，以及增大流过p基区11的空穴20电流。沟槽栅极19的引入不仅可以缩小器件元胞尺寸，并且有利于导通时候空穴20在p基区11内部的积累。
55.如图5所示，从输出特性曲线中可知，与传统brt晶闸管(图5中实线)相比，本实施例中的具有n埋层的沟槽型基区电阻控制晶闸管(图5中虚线，即与nbt-brt标记对应的曲线)的输出特性电压折回的现象明显改善了。需要说明的是，图5的横轴表示阳-阴极的电压，单位为v(伏特)，纵轴表示阳极电流，单位为a(安培)。
56.本实施例，提供的一种具有n埋层的沟槽型基区电阻控制晶闸管，在衬底的内部设置有缓冲层、n埋层以及在衬底的上方设置有表面结构区，沟槽栅极穿过表面结构区，沟槽栅极的底部延伸至衬底的内部；其中，表面结构区包括p基区以及分流区，沟槽栅极位于p基区的一侧，n埋层的一端沿着水平方向在衬底的内部延伸至p基区的下方。n埋层的存在可以抑制导通时空穴被分流区抽取，使更多空穴在n埋层下方积累，以及增大流过p基区的空穴电流，加速晶闸管的开启，提高器件开启速度，改善电压折回现象。
57.实施例2
58.本实施例，提供一种具有n埋层的沟槽型基区电阻控制晶闸管的制作方法，如图6所示，该方法包括以下步骤：
59.步骤s1、在衬底的内部制作形成缓冲层。
60.步骤s2、在衬底的内部制作形成n埋层。
61.步骤s3、在衬底的上方制作形成沟槽栅极。
62.步骤s4、在衬底的上方制作形成表面结构区，以形成沟槽型电阻控制晶体管；其中，表面结构区包括p基区以及分流区，p基区和分流区位于沟槽栅极的两侧，n埋层的一端沿着水平方向在衬底的内部延伸至p基区的下方。
63.具体的，在经过处理的n型硅的衬底上，采用磷离子注入的方式形成n缓冲层，采用磷离子注入形成n埋层。然后依次制作沟槽栅极以及表面结构区，以形成具有n埋层的沟槽型基区电阻控制晶闸管。
64.其中，在步骤s2中，包括：
65.刻蚀形成埋层的离子注入窗口，向离子注入窗口进行磷离子注入后，退火推进形成n埋层。
66.在步骤s4中，包括：
67.将沟槽栅极的外部的氧化层及多晶硅栅去除，采用硼离子注入后，形成p基区。
68.具体的，将沟槽栅极的氧化层及多晶硅栅去除，对上述硅片进行干-湿-干的氧化
工艺，上表面通过光刻形成硼离子注入窗口，采用硼离子注入及高温退火推进的方式，可以形成p基区。
69.可以理解的是，该具有n埋层的沟槽型基区电阻控制晶闸管的制作方法还包括：在上述硅片的上表面通过光刻形成n 阴极区的磷离子注入窗口，同时利用光刻胶掩蔽n载流子层窗口进行磷离子注入，去胶后高温推进兼退火的方式，形成n 阴极区。
70.在上述硅片的下表面采用硼离子及高温推进兼退火的方式，形成p 阳极区；淀积磷硅玻璃(psg)，并在高温下回流实现元胞表面平整化；在上述硅片的上表面淀积金属铝层，下表面形成多层金属化的阳极电极，最后对上述硅片的上表面进行钝化保护，形成具有n埋层的沟槽型基区电阻控制晶闸管。
71.本实施例中，提供的一种具有n埋层的沟槽型基区电阻控制晶闸管的制作方法，依次制作缓冲层、n埋层、沟槽栅极，p基区以及n 阴极区形成的具有n埋层的沟槽型基区电阻控制晶闸管，改善了电压回折的现象。
72.虽然以上描述了本发明的具体实施方式，但是本领域的技术人员应当理解，这仅是举例说明，本发明的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本发明的原理和实质的前提下，可以对这些实施方式做出多种变更或修改，但这些变更和修改均落入本发明的保护范围。