图像传感器的黑电平校准方法与流程

1.本发明涉及图像传感器技术领域，尤其涉及一种图像传感器的黑电平校准方法。


背景技术：

2.在图像传感器领域，黑电平是指图像传感器在遮黑情况下的值，该值不是图像的有效信号。因本征热噪声、pn结暗电流、界面暗电流、缺陷暗电流等非理想因素的存在，图像传感器在遮黑情况下的值不是0，尤其在高温、高增益、长曝光情况黑电平值会远大于0，严重影响高温、低照度下的图像信噪比。因此一般图像传感器设计上包括感光像素阵列和遮光像素阵列。遮光像素阵列不感光，可以用遮光像素阵列来统计黑电平值，在感光像素阵列图像数据中减去黑电平值，该黑电平校准设计（理想情况下无光时的感光像素信号均值减去遮光像素信号均值等于0）可以消除黑电平的干扰，大幅提升低照度条件下的信噪比。
3.在实际应用中，一方面，遮光像素阵列一般处于整个像素阵列的边缘；另一方面，遮光像素阵列需要额外的遮黑层，这两个方面的因素导致遮光阵列的像素跟感光阵列的像素存在工艺性能上的差异，主要表现为工艺过程中的应力差异、辐照差异、等离子体损伤差异等。这些差异最终导致了无光时遮光黑像素阵列的黑电平（暗电流）不等于感光像素阵列的黑电平（暗电流），而且该差异会随着温度的上升大幅增加，导致黑电平校准无法有效地消除黑电平噪声，影响了图像信噪比。
4.针对这一问题，当前主要的方案是:1) 改善工艺，获得低暗电流的工艺方案。但是像素工艺敏感，降低暗电流的难度较大，且不同工艺线的性能一致性实现难度也很大； 2）使用额外的黑电平校准电路。该方案增加设计的复杂度且增加面积。
5.因此，如何在控制设计、工艺复杂度和成本的条件下，来实现图像传感器精确的黑电平校准是目前急需要解决的问题。


技术实现要素：

6.本发明的目的在于提供一种图像传感器的黑电平校准方法，用于实现图像传感器精确的黑电平校准。
7.基于以上考虑，本发明提供一种黑电平校准方法，所述图像传感器包含感光像素阵列和遮光像素阵列，其特征在于，该校准方法包括：分别采集所述感光像素阵列与所述遮光像素阵列的黑电平，获得所述感光像素单元与所述遮光像素单元的黑电平差值；通过所述黑电平差值调整所述遮光像素阵列结构，使得所述感光像素阵列与所述遮光像素阵列的黑电平相等或接近。
8.可选地，调整所述遮光像素阵列结构的方法包括：调整所述遮光像素阵列中光电二极管的pn结的面积和\或电场。
9.可选地，调整所述遮光像素阵列结构的方法包括：调整所述遮光像素阵列中沟槽隔离区域的掺杂浓度或者沟槽隔离区域大小。
10.可选地，调整所述遮光像素阵列中光电二极管的pn结的面积和\或电场的方式包括：调整n型掺杂区域的掺杂浓度或掺杂区域大小。
11.可选地，调整所述遮光像素阵列中光电二极管的pn结的面积和\或电场的方式包括：调整所述遮光像素阵列中光电二极管的p型隔离掺杂区域的掺杂浓度或掺杂区域大小。
12.可选地，调整所述遮光像素阵列中光电二极管的pn结的面积和\或电场的方式包括：调整所述遮光像素阵列中光电二极管的p型钉扎区域的掺杂浓度或者掺杂区域大小。
13.可选地，调整遮光像素阵列中光电二极管的pn结的面积和\或电场的方式包括：调整所述遮光像素阵列中光电二极管的p型钉扎区域到重掺杂n型区域的距离。
14.可选地，调整所述遮光像素阵列中光电二极管的pn结的面积和\或电场的方式包括：调整所述遮光像素阵列中光电二极管的p型钉扎区域与n型掺杂区域的重叠区域大小。
15.可选地，调整遮光像素阵列中光电二极管的pn结的面积和\或电场的方式包括：调整所述遮光像素阵列中光电二极管的重掺杂p型接地区域到重掺杂n型区域的距离。
16.可选地，调整所述遮光像素阵列中光电二极管的pn结的面积和\或电场的方式包括：调整所述遮光像素阵列中光电二极管的重掺杂p型接地区域的位置或者重掺杂n型区域的位置。
17.可选地，调整遮光像素阵列中光电二极管的pn结的面积和\或电场的方式包括：调整所述遮光像素阵列中光电二极管的n型掺杂区域到重掺杂p型接地区域的距离。
18.可选地，调整遮光像素阵列中光电二极管的pn结的面积和\或电场的方式包括：调整所述遮光像素阵列中光电二极管的重掺杂n型区域到p型隔离掺杂区域的距离。
19.可选地，调整所述遮光像素阵列中沟槽隔离区域的的掺杂浓度或者沟槽隔离区域大小的方式包括：调整所述遮光像素阵列中光电二极管的n型掺杂区域到沟槽隔离区域界面的距离。
20.可选地，调整所述遮光像素阵列中沟槽隔离区域的掺杂浓度或者沟槽隔离区域大小的方式包括：调整所述遮光像素阵列中光电二极管的n型掺杂区域到浅沟槽隔离或深沟槽隔离界面的距离。
21.可选地，调整所述遮光像素阵列中沟槽隔离区域的掺杂浓度或者沟槽隔离区域大小的方式包括：调整所述遮光像素阵列中光电二极管的p型隔离掺杂区域边界到沟槽隔离结构边界的距离，其中，p型隔离掺杂区域包围沟槽隔离结构。
22.本发明的黑电平校准方法，具有以下有益效果：1)通过改变遮光像素主要暗电流来源的设计来调整遮光像素的黑电平，实现遮光像素和感光像素的黑电平均值相等或近似相等，最终实现黑电平校准；2）在不增加电路复杂度或掩膜版数量的情况下，实现图像传感器精准的黑电平校准。
附图说明
23.通过参照附图阅读以下所作的对非限制性实施例的详细描述，本发明的其它特征、目的和优点将会变得更明显。
24.图1显示为本发明提供的黑电平校准方法流程图；图2显示为现有的图像传感器的遮光像素结构示意图。
25.在图中，贯穿不同的示图，相同或类似的附图标记表示相同或相似的装置（模块）或步骤。
具体实施方式
26.在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。
27.其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，所述示意图只是实例，其在此不应限制本发明保护的范围。
28.为使本发明的上述目的、特征和优点能够更为明显易懂，以下结合附图对本发明的一种图像传感器的黑电平校准方法进行详细描述。
29.本发明提供一种图像传感器的黑电平校准方法，所述图像传感器包含感光像素阵列和遮光像素阵列，该校准方法包括：分别采集所述感光像素阵列与所述遮光像素阵列的黑电平，获得所述感光像素单元与所述遮光像素单元的黑电平差值；通过所述黑电平差值调整所述遮光像素阵列结构，使得所述感光像素阵列与所述遮光像素阵列的黑电平相等或接近。在实施实例中，考虑到，在绝大多数情况下，感光像素单元的黑电平小于遮光像素单元的黑电平，因此仅仅以所述感光像素单元与所述遮光像素单元的黑电平差值为负进行实例。
30.如图2所示，一般的图像传感器的遮光像素结构包括：11为n型掺杂区域，12为传输管栅极，13为p型隔离掺杂区域，14为重掺杂n型区域，15为p型钉扎区域，16为p型接地区域，17为沟槽隔离结构，18为行选管栅极，19为源跟随管栅极，20为复位管栅极，21为浮置扩散区，遮黑层以及相关的接触孔、通孔以及金属连线相关的层未示出。
31.通过黑电平差值调整遮光像素阵列结构的方法包括：调整遮光像素阵列中光电二极管的pn结的面积和\或电场。
32.具体地，参照图2，可通过以下方式调整遮光像素阵列中光电二极管的pn结的面积和\或电场：
ꢀ①
调整遮光像素阵列中n型掺杂区域11的掺杂浓度或掺杂区域大小。若感光像素单元的黑电平小于遮光像素单元的黑电平，可以减小遮光像素阵列中光电二极管的n型掺杂区域11的掺杂浓度或掺杂区域大小；若感光像素单元的黑电平大于遮光像素单元的黑电平，可以增大遮光像素阵列中光电二极管的n型掺杂区域11的掺杂浓度或掺杂区域大小；
②
调整遮光像素阵列中光电二极管的p型隔离掺杂区域13的掺杂浓度或掺杂区域大小。若感光像素单元的黑电平小于遮光像素单元的黑电平，可以增大遮光像素阵列中光电二极管的p型隔离掺杂区域13的掺杂浓度或掺杂区域大小；若感光像素单元的黑电平大于遮光像素单元的黑电平，可以减小遮光像素阵列中光电二极管的p型隔离掺杂区域13的掺杂浓度或掺杂区域大小；
③
调整遮光像素阵列中光电二极管的p型钉扎区域15的掺杂浓度或者掺杂区域大小。若感光像素单元的黑电平小于遮光像素单元的黑电平，可以增大遮光像素阵列中光电二极管的p型钉扎区域15的掺杂浓度或者掺杂区域大小；若感光像素单元的黑电平大于遮
光像素单元的黑电平，可以减小遮光像素阵列中光电二极管的p型钉扎区域15的掺杂浓度或者掺杂区域大小；
④
调整遮光像素阵列中光电二极管的p型钉扎区域15到重掺杂n型区域14的距离。若感光像素单元的黑电平小于遮光像素单元的黑电平，可以增大遮光像素阵列中光电二极管的p型钉扎区域15到重掺杂n型区域14的距离；若感光像素单元的黑电平大于遮光像素单元的黑电平，可以减小遮光像素阵列中光电二极管的p型钉扎区域15到重掺杂n型区域14的距离；
⑤
调整遮光像素阵列中光电二极管的p型钉扎区域15与n型掺杂区域11的重叠区域大小。若感光像素单元的黑电平小于遮光像素单元的黑电平，可以减小遮光像素阵列中光电二极管的p型钉扎区域15与n型掺杂区域11的重叠区域大小；若感光像素单元的黑电平大于遮光像素单元的黑电平，可以增大遮光像素阵列中光电二极管的p型钉扎区域15与n型掺杂区域11的重叠区域大小；
⑥
调整所述遮光像素阵列中光电二极管的重掺杂p型接地区域16到重掺杂n型区域14的距离。若感光像素单元的黑电平小于遮光像素单元的黑电平，可以增大所述遮光像素阵列中光电二极管的重掺杂p型接地区域16到重掺杂n型区域14的距离；若感光像素单元的黑电平大于遮光像素单元的黑电平，可以减小所述遮光像素阵列中光电二极管的重掺杂p型接地区域16到重掺杂n型区域14的距离；
⑦
调整所述遮光像素阵列中光电二极管的重掺杂p型接地区域16的位置或者重掺杂n型区域14的位置。若感光像素单元的黑电平小于遮光像素单元的黑电平，可以增大所述遮光像素阵列中光电二极管的重掺杂p型接地区域16到重掺杂n型区域14的距离；若感光像素单元的黑电平大于遮光像素单元的黑电平，可以减小所述遮光像素阵列中光电二极管的重掺杂p型接地区域16到重掺杂n型区域14的距离；
⑧
调整所述遮光像素阵列中光电二极管的n型掺杂区域11到重掺杂p型接地区域16的距离。若感光像素单元的黑电平小于遮光像素单元的黑电平，可以增大所述遮光像素阵列中光电二极管的n型掺杂区域11到重掺杂p型接地区域16的距离；若感光像素单元的黑电平大于遮光像素单元的黑电平，可以减小所述遮光像素阵列中光电二极管的n型掺杂区域11到重掺杂p型接地区域16的距离；
⑨
调整所述遮光像素阵列中光电二极管的重掺杂n型区域14到p型隔离掺杂区域13的距离。若感光像素单元的黑电平小于遮光像素单元的黑电平，可以增大所述遮光像素阵列中光电二极管的重掺杂n型区域14到p型隔离掺杂区域13的距离；若感光像素单元的黑电平大于遮光像素单元的黑电平，可以减小所述遮光像素阵列中光电二极管的重掺杂n型区域14到p型隔离掺杂区域13的距离。
33.调整所述遮光像素阵列结构的方法还可以通过调整遮光像素阵列中沟槽隔离区域的掺杂浓度或者沟槽隔离区域大小。
34.具体地，参照图2，可通过以下方式调整遮光像素阵列中沟槽隔离区域的掺杂浓度或者沟槽隔离区域大小：
①
调整遮光像素阵列中光电二极管的n型掺杂区域11到沟槽隔离区域17界面的距离。若感光像素单元的黑电平小于遮光像素单元的黑电平，可以增大遮光像素阵列中光电二极管的n型掺杂区域11到沟槽隔离区域17界面的距离；若感光像素单元的黑电平大于遮
光像素单元的黑电平，可以减小遮光像素阵列中光电二极管的n型掺杂区域11到沟槽隔离区域17界面的距离；
②
调整遮光像素阵列中光电二极管的n型掺杂区域11到浅沟槽隔离或深沟槽隔离界面的距离。若感光像素单元的黑电平小于遮光像素单元的黑电平，可以增大遮光像素阵列中光电二极管的n型掺杂区域11到浅沟槽隔离或深沟槽隔离界面的距离；若感光像素单元的黑电平大于遮光像素单元的黑电平，可以减小遮光像素阵列中光电二极管的n型掺杂区域11到浅沟槽隔离或深沟槽隔离界面的距离；
③
调整遮光像素阵列中光电二极管的p型隔离掺杂区域13边界到沟槽隔离结构边界17的距离，其中，p型隔离掺杂区域包围沟槽隔离结构。若感光像素单元的黑电平小于遮光像素单元的黑电平，可以增大遮光像素阵列中光电二极管的p型隔离掺杂区域13边界到沟槽隔离结构边界17的距离。若感光像素单元的黑电平大于遮光像素单元的黑电平，可以减小遮光像素阵列中光电二极管的p型隔离掺杂区域13边界到沟槽隔离结构边界17的距离。
35.本发明通过改变遮光像素主要暗电流来源的设计来调整遮光像素的黑电平（暗电流），实现遮光像素和感光像素的黑电平均值相等或近似相等，尤其是高温下的黑电平校准值（无光时的感光像素信号值-遮光像素信号值）等于0或约等于0；在不增加电路复杂度或掩膜版数量的情况下，实现图像传感器精准的黑电平校准。
36.当然遮光像素单元结构的调节方式不限于以上所提及的方法，还可以通过其他方式调整遮光像素阵列结构，在此不做限制。
37.综上所述，本发明提供一种应用于图像传感器的黑电平校准方法，通过分别采集所述感光像素阵列与所述遮光像素阵列的黑电平，获得所述感光像素单元与所述遮光像素单元的黑电平差值；通过所述黑电平差值调整所述遮光像素阵列结构，使得所述感光像素阵列与所述遮光像素阵列的黑电平相等或接近。
38.对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论如何来看，均应将实施例看作是示范性的，而且是非限制性的。此外，明显的，“包括”一词不排除其他元素和步骤，并且措辞“一个”不排除复数。装置权利要求中陈述的多个元件也可以由一个元件来实现。第一，第二等词语用来表示名称，而并不表示任何特定的顺序。