显示基板及其制备方法、显示装置与流程

1.本文涉及但不限于显示技术领域，具体涉及一种显示基板及其制备方法、显示装置。


背景技术：

2.有机发光二极管(organic light emitting diode，简称oled)和量子点发光二极管(quantum-dot light emitting diodes，简称qled)为主动发光显示器件，具有自发光、广视角、高对比度、低耗电、极高反应速度、轻薄、可弯曲和成本低等优点。随着显示技术的不断发展，以oled或qled为发光器件、由薄膜晶体管(thin film transistor，简称tft)进行信号控制的柔性显示装置(flexible display)已成为目前显示领域的主流产品。


技术实现要素：

3.以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
4.一方面，本公开提供了一种显示基板，包括设置在基底上的驱动电路层，所述驱动电路层包括多个电路单元，所述多个电路单元中的至少一个电路单元包括像素驱动电路、向所述像素驱动电路提供电源信号的第一电源线、向所述像素驱动电路提供数据信号的数据信号线以及与所述数据信号线连接的数据扇出线；所述第一电源线、所述数据信号线和所述数据扇出线中的至少部分沿第二方向延伸，并沿着第一方向间隔设置，至少部分所述数据扇出线设置在所述第一电源线和所述数据信号线之间，所述第一方向与所述第二方向交叉。
5.在示例性实施方式中，所述数据扇出线通过过孔与所述数据信号线连接。
6.在示例性实施方式中，所述数据扇出线沿所述第二方向延伸的部分在所述显示基板平面内的正投影与所述第一电源线在所述显示基板平面内的正投影没有重叠区域，所述数据扇出线沿所述第二方向延伸的部分在所述显示基板平面内的正投影与所述数据信号线的主体部分在所述显示基板平面内的正投影没有重叠区域。
7.在示例性实施方式中，所述数据扇出线至少包括第一数据扇出线，所述第一数据扇出线沿所述第二方向延伸，所述第一数据扇出线中的至少部分设置在所述第一电源线和所述数据信号线之间。
8.在示例性实施方式中，至少一个电路单元还包括向所述像素驱动电路提供初始信号的初始信号线，所述初始信号线包括主体部分沿所述第一方向延伸的第一初始信号线和主体部分沿所述第二方向延伸的初始信号连接线，所述初始信号连接线与所述第一初始信号线连接；至少一条数据扇出线在所述显示基板平面内的正投影与所述初始信号连接线在所述显示基板平面内的正投影至少部分交叠。
9.在示例性实施方式中，所述初始信号连接线通过过孔与所述第一初始信号线连接。
10.在示例性实施方式中，所述数据扇出线至少包括第二数据扇出线，所述第二数据扇出线沿所述第二方向延伸，所述第二数据扇出线在所述显示基板平面内的正投影与所述初始信号连接线在所述显示基板平面内的正投影至少部分交叠。
11.在示例性实施方式中，所述数据扇出线至少包括第三数据扇出线，所述第三数据扇出线沿所述第一方向延伸，所述第三数据扇出线与所述第一数据扇出线或所述第二数据扇出线连接。
12.在示例性实施方式中，所述显示基板包括显示区域和位于所述显示区域一侧的绑定区域，所述第一电源线、所述数据信号线和所述数据扇出线设置在所述显示区域，所述绑定区域包括至少一个引出线；所述数据扇出线的第一端与所述数据信号线连接，所述数据扇出线的第二端与所述引出线连接。
13.在示例性实施方式中，在垂直于所述显示基板的平面内，所述驱动电路层包括在基底上依次设置的第一导电层、第二导电层、第三导电层和第四导电层，所述第一导电层和所述第二导电层之间、所述第二导电层和所述第三导电层之间以及所述第三导电层和所述第四导电层之间均设置有绝缘层；所述数据信号线和所述数据扇出线设置在不同的导电层中。
14.在示例性实施方式中，所述第一电源线和所述数据信号线设置在所述第三导电层中，所述数据扇出线设置在所述第四导电层中。
15.在示例性实施方式中，所述驱动电路层还包括主体部分沿所述第一方向延伸的第一初始信号线和主体部分沿所述第二方向延伸的初始信号连接线，所述第一初始信号线和所述初始信号连接线设置在不同的导电层中，所述初始信号连接线通过过孔与所述第一初始信号线连接。
16.在示例性实施方式中，所述第一初始信号线设置在所述第二导电层中，所述初始信号连接线设置在第三导电层中。
17.在示例性实施方式中，所述初始信号连接线通过过孔与所述像素驱动电路中第一晶体管的有源层第一区连接。
18.在示例性实施方式中，所述初始信号连接线包括相互连接的第一线段和第二线段，所述第一线段为沿着所述第二方向延伸的直线段，所述第二线段为折线段，所述第一线段在所述显示基板平面内的正投影与第二数据扇出线在所述显示基板平面内的正投影至少部分交叠。
19.另一方面，本公开还提供了一种显示装置，包括前述的显示基板。
20.又一方面，本公开还提供了一种显示基板的制备方法。所述制备方法包括：
21.在基底上形成驱动电路层；所述驱动电路层包括多个电路单元，所述多个电路单元中的至少一个电路单元包括像素驱动电路、向所述像素驱动电路提供电源信号的第一电源线、向所述像素驱动电路提供数据信号的数据信号线以及与所述数据信号线连接的数据扇出线；所述第一电源线、所述数据信号线和所述数据扇出线中的至少部分沿第二方向延伸，并沿着第一方向间隔设置，至少部分所述数据扇出线设置在所述第一电源线和所述数据信号线之间，所述第一方向与所述第二方向交叉。
22.在阅读并理解了附图和详细描述后，可以明白其他方面。
附图说明
23.附图用来提供对本公开技术方案的理解，并且构成说明书的一部分，与本公开的实施例一起用于解释本公开的技术方案，并不构成对本公开技术方案的限制。
24.图1为一种显示装置的结构示意图；
25.图2为一种显示基板的平面结构示意图；
26.图3为一种显示基板的剖面结构示意图；
27.图4为一种像素驱动电路的等效电路示意图；
28.图5为一种像素驱动电路的工作时序图；
29.图6为本公开示例性实施例一种显示基板的平面结构示意图；
30.图7为本公开示例性实施例数据信号线和数据扇出线的结构示意图；
31.图8为本公开示例性实施例驱动电路层中数据扇出线的示意图；
32.图9为本公开示例性实施例一种驱动电路层的结构示意图；
33.图10为本公开显示基板形成半导体层图案后的示意图；
34.图11a为本公开显示基板形成第一导电层图案后的示意图；
35.图11b为图11a中第一导电层的平面示意图；
36.图12a为本公开显示基板形成第二导电层图案后的示意图；
37.图12b为图12a中第二导电层的平面示意图；
38.图13a为本公开显示基板形成第四绝缘层图案后的示意图；
39.图13b为图13a中多个过孔的平面示意图；
40.图14a为本公开显示基板形成第三导电层图案后的示意图；
41.图14b为图14a中第三导电层的平面示意图；
42.图15a为本公开显示基板形成第五绝缘层图案后的示意图；
43.图15b为图15a中多个过孔的平面示意图；
44.图16a为本公开显示基板形成第四导电层图案后的示意图；
45.图16b为图16a中第四导电层的平面示意图；
46.图17a为本公开显示基板形成第六绝缘层图案后的示意图；
47.图17b为图17a中多个过孔的平面示意图；
48.图18a为本公开显示基板形成第五导电层图案后的示意图；
49.图18b为图18a中第五导电层的平面示意图；
50.图19a为本公开显示基板形成第一平坦层图案后的示意图；
51.图19b为图19a中多个过孔的平面示意图；
52.图20a为本公开显示基板形成阳极图案后的示意图；
53.图20b为图20a中阳极的平面示意图。
54.附图标记说明:
55.11—第一有源层；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
12—第二有源层；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
13—第三有源层；
56.14—第四有源层；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
15—第五有源层；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
16—第六有源层；
57.17—第七有源层；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
21—第一扫描信号线；
ꢀꢀꢀꢀꢀ
22—第二扫描信号线；
58.23—发光控制线；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
24—第一极板；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
31—第一初始信号线；
59.32—第二初始信号线；
ꢀꢀꢀꢀꢀ
33—第二极板；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
34—屏蔽电极；
60.35—开口；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
41—第一电源线；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
42—数据信号线；
61.43—初始信号连接线；
ꢀꢀꢀꢀꢀ
44—第一连接电极；
ꢀꢀꢀꢀꢀꢀꢀ
45—第二连接电极；
62.46—第三连接电极；
ꢀꢀꢀꢀꢀꢀꢀ
50—数据扇出线；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
51—第一阳极连接电极；
63.52—第一数据扇出线；
ꢀꢀꢀꢀꢀ
53—第二数据扇出线；
ꢀꢀꢀꢀꢀ
61—第二阳极连接电极；
64.100—显示区域；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
101—基底；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
102—驱动电路层；
65.103—发光结构层；
ꢀꢀꢀꢀꢀꢀꢀꢀ
104—封装层；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
200—绑定区域；
66.201—引线区；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
202—弯折区；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
210—晶体管；
67.211—存储电容；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
300—边框区域；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
301—阳极；
68.302—像素定义层；
ꢀꢀꢀꢀꢀꢀꢀꢀ
303—有机发光层；
ꢀꢀꢀꢀꢀꢀꢀꢀ
304—阴极；
69.401—第一封装层；
ꢀꢀꢀꢀꢀꢀꢀꢀ
402—第二封装层；
ꢀꢀꢀꢀꢀꢀꢀꢀ
403—第三封装层。
具体实施方式
70.为使本公开的目的、技术方案和优点更加清楚明白，下文中将结合附图对本公开的实施例进行详细说明。注意，实施方式可以以多个不同形式来实施。所属技术领域的普通技术人员可以很容易地理解一个事实，就是方式和内容可以在不脱离本公开的宗旨及其范围的条件下被变换为各种各样的形式。因此，本公开不应该被解释为仅限定在下面的实施方式所记载的内容中。在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。
71.本公开中的附图比例可以作为实际工艺中的参考，但不限于此。例如：沟道的宽长比、各个膜层的厚度和间距、各个信号线的宽度和间距，可以根据实际需要进行调整。显示基板中像素的个数和每个像素中子像素的个数也不是限定为图中所示的数量，本公开中所描述的附图仅是结构示意图，本公开的一个方式不局限于附图所示的形状或数值等。
72.本说明书中的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混同而设置，而不是为了在数量方面上进行限定的。
73.在本说明书中，为了方便起见，使用“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示方位或位置关系的词句以参照附图说明构成要素的位置关系，仅是为了便于描述本说明书和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，不局限于在说明书中说明的词句，根据情况可以适当地更换。
74.在本说明书中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解。例如，可以是固定连接，或可拆卸连接，或一体地连接；可以是机械连接，或电连接；可以是直接相连，或通过中间件间接相连，或两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本公开中的具体含义。
75.在本说明书中，晶体管是指至少包括栅电极、漏电极以及源电极这三个端子的元件。晶体管在漏电极(漏电极端子、漏区域或漏电极)与源电极(源电极端子、源区域或源电极)之间具有沟道区域，并且电流能够流过漏电极、沟道区域以及源电极。注意，在本说明书中，沟道区域是指电流主要流过的区域。
76.在本说明书中，第一极可以为漏电极、第二极可以为源电极，或者第一极可以为源
电极、第二极可以为漏电极。在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况等下，“源电极”及“漏电极”的功能有时互相调换。因此，在本说明书中，“源电极”和“漏电极”可以互相调换，“源端”和“漏端”可以互相调换。
77.在本说明书中，“电连接”包括构成要素通过具有某种电作用的元件连接在一起的情况。“具有某种电作用的元件”只要可以进行连接的构成要素间的电信号的授受，就对其没有特别的限制。“具有某种电作用的元件”的例子不仅包括电极和布线，而且还包括晶体管等开关元件、电阻器、电感器、电容器、其它具有各种功能的元件等。
78.在本说明书中，“平行”是指两条直线形成的角度为-10
°
以上且10
°
以下的状态，因此，也包括该角度为-5
°
以上且5
°
以下的状态。另外，“垂直”是指两条直线形成的角度为80
°
以上且100
°
以下的状态，因此，也包括85
°
以上且95
°
以下的角度的状态。
79.在本说明书中，“膜”和“层”可以相互调换。例如，有时可以将“导电层”换成为“导电膜”。与此同样，有时可以将“绝缘膜”换成为“绝缘层”。
80.本说明书中三角形、矩形、梯形、五边形或六边形等并非严格意义上的，可以是近似三角形、矩形、梯形、五边形或六边形等，可以存在公差导致的一些小变形，可以存在导角、弧边以及变形等。
81.本公开中的“约”，是指不严格限定界限，允许工艺和测量误差范围内的数值。
82.图1为一种显示装置的结构示意图。如图1所示，显示装置可以包括时序控制器、数据驱动器、扫描驱动器、发光驱动器和像素阵列，时序控制器分别与数据驱动器、扫描驱动器和发光驱动器连接，数据驱动器分别与多个数据信号线(d1到dn)连接，扫描驱动器分别与多个扫描信号线(s1到sm)连接，发光驱动器分别与多个发光信号线(e1到eo)连接。像素阵列可以包括多个子像素pxij，i和j可以是自然数，至少一个子像素pxij可以包括电路单元和与电路单元连接的发光器件，电路单元可以包括至少一个扫描信号线、至少一个数据信号线、至少一个发光信号线和像素驱动电路。在示例性实施方式中，时序控制器可以将适合于数据驱动器的规格的灰度值和控制信号提供到数据驱动器，可以将适合于扫描驱动器的规格的时钟信号、扫描起始信号等提供到扫描驱动器，可以将适合于发光驱动器的规格的时钟信号、发射停止信号等提供到发光驱动器。数据驱动器可以利用从时序控制器接收的灰度值和控制信号来产生将提供到数据信号线d1、d2、d3、
……
和dn的数据电压。例如，数据驱动器可以利用时钟信号对灰度值进行采样，并且以像素行为单位将与灰度值对应的数据电压施加到数据信号线d1至dn，n可以是自然数。扫描驱动器可以通过从时序控制器接收时钟信号、扫描起始信号等来产生将提供到扫描信号线s1、s2、s3、
……
和sm的扫描信号。例如，扫描驱动器可以将具有导通电平脉冲的扫描信号顺序地提供到扫描信号线s1至sm。例如，扫描驱动器可以被构造为移位寄存器的形式，并且可以以在时钟信号的控制下顺序地将以导通电平脉冲形式提供的扫描起始信号传输到下一级电路的方式产生扫描信号，m可以是自然数。发光驱动器可以通过从时序控制器接收时钟信号、发射停止信号等来产生将提供到发光信号线e1、e2、e3、
……
和eo的发射信号。例如，发光驱动器可以将具有截止电平脉冲的发射信号顺序地提供到发光信号线e1至eo。例如，发光驱动器可以被构造为移位寄存器的形式，并且可以以在时钟信号的控制下顺序地将以截止电平脉冲形式提供的发射停止信号传输到下一级电路的方式产生发射信号，o可以是自然数。
83.图2为一种显示基板的平面结构示意图。在示例性实施方式中，显示基板可以包括
以矩阵方式排布的多个像素单元p，至少一个像素单元p可以包括一个出射第一颜色光线的第一子像素p1、一个出射第二颜色光线的第二子像素p2和二个出射第三颜色光线的第三子像素p3和第四子像素p4，四个子像素可以均包括电路单元和发光器件，电路单元可以包括扫描信号线、数据信号线和发光信号线和像素驱动电路，像素驱动电路分别与扫描信号线、数据信号线和发光信号线连接，像素驱动电路被配置为在扫描信号线和发光信号线的控制下，接收数据信号线传输的数据电压，向发光器件输出相应的电流。每个子像素中的发光器件分别与所在子像素的像素驱动电路连接，发光器件被配置为响应所在子像素的像素驱动电路输出的电流发出相应亮度的光。
84.在示例性实施方式中，第一子像素p1可以是出射红色光线的红色子像素(r)，第二子像素p2可以是出射蓝色光线的蓝色子像素(b)，第三子像素p3和第四子像素p4可以是出射绿色光线的绿色子像素(g)。在示例性实施方式中，子像素的形状可以是矩形状、菱形、五边形或六边形。在一种示例性实施方式中，四个子像素可以采用正方形(square)方式排列，形成ggrb像素排布。在其它示例性实施方式中，四个子像素可以采用水平并列、竖直并列或钻石形等方式排列，本公开在此不做限定。在其它示例性实施方式中，像素单元可以包括三个子像素，三个子像素可以采用水平并列、竖直并列或品字等方式排列，本公开在此不做限定。
85.在示例性实施方式中，水平方向依次设置的多个子像素称为像素行，竖直方向依次设置的多个子像素称为像素列，多个像素行和多个像素列构成阵列排布的像素阵列。
86.图3为一种显示基板的剖面结构示意图，示意了显示基板三个子像素的结构。如图3所示，在垂直于显示基板的平面上，显示基板可以包括设置在基底101上的驱动电路层102、设置在驱动电路层102远离基底一侧的发光结构层103以及设置在发光结构层103远离基底一侧的封装层104。在一些可能的实现方式中，显示基板可以包括其它膜层，如隔垫柱等，本公开在此不做限定。
87.在示例性实施方式中，基底101可以是柔性基底，或者可以是刚性基底。每个子像素的驱动电路层102可以包括多个信号线和像素驱动电路，像素驱动电路可以包括多个晶体管和存储电容，图3中仅以一个驱动晶体管210和一个存储电容211为例进行示意。每个子像素的发光结构层103可以包括构成发光器件的多个膜层，多个膜层可以包括阳极301、像素定义层302、有机发光层303和阴极304，阳极301通过过孔与驱动晶体管210的漏电极连接，有机发光层303与阳极301连接，阴极304与有机发光层303连接，有机发光层303在阳极301和阴极304驱动下出射相应颜色的光线。封装层104可以包括叠设的第一封装层401、第二封装层402和第三封装层403，第一封装层401和第三封装层403可以采用无机材料，第二封装层402可以采用有机材料，第二封装层402设置在第一封装层401和第三封装层403之间，可以保证外界水汽无法进入发光结构层103。
88.在示例性实施方式中，有机发光层303可以包括叠设的空穴注入层(hole injection layer，简称hil)、空穴传输层(hole transport layer，简称htl)、电子阻挡层(electron block layer，简称ebl)、发光层(emitting layer，简称eml)、空穴阻挡层(hole block layer，简称hbl)、电子传输层(electron transport layer，简称etl)和电子注入层(electron injection layer，简称eil)。在示例性实施方式中，所有子像素的空穴注入层和电子注入层可以是连接在一起的共通层，所有子像素的空穴传输层和电子传输层可以是
连接在一起的共通层，所有子像素的空穴阻挡层可以是连接在一起的共通层，相邻子像素的发光层和电子阻挡层可以有少量的交叠，或者可以是隔离的。
89.在示例性实施方式中，像素驱动电路可以是3t1c、4t1c、5t1c、5t2c、6t1c、7t1c或8t1c结构。图4为一种像素驱动电路的等效电路示意图。如图4所示，像素驱动电路可以包括7个晶体管(第一晶体管t1到第七晶体管t7)和1个存储电容c，像素驱动电路分别与8个信号线(数据信号线d、第一扫描信号线s1、第二扫描信号线s2、发光信号线e、第一初始信号线init1、第二初始信号线init2、第一电源线vdd和第二电源线vss)连接。
90.在示例性实施方式中，像素驱动电路可以包括第一节点n1、第二节点n2和第三节点n3。其中，第一节点n1分别与第三晶体管t3的第一极、第四晶体管t4的第二极和第五晶体管t5的第二极连接，第二节点n2分别与第一晶体管的第二极、第二晶体管t2的第一极、第三晶体管t3的控制极和存储电容c的第二端连接，第三节点n3分别与第二晶体管t2的第二极、第三晶体管t3的第二极和第六晶体管t6的第一极连接。
91.在示例性实施方式中，存储电容c的第一端与第一电源线vdd连接，存储电容c的第二端与第二节点n2连接，即存储电容c的第二端与第三晶体管t3的控制极连接。
92.第一晶体管t1的控制极与第二扫描信号线s2连接，第一晶体管t1的第一极与第一初始信号线init1连接，第一晶体管的第二极与第二节点n2连接。当导通电平扫描信号施加到第二扫描信号线s2时，第一晶体管t1将第一初始电压传输到第三晶体管t3的控制极，以使第三晶体管t3的控制极的电荷量初始化。
93.第二晶体管t2的控制极与第一扫描信号线s1连接，第二晶体管t2的第一极与第二节点n2连接，第二晶体管t2的第二极与第三节点n3连接。当导通电平扫描信号施加到第一扫描信号线s1时，第二晶体管t2使第三晶体管t3的控制极与第二极连接。
94.第三晶体管t3的控制极与第二节点n2连接，即第三晶体管t3的控制极与存储电容c的第二端连接，第三晶体管t3的第一极与第一节点n1连接，第三晶体管t3的第二极与第三节点n3连接。第三晶体管t3可以称为驱动晶体管，第三晶体管t3根据其控制极与第一极之间的电位差来确定在第一电源线vdd与第二电源线vss之间流动的驱动电流的量。
95.第四晶体管t4的控制极与第一扫描信号线s1连接，第四晶体管t4的第一极与数据信号线d连接，第四晶体管t4的第二极与第一节点n1连接。第四晶体管t4可以称为开关晶体管、扫描晶体管等，当导通电平扫描信号施加到第一扫描信号线s1时，第四晶体管t4使数据信号线d的数据电压输入到像素驱动电路。
96.第五晶体管t5的控制极与发光信号线e连接，第五晶体管t5的第一极与第一电源线vdd连接，第五晶体管t5的第二极与第一节点n1连接。第六晶体管t6的控制极与发光信号线e连接，第六晶体管t6的第一极与第三节点n3连接，第六晶体管t6的第二极与发光器件的第一极连接。第五晶体管t5和第六晶体管t6可以称为发光晶体管。当导通电平发光信号施加到发光信号线e时，第五晶体管t5和第六晶体管t6通过在第一电源线vdd与第二电源线vss之间形成驱动电流路径而使发光器件发光。
97.第七晶体管t7的控制极与第一扫描信号线s1连接，第七晶体管t7的第一极与第二初始信号线init2连接，第七晶体管t7的第二极与发光器件的第一极连接。当导通电平扫描信号施加到第一扫描信号线s1时，第七晶体管t7将第二初始电压传输到发光器件的第一极，以使发光器件的第一极中累积的电荷量初始化或释放发光器件的第一极中累积的电荷
量。
98.在示例性实施方式中，发光器件可以是oled，包括叠设的第一极(阳极)、有机发光层和第二极(阴极)，或者可以是qled，包括叠设的第一极(阳极)、量子点发光层和第二极(阴极)。
99.在示例性实施方式中，发光器件的第二极与第二电源线vss连接，第二电源线vss的信号为低电平信号，第一电源线vdd的信号为持续提供高电平信号。第一扫描信号线s1为本显示行像素驱动电路中的扫描信号线，第二扫描信号线s2为上一显示行像素驱动电路中的扫描信号线，即对于第n显示行，第一扫描信号线s1为s(n)，第二扫描信号线s2为s(n-1)，本显示行的第二扫描信号线s2与上一显示行像素驱动电路中的第一扫描信号线s1为同一信号线，可以减少显示面板的信号线，实现显示面板的窄边框。
100.在示例性实施方式中，第一晶体管t1到第七晶体管t7可以是p型晶体管，或者可以是n型晶体管。像素驱动电路中采用相同类型的晶体管可以简化工艺流程，减少显示面板的工艺难度，提高产品的良率。在一些可能的实现方式中，第一晶体管t1到第七晶体管t7可以包括p型晶体管和n型晶体管。
101.在示例性实施方式中，第一晶体管t1到第七晶体管t7可以采用低温多晶硅薄膜晶体管，或者可以采用氧化物薄膜晶体管，或者可以采用低温多晶硅薄膜晶体管和氧化物薄膜晶体管。低温多晶硅薄膜晶体管的有源层采用低温多晶硅(low temperature poly-silicon，简称ltps)，氧化物薄膜晶体管的有源层采用氧化物半导体(oxide)。低温多晶硅薄膜晶体管具有迁移率高、充电快等优点，氧化物薄膜晶体管具有漏电流低等优点，将低温多晶硅薄膜晶体管和氧化物薄膜晶体管集成在一个显示基板上，形成低温多晶氧化物(low temperature polycrystalline oxide，简称ltpo)显示基板，可以利用两者的优势，可以实现低频驱动，可以降低功耗，可以提高显示品质。
102.图5为一种像素驱动电路的工作时序图。下面通过图4示例的像素驱动电路的工作过程说明本公开示例性实施例，图4中的像素驱动电路包括7个晶体管(第一晶体管t1到第六晶体管t7)、1个存储电容c和8个信号线(数据信号线d、第一扫描信号线s1、第二扫描信号线s2、发光信号线e、第一初始信号线init1、第二初始信号线init2、第一电源线vdd和第二电源线vss)，7个晶体管均为p型晶体管。
103.在示例性实施方式中，以oled为例，像素驱动电路的工作过程可以包括：
104.第一阶段a1，称为复位阶段，第二扫描信号线s2的信号为低电平信号，第一扫描信号线s1和发光信号线e的信号为高电平信号。第二扫描信号线s2的信号为低电平信号，使第一晶体管t1导通，第一初始信号线init1的第一初始电压提供至第二节点n2，对存储电容c进行初始化，清除存储电容中原有数据电压。第一扫描信号线s1和发光信号线e的信号为高电平信号，使第二晶体管t2、第四晶体管t4、第五晶体管t5、第六晶体管t6和第七晶体管t7断开，此阶段oled不发光。
105.第二阶段a2、称为数据写入阶段或者阈值补偿阶段，第一扫描信号线s1的信号为低电平信号，第二扫描信号线s2和发光信号线e的信号为高电平信号，数据信号线d输出数据电压。此阶段由于存储电容c的第二端为低电平，因此第三晶体管t3导通。第一扫描信号线s1的信号为低电平信号使第二晶体管t2、第四晶体管t4和第七晶体管t7导通。第二晶体管t2和第四晶体管t4导通使得数据信号线d输出的数据电压经过第一节点n1、导通的第三
晶体管t3、第三节点n3、导通的第二晶体管t2提供至第二节点n2，并将数据信号线d输出的数据电压与第三晶体管t3的阈值电压之差充入存储电容c，存储电容c的第二端(第二节点n2)的电压为vd-|vth|，vd为数据信号线d输出的数据电压，vth为第三晶体管t3的阈值电压。第七晶体管t7导通使得第二初始信号线init2的第二初始电压提供至oled的第一极，对oled的第一极进行初始化(复位)，清空其内部的预存电压，完成初始化，确保oled不发光。第二扫描信号线s2的信号为高电平信号，使第一晶体管t1断开。发光信号线e的信号为高电平信号，使第五晶体管t5和第六晶体管t6断开。
106.第三阶段a3、称为发光阶段，发光信号线e的信号为低电平信号，第一扫描信号线s1和第二扫描信号线s2的信号为高电平信号。发光信号线e的信号为低电平信号，使第五晶体管t5和第六晶体管t6导通，第一电源线vdd输出的电源电压通过导通的第五晶体管t5、第三晶体管t3和第六晶体管t6向oled的第一极提供驱动电压，驱动oled发光。
107.在像素驱动电路驱动过程中，流过第三晶体管t3(驱动晶体管)的驱动电流由其栅电极和第一极之间的电压差决定。由于第二节点n2的电压为vdata-|vth|，因而第三晶体管t3的驱动电流为：
108.i＝k*(vgs-vth)2＝k*[(vdd-vd |vth|)-vth]2＝k*[(vdd-vd]2[0109]
其中，i为流过第三晶体管t3的驱动电流，也就是驱动oled的驱动电流，k为常数，vgs为第三晶体管t3的栅电极和第一极之间的电压差，vth为第三晶体管t3的阈值电压，vd为数据信号线d输出的数据电压，vdd为第一电源线vdd输出的电源电压。
[0110]
随着oled显示技术的发展，消费者对显示产品显示效果的要求越来越高，极窄边框成为显示产品发展的新趋势，因此边框的窄化甚至无边框设计在oled显示产品设计中越来越受到重视。一种显示基板中，通常包括显示区域和位于显示区域一侧的绑定区域，绑定区域可以至少包括沿着远离显示区域的方向依次设置的第一扇出区、弯折区、驱动芯片区和绑定引脚区。第一扇出区至少包括数据扇出线，多条数据扇出线被配置为以扇出(fanout)走线方式连接显示区域的数据信号线(data line)。弯折区可以包括设置有凹槽的复合绝缘层，被配置为使绑定区域弯折到显示区域的背面。驱动芯片区可以包括集成电路(integrated circuit，简称ic)，被配置为与多条数据扇出线连接。绑定引脚区可以包括绑定焊盘(bonding pad)，被配置为与外部的柔性线路板(flexible printed circuit，简称fpc)绑定连接。通常，绑定区域的宽度小于显示区域的宽度，绑定区域中集成电路和绑定焊盘的信号线需要通过第一扇出区以扇出方式才能引入到较宽的显示区域，显示区域与绑定区域的宽度差距越大，扇形区中斜向扇出线越多，驱动芯片区与显示区域之间的距离就越大，因而扇形区占用空间较大，导致下边框的窄化设计难度较大，下边框一直维持在2.0mm左右。
[0111]
图6为本公开示例性实施例一种显示基板的平面结构示意图。如图6所示，显示基板10可以包括显示区域100、位于显示区域100一侧的绑定区域200以及位于显示区域100其它侧的边框区域300。在示例性实施方式中，显示区域100可以是平坦化区域，包括组成像素阵列的多个子像素pxij、多条数据信号线和多条数据扇出线，多个子像素pxij配置为显示动态图片或静止图像，多条数据信号线配置为向多个子像素pxij提供数据信号，多条数据扇出线与多条数据信号线对应连接，配置为使多条数据信号线通过多条数据扇出线与绑定区域200中的多条引出线对应连接。在示例性实施方式中，显示基板可以采用柔性基板，因
而显示基板可以是可变形的，例如卷曲、弯曲、折叠或卷起。
[0112]
在示例性实施方式中，显示区域100可以包括以矩阵方式排布的多个像素单元，至少一个像素单元可以包括出射红色光线的红色子像素r、出射蓝色光线的蓝色子像素b、出射绿色光线的第一绿色子像素g1和出射绿色光线的第二绿色子像素g2。在示例性实施方式中，红色子像素r可以包括出射红色光线的红色发光器件和与红色发光器件连接的红色电路单元，蓝色子像素b可以包括出射蓝色光线的蓝色发光器件和与蓝色发光器件连接的蓝色电路单元，第一绿色子像素g1可以包括出射绿色光线的第一绿色发光器件和与第一绿色发光器件连接的第一绿色电路单元，第二绿色子像素g2可以包括出射绿色光线的第二绿色发光器件和与第二绿色发光器件连接的第二绿色电路单元，红色电路单元、蓝色电路单元、第一绿色电路单元和第二绿色电路单元构成一个电路单元组，至少一个电路单元组中的四个电路单元可以采用正方形方式排列。在示例性实施方式中，多个子像素可以形成多个像素行和多个像素列，多个电路单元可以形成多个电路单元行和多个电路单元列。本公开中所说的子像素，是指按照发光器件划分的区域，本公开中所说的电路单元，是指按照像素驱动电路划分的区域。在示例性实施方式中，子像素与电路单元两者的位置可以是对应的，或者，子像素与电路单元两者的位置可以是不对应的。
[0113]
在示例性实施方式中，绑定区域200可以包括沿着远离显示区域方向依次设置的引线区201、弯折区202、驱动芯片区和绑定引脚区，引线区201连接到显示区域100，弯折区202连接到引线区201。
[0114]
在示例性实施方式中，引线区201可以设置相互平行的多条引出线，多条引出线沿着远离显示区域的方向延伸，多条引出线的一端与显示区域100中的多条数据扇出线对应连接，多条引出线的另一端跨过弯折区202连接驱动芯片区的集成电路，使得集成电路通过引出线和数据扇出线将数据信号施加到数据信号线。由于引线区中不需要设置扇形状的斜线，有效减小了引线区竖直方向的长度，大大缩减了下边框宽度，使得显示装置的上边框、下边框、左边框和右边框的宽度相近，均为1.0mm以下，提高了屏占比，有利于实现全面屏显示。
[0115]
图7为本公开示例性实施例一种数据信号线和数据扇出线的结构示意图。如图7所示，显示区域100可以包括多条数据信号线42和多条数据扇出线50，绑定区域的引线区201可以包括多条引出线60。在示例性实施方式中，多条数据信号线42可以沿着电路单元列的方向延伸，并沿着电路单元行的方向以设定的间隔顺序设置，每条数据信号线42与显示区域100中一个电路单元列中所有电路单元的像素驱动电路连接。多条数据扇出线50的第一端与多条数据信号线42对应连接，多条数据扇出线50的第二端与引线区201的多条引出线60对应连接，使得显示区域100中的多条数据信号线42通过显示区域100中的多条数据扇出线50与绑定区域200中的多条引出线60对应连接。
[0116]
在示例性实施方式中，显示区域中的数据扇出线的数量与数据信号线的数量可以相同，每条数据信号线通过一条数据扇出线与一条引出线对应连接。或者，显示区域中的数据扇出线的数量可以小于数据信号线的数量，显示区域中的一部分数据信号线通过数据扇出线与引出线对应连接，另一部分数据信号线与引出线直接连接，本公开在此不做限定。
[0117]
本公开提供了一种显示基板，包括设置在基底上的驱动电路层，所述驱动电路层包括多个电路单元，至少一个电路单元包括像素驱动电路、向所述像素驱动电路提供电源
信号的第一电源线、向所述像素驱动电路提供数据信号的数据信号线以及与所述数据信号线连接的数据扇出线；至少一个第一电源线、数据信号线和数据扇出线沿第一方向延伸，并沿着第二方向间隔设置，至少一个数据扇出线设置在所述第一电源线和所述数据信号线之间，所述第一方向与所述第二方向交叉。
[0118]
在示例性实施方式中，所述数据扇出线通过过孔与所述数据信号线连接。
[0119]
在示例性实施方式中，所述数据扇出线在显示基板平面内的正投影与所述第一电源线在显示基板平面内的正投影没有重叠区域，所述数据扇出线在显示基板平面内的正投影与所述数据信号线在显示基板平面内的正投影没有重叠区域。
[0120]
在示例性实施方式中，所述数据扇出线至少包括第一数据扇出线，所述第一数据扇出线设置在所述第一电源线和所述数据信号线之间。
[0121]
在示例性实施方式中，至少一个电路单元还包括向所述像素驱动电路提供初始信号的初始信号线，所述初始信号线包括主体部分沿所述第一方向延伸的第一初始信号线和主体部分沿所述第二方向延伸的初始信号连接线，所述初始信号连接线通过过孔与所述第一初始信号线连接；所述数据扇出线在显示基板平面内的正投影与所述初始信号连接线在显示基板平面内的正投影至少部分交叠。
[0122]
在示例性实施方式中，所述初始信号连接线通过过孔与所述第一初始信号线连接。
[0123]
在示例性实施方式中，所述数据扇出线至少包括第二数据扇出线，所述第二数据扇出线在显示基板平面内的正投影与所述初始信号连接线在显示基板平面内的正投影至少部分交叠。
[0124]
图8为本公开示例性实施例一种驱动电路层中数据扇出线的示意图。如图8所示并结合图2，在平行于显示基板的平面内，驱动电路层可以包括多个电路单元，沿着第一方向x依次设置的多个电路单元称为电路单元行，沿着第二方向y依次设置的多个电路单元称为电路单元列，多个电路单元行和多个电路单元列构成阵列排布的电路单元阵列，第一方向x与第二方向y交叉。在示例性实施方式中，第一方向x可以是扫描信号线的延伸方向(水平方向)，第二方向y可以是数据信号线的延伸方向(竖直方向)，第一方向x和第二方向y可以相互垂直。
[0125]
在示例性实施方式中，至少一个电路单元行中设置有第一初始信号线31，第一初始信号线31可以沿着第一方向x延伸。至少一个电路单元列中设置有第一电源线41、数据信号线42和数据扇出线50，第一电源线41、数据信号线42和数据扇出线50可以均沿着第二方向y延伸，且沿着第一方向x间隔设置。在示例性实施方式中，在第二方向y，数据扇出线50可以设置在第一电源线41和数据信号线42之间，数据扇出线50在显示基板平面内的正投影与第一电源线41在显示基板平面内的正投影没有重叠区域，数据扇出线50在显示基板平面内的正投影与数据信号线42在显示基板平面内的正投影没有重叠区域。
[0126]
图9为本公开示例性实施例一种驱动电路层的结构示意图，示意了八个电路单元(2个电路单元行4个电路单元列)的平面结构，为图7中a区域的放大图。如图9所示，在平行于显示基板的平面内，至少一个电路单元可以包括：第一扫描信号线21、第二扫描信号线22、发光信号线23、第一初始信号线31、第二初始信号线32、第一电源线41、数据信号线42、初始信号连接线43、第一数据扇出线52、第二数据扇出线53和像素驱动电路，像素驱动电路
可以包括存储电容和7个晶体管，7个晶体管包括第一晶体管t1、第二晶体管t2、第三晶体管t3、第四晶体管t4、第五晶体管t5、第六晶体管t6和第七晶体管t7，第三晶体管可以为驱动晶体管。
[0127]
在示例性实施方式中，第一扫描信号线21、第二扫描信号线22、发光信号线23、第一初始信号线31和第二初始信号线32的主体部分可以沿着第一方向x延伸，第一电源线41、数据信号线42、初始信号连接线43、第一数据扇出线52和第二数据扇出线53的主体部分可以沿着第二方向y延伸。
[0128]
在示例性实施方式中，在垂直于显示基板的平面内，驱动电路层可以至少包括在基底上依次设置的半导体层、第一导电层、第二导电层、第三导电层和第四导电层。在示例性实施方式中，半导体层可以包括多个晶体管的有源层，第一导电层可以包括第一扫描信号线21、第二扫描信号线22、多个晶体管的栅电极和存储电容的第一极板，第二导电层可以包括第一初始信号线31、第二初始信号线32和存储电容的第二极板，第三导电层可以包括第一电源线41、数据信号线42、初始信号连接线43和多个晶体管的第一极和第二极，第四导电层可以包括第一数据扇出线52和第二数据扇出线53。
[0129]
在示例性实施方式中，位于第三导电层中的初始信号连接线43可以通过过孔与位于第二导电层中的第一初始信号线31连接，使得主体部分沿着第一方向x延伸第一初始信号线31和主体部分沿着第二方向y延伸的初始信号连接线43构成网格状，多个电路单元行和多个电路单元列中的第一初始信号线31具有相同的电位。
[0130]
在示例性实施方式中，驱动电路层可以至少包括第一绝缘层、第二绝缘层、第三绝缘层、第四绝缘层和第五绝缘层，第一绝缘层设置在基底与半导体层之间，第二绝缘层设置在半导体层和第一导电层之间，第三绝缘层设置在第一导电层与第二导电层之间，第四绝缘层设置在第二导电层与第三导电层之间，第五绝缘层设置在第三导电层与第四导电层之间。
[0131]
在示例性实施方式中，第一数据扇出线52中的至少部分设置在第一电源线41和数据信号线42之间，第一数据扇出线52在显示基板平面内的正投影与第一电源线41在显示基板平面内的正投影没有重叠区域，第一数据扇出线52在显示基板平面内的正投影与数据信号线42的主体部分在显示基板平面内的正投影没有重叠区域，数据信号线42的主体部分是指数据信号线42中沿着第二方向y延伸的部分。
[0132]
在示例性实施方式中，第二数据扇出线53在显示基板平面内的正投影与初始信号连接线43在显示基板平面内的正投影至少部分重叠。
[0133]
下面通过显示基板的制备过程进行示例性说明。本公开所说的“图案化工艺”，对于金属材料、无机材料或透明导电材料，包括涂覆光刻胶、掩模曝光、显影、刻蚀、剥离光刻胶等处理，对于有机材料，包括涂覆有机材料、掩模曝光和显影等处理。沉积可以采用溅射、蒸镀、化学气相沉积中的任意一种或多种，涂覆可以采用喷涂、旋涂和喷墨打印中的任意一种或多种，刻蚀可以采用干刻和湿刻中的任意一种或多种，本公开不做限定。“薄膜”是指将某一种材料在基底上利用沉积、涂覆或其它工艺制作出的一层薄膜。若在整个制作过程当中该“薄膜”无需图案化工艺，则该“薄膜”还可以称为“层”。若在整个制作过程当中该“薄膜”需图案化工艺，则在图案化工艺前称为“薄膜”，图案化工艺后称为“层”。经过图案化工艺后的“层”中包含至少一个“图案”。本公开所说的“a和b同层设置”是指，a和b通过同一次
图案化工艺同时形成，膜层的“厚度”为膜层在垂直于显示基板方向上的尺寸。本公开示例性实施例中，“b的正投影位于a的正投影的范围之内”或者“a的正投影包含b的正投影”是指，b的正投影的边界落入a的正投影的边界范围内，或者a的正投影的边界与b的正投影的边界重叠。
[0134]
在示例性实施方式中，以八个电路单元(2个电路单元行4个电路单元列)为例，驱动电路层的制备过程可以包括如下操作。
[0135]
(1)形成半导体层图案。在示例性实施例中，形成半导体层图案可以包括：在基底上依次沉积第一绝缘薄膜和半导体薄膜，通过图案化工艺对半导体薄膜进行图案化，形成覆盖基底的第一绝缘层，以及设置在第一绝缘层上的半导体层，如图10所示。
[0136]
在示例性实施例中，每个电路单元的半导体层可以包括第一晶体管t1的第一有源层11至第七晶体管t7的第七有源层17，且第一有源层11至第七有源层17为相互连接的一体结构，每个电路单元列中第m行电路单元的第六有源层16与第m 1行电路单元的第七有源层17相互连接，即每个电路单元列中相邻电路单元的半导体层为相互连接的一体结构。
[0137]
在示例性实施例中，第m行电路单元中的第一有源层11、第二有源层12、第四有源层14和第七有源层17位于本电路单元的第三有源层13远离第m 1行电路单元的一侧，第一有源层11和第七有源层17位于第二有源层12和第四有源层14远离第三有源层13的一侧，第m行电路单元中的第五有源层15和第六有源层16位于第三有源层13靠近第m 1行电路单元的一侧。
[0138]
在示例性实施例中，第一有源层11的形状可以呈“n”字形，第二有源层12的形状可以呈“7”字形，第三有源层13的形状可以呈“几”字形，第四有源层14和第七有源层17的形状可以呈“1”字形，第五有源层15和第六有源层16的形状可以呈“l”字形。
[0139]
在示例性实施例中，每个晶体管的有源层可以包括第一区、第二区以及位于第一区和第二区之间的沟道区。在示例性实施例中，第一有源层11的第一区11-1、第四有源层14的第一区14-1、第五有源层15的第一区15-1和第七有源层17的第一区17-1可以单独设置，第一有源层11的第二区11-2同时作为第二有源层12的第一区12-1，第三有源层13的第一区13-1同时作为第四有源层14的第二区14-2和第五有源层15的第二区15-2，第三有源层13的第二区13-2同时作为第二有源层12的第二区12-2和第六有源层16的第一区16-1，第六有源层16的第二区16-2同时作为第七有源层17的第二区17-2。
[0140]
(2)形成第一导电层图案。在示例性实施例中，形成第一导电层图案可以包括：在形成前述图案的基底上，依次沉积第二绝缘薄膜和第一导电薄膜，通过图案化工艺对第一导电薄膜进行图案化，形成覆盖半导体层图案的第二绝缘层，以及设置在第二绝缘层上的第一导电层图案，第一导电层图案至少包括：第一扫描信号线21、第二扫描信号线22、发光控制线23和第一极板24，如图11a和图11b所示，图11b为图11a中第一导电层的平面示意图。在示例性实施例中，第一导电层可以称为第一栅金属(gate 1)层。
[0141]
结合图10至图11b所示，第一扫描信号线21、第二扫描信号线22和发光控制线23的主体部分可以沿第一方向x延伸。第m行电路单元中的第一扫描信号线21和第二扫描信号线22可以位于本电路单元的第一极板24远离第m 1行电路单元的一侧，第二扫描信号线22位于本电路单元的第一扫描信号线21远离第一极板24的一侧，发光控制线23可以位于本电路单元的第一极板24靠近第m 1行电路单元的一侧。
[0142]
在示例性实施例中，第一极板24可以为矩形状，矩形状的角部可以设置倒角，第一极板24在基底上的正投影与第三晶体管t3的第三有源层13在基底上的正投影存在重叠区域。在示例性实施例中，第一极板24可以同时作为存储电容的一个极板和第三晶体管t3的栅电极。
[0143]
在示例性实施例中，第一扫描信号线21与第二有源层12相重叠的区域作为第二晶体管t2的栅电极，第一扫描信号线21设置有向第二扫描信号线22一侧凸起的栅极块21-1，栅极块21-1在基底上的正投影与第二有源层12在基底上的正投影存在重叠区域，形成双栅结构的第二晶体管t2。第一扫描信号线21与第四有源层14相重叠的区域作为第四晶体管t4的栅电极。第二扫描信号线22与第一有源层11相重叠的区域作为双栅结构的第一晶体管t1的栅电极，第二扫描信号线22与第七有源层17相重叠的区域作为第七晶体管t7的栅电极，发光控制线23与第五有源层15相重叠的区域作为第五晶体管t5的栅电极，发光控制线23与第六有源层16相重叠的区域作为第六晶体管t6的栅电极。
[0144]
在示例性实施例中，形成第一导电层图案后，可以利用第一导电层作为遮挡，对半导体层进行导体化处理，被第一导电层遮挡区域的半导体层形成第一晶体管t1至第七晶体管t7的沟道区域，未被第一导电层遮挡区域的半导体层被导体化，即第一有源层至第七有源层的第一区和第二区均被导体化。
[0145]
(3)形成第二导电层图案。在示例性实施例中，形成第二导电层图案可以包括：在形成前述图案的基底上，依次沉积第三绝缘薄膜和第二导电薄膜，采用图案化工艺对第二导电薄膜进行图案化，形成覆盖第一导电层的第三绝缘层，以及设置在第三绝缘层上的第二导电层图案，第二导电层图案至少包括：第一初始信号线31、第二初始信号线32、第二极板33和屏蔽电极34，如图12a和图12b所示，图12b为图12a中第二导电层的平面示意图。在示例性实施例中，第二导电层可以称为第二栅金属(gate 2)层。
[0146]
结合图10至图12b所示，第一初始信号线31和第二初始信号线32的主体部分可以沿第一方向x延伸，第m行电路单元中的第一初始信号线31可以位于本电路单元的第一扫描信号线21和第二扫描信号线22之间，第二初始信号线32可以位于本电路单元的第二扫描信号线22远离第一扫描信号线21的一侧。第二极板33作为存储电容的另一个极板，位于本电路单元的第一扫描信号线21和发光控制线23之间。屏蔽电极34位于本电路单元的第一扫描信号线21(不包含栅极块21-1的主体部分)与第二初始信号线32之间，屏蔽电极34配置为屏蔽数据电压跳变对关键节点的影响，避免数据电压跳变影响像素驱动电路的关键节点的电位，提高显示效果。
[0147]
在示例性实施例中，第二极板33的轮廓可以为矩形状，矩形状的角部可以设置倒角，第二极板33在基底上的正投影与第一极板24在基底上的正投影存在重叠区域，第一极板24和第二极板33构成像素驱动电路的存储电容。第二极板33上设置有开口35，开口35可以位于第二极板33的中部。开口35可以为矩形，使第二极板33形成环形结构。开口35暴露出覆盖第一极板24的第三绝缘层，且第一极板24在基底上的正投影包含开口35在基底上的正投影。在示例性实施例中，开口35配置为容置后续形成的第一过孔，第一过孔位于开口35内并暴露出第一极板24，使后续形成的第一晶体管t1的第二极与第一极板24连接。
[0148]
在示例性实施例中，第一方向x或第一方向x的反方向上相邻电路单元的第二极板33之间可以通过极板连接线连接，极板连接线的第一端与本电路单元的第二极板33连接，
极板连接线的第二端沿着第一方向x或者第一方向x的反方向延伸，并与相邻电路单元的第二极板33连接，即极板连接线配置为使一电路单元行上相邻电路单元的第二极板33相互连接。在示例性实施例中，通过极板连接线可以使一电路单元行中多个电路单元的第二极板形成相互连接的一体结构，一体结构的第二极板可以复用为电源信号连接线，保证一电路单元行中的多个第二极板具有相同的电位，有利于提高面板的均一性，避免显示基板的显示不良，保证显示基板的显示效果。
[0149]
(4)形成第四绝缘层图案。在示例性实施例中，形成第四绝缘层图案可以包括：在形成前述图案的基底上，沉积第四绝缘薄膜，采用图案化工艺对第四绝缘薄膜进行图案化，形成覆盖第二导电层的第四绝缘层，每个电路单元中设置有多个过孔，多个过孔至少包括：第一过孔v1、第二过孔v2、第三过孔v3、第四过孔v4、第五过孔v5、第六过孔v6、第七过孔v7、第十一过孔v11、第九过孔v9、第十过孔v10和第十一过孔v11，如图13a和图13b所示，图13b为图13a中多个过孔的平面示意图。
[0150]
结合图10至图13b所示，第一过孔v1在基底上的正投影位于第二极板33的开口35在基底上的正投影的范围之内，第一过孔v1内的第四绝缘层和第三绝缘层被刻蚀掉，暴露出第一极板24的表面。第一过孔v1配置为使后续形成的第一晶体管t1的第二极与通过该过孔与第一极板24连接。
[0151]
在示例性实施例中，第二过孔v2在基底上的正投影位于第二极板33在基底上的正投影的范围之内，第二过孔v2内的第四绝缘层被刻蚀掉，暴露出第二极板33的表面。第二过孔v2配置为使后续形成的第一电源线通过该过孔与第二极板33连接。在示例性实施例中，作为电源过孔的第二过孔v2可以包括多个，多个第二过孔v2可以沿着第二方向y依次排列，以增加第一电源线与第二极板33的连接可靠性。
[0152]
在示例性实施例中，第三过孔v3在基底上的正投影位于第五有源层在基底上的正投影的范围之内，第三过孔v3内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第五有源层的第一区的表面。第三过孔v3配置为使后续形成的第一电源线通过该过孔与第五有源层连接。
[0153]
在示例性实施例中，第四过孔v4在基底上的正投影位于第六有源层在基底上的正投影的范围之内，第四过孔v4内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第六有源层的第二区(也是第七有源层的第二区)的表面。第四过孔v4配置为使后续形成的第六晶体管t6的第二极通过该过孔与第六有源层连接，以及使后续形成的第七晶体管t7的第二极通过该过孔与第七有源层连接。
[0154]
在示例性实施例中，第五过孔v5在基底上的正投影位于第四有源层在基底上的正投影的范围之内，第五过孔v5内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第四有源层的第一区的表面。第五过孔v5配置为使后续形成的数据信号线通过该过孔与第四有源层连接，第五过孔v5称为数据写入孔。
[0155]
在示例性实施例中，第六过孔v6在基底上的正投影位于第二有源层在基底上的正投影的范围之内，第六过孔v6内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第二有源层的第一区(也是第一有源层的第二区)的表面。第六过孔v6配置为使后续形成的第一晶体管t1的第二极通过该过孔与第一有源层连接，以及使后续形成的第二晶体管t2的第一极通过该过孔与第二有源层连接。
[0156]
在示例性实施例中，第七过孔v7在基底上的正投影位于第七有源层在基底上的正投影的范围之内，第七过孔v7内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第七有源层的第一区的表面。第七过孔v7配置为使后续形成的第七晶体管t7的第一极通过该过孔与第七有源层连接。
[0157]
在示例性实施例中，第八过孔v8在基底上的正投影位于第一有源层在基底上的正投影的范围之内，第八过孔v8内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第一有源层的第一区的表面。第八过孔v8配置为使后续形成的第一晶体管t1的第一极通过该过孔与第一有源层连接。
[0158]
在示例性实施例中，第九过孔v9在基底上的正投影位于第一初始信号线31在基底上的正投影的范围之内，第九过孔v9内的第四绝缘层被刻蚀掉，暴露出第一初始信号线31的表面。第九过孔v9配置为使后续形成的第一晶体管t1的第一极通过该过孔与第一初始信号线31连接。
[0159]
在示例性实施例中，第十过孔v10在基底上的正投影位于第二初始信号线32在基底上的正投影的范围之内，第十过孔v10内的第四绝缘层被刻蚀掉，暴露出第二初始信号线32的表面。第十过孔v10配置为使后续形成的第七晶体管t7的第一极通过该过孔与第二初始信号线32连接。
[0160]
在示例性实施例中，第十一过孔v11在基底上的正投影位于屏蔽电极34在基底上的正投影的范围之内，第十一过孔v11内的第四绝缘层被刻蚀掉，暴露出屏蔽电极34的表面。第十一过孔v11配置为使后续形成的第一电源线通过该过孔与屏蔽电极34连接。
[0161]
(5)形成第三导电层图案。在示例性实施例中，形成第三导电层可以包括：在形成前述图案的基底上，沉积第三导电薄膜，采用图案化工艺对第三导电薄膜进行图案化，形成设置在第四绝缘层上的第三导电层，第三导电层至少包括：第一电源线41、数据信号线42、初始信号连接线43、第一连接电极44、第二连接电极45和第三连接电极46，如图14a和图14b所示，图14b为图14a中第三导电层的平面示意图。在示例性实施例中，第三导电层可以称为第一源漏金属(sd1)层。
[0162]
结合图10至图14b所示，第一电源线41的主体部分可以沿着第二方向y延伸，第一电源线41一方面通过第二过孔v2与第二极板33连接，另一方面通过第三过孔v3与第五有源层连接，又一方面通过第十一过孔v11与屏蔽电极34连接，使屏蔽电极34和第二极板33具有与第一电源线41相同的电位。由于屏蔽电极34与第一电源线41连接，且屏蔽电极34的至少部分区域(如屏蔽电极34右侧的竖直部)位于第一连接电极44(作为第一晶体管t1的第二极和第二晶体管t2的第一极，即第二节点n2)与数据信号线42之间，可以有效屏蔽了数据电压跳变对像素驱动电路中关键节点的影响，避免了数据电压跳变影响像素驱动电路的关键节点的电位，提高了显示效果。
[0163]
在示例性实施例中，数据信号线42的主体部分可以沿着第二方向y延伸，数据信号线42通过第五过孔v5与第四有源层的第一区连接，因而实现了数据信号线42将数据信号写入第四晶体管t4。
[0164]
在示例性实施例中，初始信号连接线43可以为主体部分沿着第二方向y延伸的折线形，在每个电路单元中，初始信号连接线43一方面通过第九过孔v9与第一初始信号线31连接，另一方面通过第八过孔v8与第一有源层的第一区连接，初始信号连接线43可以作为
第一晶体管t1的第一极，因而实现了第一初始信号线31将第一初始信号写入第一晶体管t1。
[0165]
在示例性实施例中，初始信号连接线43可以包括相互连接的第一线段43-1和第二线段43-2，第一线段43-1可以为沿着第二方向y延伸的直线段，第二线段43-2可以为折线段。
[0166]
在示例性实施例中，第二线段43-2可以包括主体部分沿着第一方向x延伸的第一子线段43-2a和第三子线段43-2c，以及主体部分沿着第二方向y延伸的第二子线段43-2b。在一个电路单元列中，第m电路单元的第一子线段43-2a的第一端与第m-1电路单元的第一线段43-1连接，第二端沿着第一方向x延伸后与第二子线段43-2b的第一端连接，第二子线段43-2b的第二端沿着第二方向y延伸后，与第三子线段43-2c的第一端连接，第三子线段43-2c的第二端沿着第一方向x的反方向延伸后与本电路单元的第一线段43-1连接。
[0167]
在示例性实施例中，每个电路单元列中第m行电路单元的初始信号连接线43与第m 1行电路单元的初始信号连接线43相互连接，即每个电路单元列中相邻电路单元的初始信号连接线43为相互连接的一体结构。由于初始信号连接线43通过第九过孔v9与第一初始信号线31连接，因而一体结构的初始信号连接线43可以复用为竖向的初始信号线，沿着第一方向x延伸的第一初始信号线31和主体部分沿着第二方向y延伸的初始信号连接线43形成网格状。本公开通过设置初始信号连接线与第一初始信号线连接，使得第一初始信号线形成网状结构，多个电路单元行和多个电路单元列中的多个第一初始信号线31具有相同的电位，不仅有效降低了第一初始信号线的电阻，减小了第一初始电压的压降，而且有效提升了显示基板中第一初始电压的均一性，有效提升了显示均一性，提高了显示品质和显示质量。
[0168]
在示例性实施例中，初始信号连接线43在基底上的正投影与屏蔽电极34在基底上的正投影存在重叠区域。
[0169]
在示例性实施例中，第一连接电极44可以为沿着第二方向y延伸的直线形，其第一端通过第六过孔v6与第一有源层的第二区(也是第二有源层的第一区)连接，其第二端通过第一过孔v1与第一极板24连接，使第一极板24、第一晶体管t1的第二极和第二晶体管t2的第一极具有相同的电位。在示例性实施例中，第一连接电极44可以作为第一晶体管t1的第二极和第二晶体管t2的第一极。
[0170]
在示例性实施例中，第二连接电极45可以为沿着第二方向y延伸的直线形，其第一端通过第十过孔v10与第二初始信号线32连接，其第二端通过第七过孔v7与第七有源层的第一区连接，第二连接电极45可以作为第七晶体管t7的第一极，因而实现了第二初始信号线32将第二初始信号写入第七晶体管t7。
[0171]
在示例性实施例中，第三连接电极46通过第四过孔v4与第六有源层的第二区(也是第七有源层的第二区)连接，使第六晶体管t6的第二极和第七晶体管t7的第二极具有相同的电位。在示例性实施例中，第三连接电极46可以作为第六晶体管t6的第二极和第七晶体管t7的第二极。在示例性实施例中，第三连接电极46配置为与后续形成的第一阳极连接电极连接。
[0172]
在示例性实施例中，每个电路单元的第一电源线41可以为非等宽度设计，采用非等宽度设计的第一电源线41不仅可以便于像素结构的布局，而且可以降低第一电源线与数据信号线之间的寄生电容。
[0173]
在示例性实施例中，各个电路单元的第一电源线41、数据信号线42、初始信号连接线43、第一连接电极44、第二连接电极45和第三连接电极46的形状可以相同，或者可以不同，本公开在此不做限定。
[0174]
(6)形成第五绝缘层图案。在示例性实施例中，形成第五绝缘层图案可以包括：在形成前述图案的基底上，沉积第五绝缘薄膜，采用图案化工艺对第五绝缘薄膜进行图案化，形成覆盖第三导电层的第五绝缘层，第五绝缘层上设置有多个过孔，多个过孔至少包括第十二过孔v12，如图15a和图15b所示，图15b为图15a中多个过孔的平面示意图。
[0175]
结合图10至图15b所示，第十二过孔v12在基底上的正投影位于第三连接电极46在基底上的正投影的范围之内，第十二过孔v12内的第五绝缘层被去掉，暴露出第三连接电极46的表面，第十二过孔v12配置为使后续形成的第一阳极连接电极通过该过孔与第三连接电极46连接。
[0176]
在示例性实施例中，各个电路单元中的第十二过孔v12的位置可以相同，或者可以不同，本公开在此不做限定。
[0177]
(7)形成第四导电层图案。在示例性实施例中，形成第四导电层图案可以包括：在形成前述图案的基底上，沉积第四导电薄膜，采用图案化工艺对第四导电薄膜进行图案化，形成设置在第五绝缘层上的第四导电层，第四导电层至少包括：第一阳极连接电极51、第一数据扇出线52和第二数据扇出线53，如图16a和图16b所示，图16b为图16a中第四导电层的平面示意图。在示例性实施例中，第四导电层可以称为第二源漏金属(sd2)层。
[0178]
结合图10至图16b所示，在示例性实施例中，第一阳极连接电极51可以设置每个电路单元中。第一阳极连接电极51通过第十二过孔v12与第三连接电极46连接。由于第三连接电极46通过第四过孔v4与第六有源层的第二区(也是第七有源层的第二区)连接，因而实现了第一阳极连接电极51通过第三连接电极46与第六有源层的第二区(也是第七有源层的第二区)连接。在示例性实施例中，第一阳极连接电极51配置为与后续形成的第二阳极连接电极连接。
[0179]
在示例性实施例中，第n列电路单元中的第一阳极连接电极的形状与第n 2列电路单元中的第一阳极连接电极的形状可以相同，第n 1列电路单元中的第一阳极连接电极的形状与第n 3列电路单元中的第一阳极连接电极的形状可以相同，第一阳极连接电极的形状可以为矩形状。
[0180]
在示例性实施例中，第一数据扇出线52和第二数据扇出线53可以为主体部分沿着第二方向y延伸的直线形，在每个电路单元中，第一数据扇出线52设置在第一电源线41与数据信号线42之间，第一数据扇出线52在基底上的正投影与第一电源线41在基底上的正投影没有重叠区域，第一数据扇出线52在基底上的正投影与数据信号线42的主体部分在基底上的正投影没有重叠区域。
[0181]
一种显示基板中，将第一数据扇出线设置在第一电源线的上方，即第一数据扇出线在基底上的正投影位于第一电源线在基底上的正投影的范围之内。研究表明，该结构造成第一数据扇出线与第一电源线产生较大的寄生电容，寄生电容值达到9ff以上，导致较大的串扰。本公开示例性实施例通过将第一数据扇出线设置在第一电源线与数据信号线之间，第一数据扇出线与第一电源线和数据信号线没有交叠，使得第一数据扇出线避开了第一电源线，有效降低了第一数据扇出线与第一电源线之间的寄生电容，有效降低了串扰。仿
真结构表明，本公开示例性实施例显示基板结构中，第一数据扇出线与第一电源线之间的寄生电容值可降低到6ff以下，串扰程度减小了30％。
[0182]
在示例性实施例中，第二数据扇出线53设置在第一电源线41远离数据信号线42的一侧，第二数据扇出线53在基底上的正投影与初始信号连接线43中的第一线段在基底上的正投影至少部分重叠。
[0183]
本公开示例性实施例通过将第二数据扇出线设置在初始信号连接线所在区域，第二数据扇出线在基底上的正投影与初始信号连接线在基底上的正投影至少部分重叠，使得常压信号的初始信号连接线可以屏蔽第二数据扇出线上数据电压跳变对像素驱动电路的影响，有效降低了数据扇出线对像素驱动电路中关键节点电位影响，提高显示效果。
[0184]
在示例性实施例中，电路单元可以只包括第一数据扇出线52，或者，电路单元可以只包括第二数据扇出线53，或者，电路单元可以同时包括第一数据扇出线52和第二数据扇出线53，本公开在此不做限定。
[0185]
在示例性实施例中，显示基板中的数据扇出线可以包括沿着第一方向x延伸的第三数据扇出线，第三数据扇出线可以与第一数据扇出线连接，或者，第三数据扇出线可以与第二数据扇出线连接，或者，一个第三数据扇出线与第一数据扇出线连接，另一个第三数据扇出线与第二数据扇出线连接，第一数据扇出线、第二数据扇出线或第三数据扇出线可以通过过孔与数据信号线连接，本公开在此不做限定。
[0186]
(8)形成第六绝缘层图案。在示例性实施例中，形成第六绝缘层图案可以包括：在形成前述图案的基底上，沉积第六绝缘薄膜，采用图案化工艺对第六绝缘薄膜进行图案化，形成覆盖第四导电层的第六绝缘层，第六绝缘层上设置有第十三过孔v13，如图17a和图17b所示，图17b为图17a中多个过孔的平面示意图。
[0187]
结合图10至图17b所示，第十三过孔v13在基底上的正投影位于第一阳极连接电极51在基底上的正投影的范围之内，第十三过孔v13内的第六绝缘层被去掉，暴露出第一阳极连接电极51的表面，第十三过孔v13配置为使后续形成的第二阳极连接电极通过该过孔与第一阳极连接电极51连接。
[0188]
在示例性实施例中，各个电路单元中的第十三过孔v13的位置可以相同，或者可以不同，本公开在此不做限定。
[0189]
(9)形成第五导电层图案。在示例性实施例中，形成第五导电层图案可以包括：在形成前述图案的基底上，沉积第五导电薄膜，采用图案化工艺对第五导电薄膜进行图案化，形成设置在第六绝缘层上的第五导电层，第五导电层至少包括：第二阳极连接电极61，如图18a和图18b所示，图18b为图18a中第五导电层的平面示意图。
[0190]
结合图10至图18b所示，在示例性实施例中，第二阳极连接电极61可以设置每个电路单元中。第二阳极连接电极61通过第十三过孔v13与第一阳极连接电极51连接。由于第一阳极连接电极51通过第十二过孔v12与第三连接电极46连接，第三连接电极46通过第四过孔v4与第六有源层的第二区(也是第七有源层的第二区)连接，因而实现了第二阳极连接电极61通过第一阳极连接电极51和第三连接电极46与第六有源层的第二区(也是第七有源层的第二区)连接。在示例性实施例中，第二阳极连接电极61配置为与后续形成的阳极连接。
[0191]
在示例性实施例中，第m行第n列电路单元中的阳极连接电极的形状与第m 1行第n 2列电路单元中的第二阳极连接电极的形状可以相同，第m 1行第n列电路单元中的第二阳
极连接电极的形状与第m行第n 2列电路单元中的第二阳极连接电极的形状可以相同，第n 1列电路单元中的第二阳极连接电极的形状与第n 3列电路单元中的第二阳极连接电极的形状可以相同，第二阳极连接电极的形状可以为矩形状。
[0192]
(10)形成第一平坦层图案。在示例性实施例中，形成第一平坦层图案可以包括：在形成前述图案的基底上，涂覆第一平坦薄膜，采用图案化工艺对第一平坦薄膜进行图案化，形成覆盖第五导电层的第一平坦层，第一平坦层上设置有多个过孔，多个过孔至少包括第十四过孔v14，如图19a和图19b所示，图19b为图19a中多个过孔的平面示意图。
[0193]
结合图10至图19b所示，第十四过孔v14在基底上的正投影位于第二阳极连接电极61在基底上的正投影的范围之内，第十四过孔v14内的第一平坦层被去掉，暴露出第二阳极连接电极61的表面，第十四过孔v14配置为使后续形成的阳极通过该过孔与第二阳极连接电极61连接。
[0194]
至此，在基底上制备完成驱动电路层。在平行于显示基板的平面内，驱动电路层可以包括多个电路单元，每个电路单元可以包括像素驱动电路，以及与像素驱动电路连接的第一扫描信号线、第二扫描信号线、发光控制线、数据信号线、第一电源线、第一初始信号线和第二初始信号线。在示例性实施例中，至少一个电路单元可以包括第一数据扇出线和/或第二数据扇出线，第一数据扇出线设置在第一电源线与数据信号线之间，第二数据扇出线在基底上的正投影与初始信号连接线在基底上的正投影至少部分重叠。在垂直于显示基板的平面内，驱动电路层可以包括在基底上依次叠设的第一绝缘层、半导体层、第二绝缘层、第一导电层、第三绝缘层、第二导电层、第四绝缘层、第三导电层、第五绝缘层、第四导电层、第六绝缘层、第五导电层和第一平坦层，第一数据扇出线和/或第二数据扇出线可以设置在第四导电层。
[0195]
在示例性实施例中，制备完成驱动电路层后，在驱动电路层上制备发光结构层，发光结构层的制备过程可以包括如下操作。
[0196]
(11)形成阳极图案。在示例性实施例中，形成阳极图案可以包括：在形成前述图案的基底上，沉积第六导电薄膜，采用图案化工艺对第六导电薄膜进行图案化，形成设置在第一平坦层上的阳极图案，阳极采用正方形方式排列，形成ggrb像素排布，如图20a和图20b所示，图20b为图20a中阳极的平面示意图。
[0197]
结合图10至图20b所示，阳极图案可以包括红色发光器件的红色阳极301r、蓝色发光器件的蓝色阳极301b、第一绿色发光器件的第一绿色阳极301g1和第二绿色发光器件的第二绿色阳极301g2，红色阳极301r所在区域可以形成出射红色光线的红色子像素r，蓝色阳极301b所在区域可以形成出射蓝色光线的蓝色子像素b，第一绿色阳极301g1所在区域可以形成出射绿色光线的第一绿色子像素g1，第二绿色阳极301g2所在区域可以形成出射绿色光线的第二绿色子像素g2，红色子像素r和蓝色子像素b沿着第二方向y依次设置，第一绿色子像素g1和第二绿色子像素g2沿着第二方向y依次设置，第一绿色子像素g1和第二绿色子像素g2分别设置在红色子像素r和蓝色子像素b第一方向x的一侧，红色子像素r、蓝色子像素b、第一绿色子像素g1和第二绿色子像素g2组成一个正方形排布的像素单元。
[0198]
在示例性实施例中，一个像素单元中，红色阳极301r通过第m行第n列电路单元中的第十四过孔v14与该电路单元中的第二阳极连接电极61连接，蓝色阳极301b通过第m 1行第n列电路单元中的第十四过孔v14与该电路单元中的第二阳极连接电极61连接，第一绿色
阳极301g1通过第m行第n 1列电路单元中的第十四过孔v14与该电路单元中的第二阳极连接电极61连接，第二绿色阳极301g2通过第m 1行第n 1列电路单元中的第十四过孔v14与该电路单元中的第二阳极连接电极61连接。另一个像素单元中，红色阳极301r通过第m 1行第n 2列电路单元中的第十四过孔v14与该电路单元中的第二阳极连接电极61连接，蓝色阳极301b通过第m行第n 2列电路单元中的第十四过孔v14与该电路单元中的第二阳极连接电极61连接，第一绿色阳极301g1通过第m 1行第n 3列电路单元中的第十四过孔v14与该电路单元中的第二阳极连接电极61连接，第二绿色阳极301g2通过第m行第n 3列电路单元中的第十四过孔v14与该电路单元中的第二阳极连接电极61连接。
[0199]
在示例性实施例中，由于每个的阳极通过一个电路单元中的第二阳极连接电极、第一阳极连接电极和第三连接电极46与第六有源层的第二区(也是第七有源层的第二区)连接，因而一个像素单元中的四个阳极分别与一个电路单元组中的四个电路单元的像素驱动电路对应连接，实现了像素驱动电路可以驱动发光器件发光。
[0200]
在示例性实施例中，分别与第m行第n列电路单元和第m 1行第n 2列电路单元中像素驱动电路连接的两个红色阳极301r的形状和位置相同，分别与第m 1行第n列电路单元和第m行第n 2列电路单元中像素驱动电路连接的两个蓝色阳极301b的形状和位置相同，分别与第m行第n 1列电路单元和第m 1行第n 3列电路单元中像素驱动电路连接的两个第一绿色阳极301g1的形状和位置相同，分别与第m 1行第n 1列电路单元和第m行第n 3列电路单元中像素驱动电路连接的两个第二绿色阳极301g2的形状和位置相同。在示例性实施例中，一个像素单元中红色阳极301r、蓝色阳极301b、第一绿色阳极301g1和第二绿色阳极301g2的形状和面积均不同。
[0201]
在示例性实施例中，一个像素单元中四个子像素的阳极形状和面积可以相同，或者可以不同，一个像素单元的四个子像素与一个电路单元组中的四个电路单元的位置关系可以相同，或者可以不同，不同像素单元中的红色阳极301r、蓝色阳极301b、第一绿色阳极301g1和第二绿色阳极301g2的形状和位置可以相同，或者可以不同，本公开在此不做限定。
[0202]
在示例性实施例中，后续制备流程可以包括：先形成像素定义层图案，像素定义层图案可以包括暴露出红色阳极的红色像素开口、暴露出蓝色阳极的蓝色像素开口、暴露出第一绿色阳极的第一绿色开口和暴露出第二绿色阳极的第二绿色开口。然后，采用蒸镀或喷墨打印工艺形成有机发光层，有机发光层通过相应的像素开口与阳极连接，在有机发光层上形成阴极，阴极与有机发光层连接。形成封装层，封装层可以包括叠设的第一封装层、第二封装层和第三封装层，第一封装层和第三封装层可以采用无机材料，第二封装层可以采用有机材料，第二封装层设置在第一封装层和第三封装层之间，可以保证外界水汽无法进入发光结构层。
[0203]
在示例性实施方式中，基底可以是柔性基底，或者可以是刚性基底。刚性衬底可以为但不限于玻璃、石英中的一种或多种，柔性衬底可以为但不限于聚对苯二甲酸乙二醇酯、对苯二甲酸乙二醇酯、聚醚醚酮、聚苯乙烯、聚碳酸酯、聚芳基酸酯、聚芳酯、聚酰亚胺、聚氯乙烯、聚乙烯、纺织纤维中的一种或多种。在示例性实施方式中，柔性基底可以包括叠设的第一柔性材料层、第一无机材料层、半导体层、第二柔性材料层和第二无机材料层，第一柔性材料层和第二柔性材料层的材料可以采用聚酰亚胺(pi)、聚对苯二甲酸乙二酯(pet)或经表面处理的聚合物软膜等材料，第一无机材料层和第二无机材料层的材料可以采用氮化
硅(sinx)或氧化硅(siox)等，用于提高基底的抗水氧能力，半导体层的材料可以采用非晶硅(a-si)。
[0204]
在示例性实施例中，第一导电层、第二导电层、第三导电层、第四导电层和第五导电层可以采用金属材料，如银(ag)、铜(cu)、铝(al)和钼(mo)中的任意一种或多种，或上述金属的合金材料，如铝钕合金(alnd)或钼铌合金(monb)，可以是单层结构，或者多层复合结构，如mo/cu/mo等。第六导电层可以采用单层结构，如氧化铟锡ito或氧化铟锌izo，或者可以采用多层复合结构，如ito/ag/ito等。第一绝缘层、第二绝缘层、第三绝缘层、第四绝缘层、第五绝缘层和第六绝缘层可以采用硅氧化物(siox)、硅氮化物(sinx)和氮氧化硅(sion)中的任意一种或多种，可以是单层、多层或复合层。第一绝缘层称为缓冲(buffer)层，用于提高基底的抗水氧能力，第二绝缘层和第三绝缘层称为栅绝缘(gi)层，第四绝缘层称为层间绝缘(ild)层，第五绝缘层和第六绝缘层称为钝化(pvx)层。第一平坦层可以采用有机材料，如树脂等。有源层可以采用非晶态氧化铟镓锌材料(a-igzo)、氮氧化锌(znon)、氧化铟锌锡(izto)、非晶硅(a-si)、多晶硅(p-si)、六噻吩或聚噻吩等材料，即本公开适用于基于氧化物(oxide)技术、硅技术或有机物技术制造的晶体管。
[0205]
从以上描述的显示基板的结构以及制备过程可以看出，本公开通过在显示区域内设置数据扇出线，使得绑定区域的引出线通过数据扇出线与数据信号线连接，使得引线区中不需要设置扇形状的斜线，有效减小了引线区竖直方向的长度，大大缩减了下边框宽度，使得显示装置的上边框、下边框、左边框和右边框的宽度相近，均为1.0mm以下，提高了屏占比，有利于实现全面屏显示。本公开通过将第一数据扇出线设置在第一电源线与数据信号线之间，使得第一数据扇出线避开了第一电源线，有效降低了第一数据扇出线与第一电源线之间的寄生电容，有效降低了串扰。本公开通过将第二数据扇出线设置在初始信号连接线所在区域，第二数据扇出线在基底上的正投影与初始信号连接线在基底上的正投影至少部分重叠，有效降低了数据扇出线对像素驱动电路中关键节点电位影响，提高显示效果。本公开通过设置主体部分沿第二方向延伸的初始信号连接线，初始信号连接线通过过孔与第一初始信号线连接，使得初始信号连接线和第一初始信号线形成网状结构，不仅有效降低了第一初始信号线的电阻，减小了第一初始电压的压降，而且有效提升了显示基板中第一初始电压的均一性，有效提升了显示均一性，提高了显示品质和显示质量。本公开的制备工艺可以很好地与现有制备工艺兼容，工艺实现简单，易于实施，生产效率高，生产成本低，良品率高。
[0206]
在示例性实施方式中，本公开显示基板可以应用于具有像素驱动电路的显示装置中，如oled、量子点显示(qled)、发光二极管显示(micro led或mini led)或量子点发光二极管显示(qdled)等，本公开在此不做限定。
[0207]
本公开前述所示结构及其制备过程仅仅是一种示例性说明，在示例性实施方式中，可以根据实际需要变更相应结构以及增加或减少构图工艺。例如，第一数据扇出线和第二数据扇出线可以设置在不同的膜层中。又如，第一电源线和数据信号线可以设置在不同的膜层中等，本公开在此不做限定。
[0208]
本公开还提供一种显示基板的制备方法，以制作上述实施例提供的显示基板。在示例性实施例中，所述制备方法可以包括：
[0209]
在基底上形成驱动电路层；所述驱动电路层包括多个电路单元，所述多个电路单
元中的至少一个电路单元包括像素驱动电路、向所述像素驱动电路提供电源信号的第一电源线、向所述像素驱动电路提供数据信号的数据信号线以及与所述数据信号线连接的数据扇出线；所述第一电源线、所述数据信号线和所述数据扇出线中的至少部分沿第二方向延伸，并沿着第一方向间隔设置，至少部分所述数据扇出线设置在所述第一电源线和所述数据信号线之间，所述第一方向与所述第二方向交叉。
[0210]
本公开还提供一种显示装置，显示装置包括前述的显示基板。显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件，本发明实施例并不以此为限。
[0211]
虽然本公开所揭露的实施方式如上，但所述的内容仅为便于理解本公开而采用的实施方式，并非用以限定本发明。任何所属领域内的技术人员，在不脱离本公开所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。