阵列基板及显示面板的制作方法

1.本技术属于显示技术领域，涉及一种阵列基板及显示面板。


背景技术：

2.在液晶显示面板中，有阵列基板和彩膜基板，在阵列基板上各层图形的形成，每一层阵列图形的制作工艺，都需要经过薄膜沉积、清洗、光刻胶涂布、曝光、显影、刻蚀、光刻胶剥离和检查这8个工艺步骤。
3.在现有技术中，面板的绑定区连接有扇出走线和woa走线，扇出走线连接绑定区的数据信号线，woa走线连接绑定区的驱动信号线和公共布线。因为绑定区上连接引脚数的差异，所以扇出走线和woa走线在引进显示面内有效信号的时候，两种走线中间会有很大的距离。扇出走线和woa走线的区域在蚀刻之后，扇出走线和woa走线的区域会留下密集的金属，两者之间的金属会被蚀刻掉。因为金属密度的差异，在进行刻蚀的时候，扇出走线和woa走线的区域蚀刻液的浓度差异比较大，使得靠近扇出走线和woa走线的区域边缘的走线会变细，会加大走线的阻抗，从而出现由阻抗差异产生的显示不均匀的问题。


技术实现要素：

4.本技术实施例的目的之一在于提供一种阵列基板及显示面板，通过在多条金属阵列走线和多条扇出走线之间排布多条虚拟走线的方法，以解决现有技术中靠近金属阵列走线边缘和扇出走线边缘的走线较细，走线阻抗较大，从而出现由阻抗差异产生的显示不均匀的问题。
5.为实现上述目的，本技术第一方面的实施例提供一种阵列基板，设有非显示区，所述非显示区设有多条金属阵列走线和多条扇出走线，所述多条金属阵列走线和所述多条扇出走线两者彼此间隔设置，所述非显示区还设有多条虚拟走线，所述多条虚拟走线排布于所述多条金属阵列走线和所述多条扇出走线两者之间的区域。
6.可选地，所述多条虚拟走线并列排布。
7.可选地，所述多条虚拟走线的走线方向与金属阵列走线的一部分的走线方向或扇出走线的一部分的走线方向相同。
8.可选地，所述多条虚拟走线之间的间距与所述多条扇出走线之间的间距或所述多条金属阵列走线之间的间距相同。
9.可选地，所述多条虚拟走线之间的间距从所述多条金属阵列走线一侧至所述多条扇出一侧呈阶梯变化。
10.可选地，所述多条虚拟走线之间的间距从所述多条金属阵列走线一侧至所述多条扇出一侧呈线性变化。
11.可选地，所述多条虚拟走线网状排布。
12.可选地，所述多条虚拟走线分别与所述多条金属阵列走线和所述多条扇出走线彼此间隔设置。
13.可选地，所述多条虚拟走线之间的间距不大于5.2微米，且不小于3.7微米。
14.本技术第二方面的实施例提供一种显示面板，包括：
15.如权利要求1-9中任一项所述的阵列基板；
16.彩膜基板，与所述阵列基板相对设置；
17.液晶层，设于所述阵列基板与所述彩膜基板之间。
18.本技术提供的一种阵列基板及显示面板，通过在多条金属阵列走线和多条扇出走线之间排布多条虚拟走线的方法，从而降低金属阵列走线边缘和扇出走线边缘的走线阻抗，以解决现有技术中靠近金属阵列走线边缘和扇出走线边缘的走线较细，走线阻抗较大，从而出现由阻抗差异产生的显示不均匀的问题。
附图说明
19.为了更清楚地说明本技术实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
20.图1为本技术实施例一提供的第一种阵列基板的结构示意图；
21.图2为本技术实施例一提供的第一种阵列基板的局部示意图；
22.图3为本技术实施例一提供的第二种阵列基板的局部示意图；
23.图4为本技术实施例二提供的第三种阵列基板的局部放大示意图；
24.图5为本技术实施例三提供的第四种阵列基板的局部放大示意图；
25.图6为本技术实施例四提供的第五种阵列基板的局部放大示意图；
26.图7为本技术实施例五提供的显示面板的结构示意图。
27.附图标记：
28.1、绑定区；2、非显示区；3、绑定引脚；
29.4、扇出走线；5、woa走线；6、虚拟走线；
30.61、第一段；62、第二段；7、空白区域；8、显示区；
31.101、阵列基板；102、第一取向层；103、液晶层；
32.104、第二取向层；105、公共电极；106、彩膜。
具体实施方式
33.为了使本技术领域的人员更好地理解本技术方案，下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚地描述，显然，所描述的实施例是本技术一部分的实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本技术保护的范围。
34.本技术的说明书和权利要求书及上述附图中的术语“包括”以及它们任何变形，意图在于覆盖不排他的包含。例如包含一系列步骤或单元的过程、方法或系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。
35.此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性
或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本技术的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
36.在现有技术中，由于金属密度的差异，在进行刻蚀时，woa走线和扇出走线蚀刻液的浓度差异比较大，使得靠近该两走线区边缘的走线会较细，走线阻抗较大，从而出现由阻抗差异产生的显示不均匀的问题。为解决该问题，本技术实施例通过在多条woa走线和多条扇出走线之间排布多条虚拟(dummy)走线的方法，从而降低woa走线边缘和扇出走线边缘的走线阻抗，以解决现有技术中靠近woa走线边缘和扇出走线边缘的走线较细，走线阻抗较大，从而出现由阻抗差异产生的显示不均匀的问题。
37.实施例一
38.如图1所示，本技术实施例一提供的第一种阵列基板101，包括绑定区1、非显示区2、显示区8。
39.非显示区2位于显示区8周围。绑定区1引出的绑定引脚3延伸至非显示区2，分别为，绑定引脚3中的数据信号连接扇出走线4，绑定引脚3中的goa信号和com信号连接woa走线5。
40.在本实施例中非显示区2设有多条woa走线5和多条扇出走线4，多条woa走线5和多条扇出走线4两者彼此间隔设置，具体地，多条woa走线5集中排布于一区域内，多条扇出走线4集中排布于另一区域内，两区域之间存在较大间隙，非显示区2还设有多条虚拟走线6，多条虚拟走线6排布于多条woa走线5和多条扇出走线4两者之间的区域，即排布于上述两个区域之间。
41.多条woa走线5与多条扇出走线4之间留有间隙，通过在多条woa走线5与多条扇出走线4之间设置多条虚拟走线6，虚拟走线6为金属走线，能够降低woa走线5边缘与扇出走线4边缘的阻抗，从防止出现由阻抗差异产生的显示不均匀的问题。虚拟走线6分别与绑定引脚3、多条woa走线5、多条扇出走线4均间隔设置，彼此之间不互相连接，虚拟走线6仅起到降低阻抗的作用。
42.在本实施例中，如图2所示，多条虚拟走线6采用并列排布的方式，采用并列排布的方式走线规律，方便走线且阻抗较为均匀。
43.多条虚拟走线6的排布方式与多条woa走线5的排布方式或多条扇出走线4的排布方式相同，或者近似于多条woa走线5的排布方式或多条扇出走线4的排布方式，走线图案相同或相似，能够进一步使虚拟走线6的阻抗接近woa走线5的阻抗或扇出走线4的阻抗，避免走线阻抗不均的情况。
44.在本实施例中，多条虚拟走线6之间的间距不大于5.2微米，且不小于3.7微米。过宽的走线间距不利于降低阻值，过窄的走线间距制程困难，间距的具体长度需根据实际制程能力制定。
45.在另一实施例中，多条虚拟走线6的走线方向与woa走线5的一部分的走线方向或扇出走线4的一部分的走线方向相同。
46.各woa走线5的走线方向一致，且各扇出走线4的走线方向一致，多条虚拟走线6的走线方向可以与一条woa走线5的一部分的走线方向相同，或者多条虚拟走线6的走线方向与一条扇出走线4的一部分的走线方向一致。一条woa走线5的一部分的走线方向包括woa走
线5的方向，一条扇出走线4的一部分的走线方向包括扇出区走线的方向。在另一实施例中，多条虚拟走线6之间的间距与多条woa走线5之间的间距相同。
47.走线阻抗与走线之间的间距距离相关，多条虚拟走线6之间的距离通过模仿woa走线5之间的距离，能够使多条虚拟走线6的阻抗近似于多条woa走线5的阻抗，且能够保证woa走线5的线宽，从而保护woa走线5，避免出现走线阻抗不均的情况。在另一实施例中，多条虚拟走线6之间的间距与多条扇出走线4之间的间距相同。
48.走线阻抗与走线之间的间距距离相关，多条虚拟走线6之间的距离通过模仿扇出走线4之间的距离，能够使多条虚拟走线6的阻抗近似于多条扇出走线4的阻抗，且能够保证扇出走线4的线宽，从而保护扇出走线4，避免出现走线阻抗不均的情况。
49.在另一实施例中，所述多条虚拟走线6填满所述多条woa走线5与所述多条扇出走线4之间的区域。
50.在多条woa走线5与多条扇出走线4之间的空间中，可通过虚拟走线6尽可能的进行填充。如图3所示，部分虚拟走线6可呈线段状；部分虚拟走线6的第一段61呈线段状，第二段62呈与第一段61不同方向的斜线段，虚拟走线6与woa走线5的一部分或部分扇出走线4的一部分方向相同。第二段62的斜线段填补了图2中多条虚拟走线6下方的三角形空白区域7，更进一步地避免了出现阻抗不均匀的现象。在其他实施例中，多个虚拟走线6可为不同长度的线段，靠近woa走线5的一侧的虚拟走线6较长，靠近扇出走线4一侧的虚拟走线6较短，从而同样能够填补图2中多条虚拟走线6下方的三角形空白区域7。
51.走线阻抗与走线之间的间距距离呈负相关，本技术实施例通过在多条woa走线5和多条扇出走线4之间排布多条虚拟走线6的方法，从而降低woa走线5边缘和扇出走线4边缘的走线阻抗，以解决现有技术中靠近woa走线5边缘和扇出走线4边缘的走线较细，走线阻抗较大，从而出现由阻抗差异产生的显示不均匀的问题。
52.同理，虚拟走线6对三角形空白区域7进行填充，能够对三角形空白区域7周围的扇出走线4和woa走线5进行保护，避免出现由于阻抗差异大而产生的显示不均问题。
53.由于woa走线区与扇出走线区之间的间距较大，通过设置单根虚拟走线6已经无法满足降低该两者之间各自的边缘处阻抗较大的问题，因此通过虚拟走线6并列排布、多条虚拟走线6的走线方向与多条woa走线5的一部分的走线方向或多条扇出走线4的一部分的走线方向相同、多条虚拟走线6之间的间距与多条扇出走线4之间的间距或多条金属走线5之间的间距相同的方式，进一步均匀走线的阻抗，避免阻抗差异产生的显示不均的现象。
54.实施例二
55.如图4所示，相邻的虚拟走线6之间的间距从多条woa走线5一侧至多条扇出走线4一侧呈阶梯变化。
56.在本实施例中，把虚拟走线6分为不同的梯度，梯度的数量不限，不同梯度之间的虚拟走线6之间的间距不同，同一梯度的虚拟走线6之间的间距相同。从虚拟走线6的一侧至另外一侧，间距的长度由大到小变化，具体为比较woa走线5之间的间距与扇出走线4之间的间距，当woa走线5之间的距离大于扇出走线4之间的距离，则靠近woa走线5一侧的虚拟走线6梯度的走线间距大于靠近扇出走线4一侧的虚拟走线6梯度的走线距离，当woa走线5之间的距离小于扇出走线4之间的距离，则靠近woa走线5一侧的虚拟走线6梯度的走线间距小于靠近扇出走线4一侧的虚拟走线6梯度的走线距离。
57.在其他实施例中，在保持虚拟走线6之间距离与本实施例中的虚拟走线6之间距离相同的同时，可适当延长虚拟走线6的走线长度，以使虚拟走线6具有不同的走线长度，或增加与woa走线5的一部分或部分扇出走线4的一部分方向相同的斜线段，以适应性的填补图2中多条虚拟走线6下方的三角形空白区域7。
58.实施例二与实施例一相比，更进一步细化了虚拟走线6内部的走线阻抗，虚拟走线6靠近woa走线5一侧的走线间距接近woa走线5的走线间距，虚拟走线6靠近扇出走线4一侧的走线间距接近扇出走线4的走线间距，在喷洒蚀刻液后，蚀刻液分别与虚拟走线6、woa走线5、扇出走线4进行反应，由于虚拟走线6靠近woa走线5和扇出走线4的部分的走线间距分别与该两者的走线间距相同，则蚀刻液的蚀刻程度近似，从而减小woa走线5边缘和扇出走线4边缘的阻抗，均匀woa走线5与扇出走线4之间的阻抗，进一步避免出现显示不均的现象。
59.实施例三
60.如图5所示，多条虚拟走线6之间的间距从多条woa走线5一侧至多条扇出走线4一侧呈线性变化，即间距的变化量极小，近似为连续变化。
61.获取woa走线5之间的间距，获取扇出走线4之间的间距，虚拟走线6靠近金属走线一侧的间距与woa走线5之间的间距近似，虚拟走线6靠近扇出走线4一侧的间距与扇出走线4之间的距离近似，且虚拟走线6一侧的间距至另一侧虚拟走线6之间的间距逐渐变化。
62.在其他实施例中，在保持虚拟走线6之间距离与本实施例中的虚拟走线6之间距离相同的同时，可适当延长虚拟走线6的走线长度，以使虚拟走线6具有不同的走线长度，或增加与woa走线5的一部分或部分扇出走线4的一部分方向相同的斜线段，以适应性的填补图2中多条虚拟走线6下方的三角形空白区域7。
63.实施例三与实施例二相比更进一步细化了虚拟走线6之间的距离呈渐变状，虚拟走线6靠近woa走线5一侧的走线间距接近woa走线5的走线间距，虚拟走线6靠近扇出走线4一侧的走线间距接近扇出走线4的走线间距，在喷洒蚀刻液后，蚀刻液分别与虚拟走线6、woa走线5、扇出走线4进行反应，由于虚拟走线6靠近woa走线5和扇出走线4的部分的走线间距分别与该两者的走线间距相同，则蚀刻液的蚀刻程度近似；并且在此基础上避免了由于woa走线5之间的间距与扇出走线4之间的间距相差过大，并且woa走线5与扇出走线4之间间距较小而可能出现的无法设置满足均匀阻抗效果的两种走线间距的多条虚拟走线6，因此虚拟走线6需要渐变设置，以进一步均匀了woa走线5与扇出走线4之间的阻抗。
64.实施例四
65.如图6所示，多条虚拟走线6网状排布。
66.在并列排布虚拟走线6的基础上，增加了另一方向上的虚拟走线6，使虚拟走线6之间交叉排布。
67.在其他实施例中，在保持虚拟走线6之间距离与本实施例中的虚拟走线6之间距离相同的同时，可适当延长虚拟走线6的走线长度，以使虚拟走线6具有不同的走线长度，或增加与woa走线5的一部分或部分扇出走线4的一部分方向相同的斜线段，以适应性的填补图2中多条虚拟走线6下方的三角形空白区域7。
68.实施例四与上述实施例相比，改变了虚拟走线6的排列方式，增加了与上述实施例中的虚拟走线6交叉的虚拟走线6，更进一步增加woa走线5与扇出走线4区域边缘的走线密度，减小woa走线5与扇出走线4区域边缘的走线的阻抗，减弱扇出走线4和woa走线5的区域
边缘的走线变细，加大走线的阻抗的影响，更易于降低虚拟走线6的阻抗，无需担心因制程困难而导致无法加工出间距较小的虚拟走线6，从而无法制程阻抗较小的虚拟走线6的问题。且本实施例中的虚拟走线6排布方式阻抗更为均匀，难以出现显示不均的情况。
69.实施例五
70.如图7所示，本技术实施例五还提供一种显示面板，包括：
71.阵列基板101；
72.第一取向层102，覆盖于阵列基板101；
73.液晶层103，设置于第一取向层102远离阵列基板101的一侧；
74.第二取向层104，与第一取向层102相对设置于液晶层103的两侧；
75.公共电极105，设于第二取向层104远离液晶层103的一侧；以及
76.彩膜106，覆盖于公共电极105。
77.在应用中，阵列基板101、保护层、像素电极、第一取向层102、液晶层103、第二取向层104、公共电极105及彩膜106依次设置。彩膜106远离公共电极105的另一侧还可以设置另一基板，彩膜106、公共电极105、第二取向层104可以附着于该另一基板，构成彩膜基板，彩膜106也可以附着于阵列基板101上，公共电极105、第二取向层104附着于另一基板。
78.以上所述仅为本技术的较佳实施例而已，并不用以限制本技术，凡在本技术的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本技术的保护范围之内。