一种超宽带噪声抵消低噪声放大器

1.本发明涉及低噪声放大器技术领域，特别是涉及一种超宽带噪声抵消低噪声放大器。


背景技术：

2.毫米波通信系统现已广泛应用于各个行业，毫米波宽带器件的应用也越来越广泛，低噪声放大器作为宽带接收系统的第一级，对接收系统的整体性能起着重要的作用，尤其决定了整个系统的抗噪性能，因此低噪声放大器需要具有输入信号功率较小、噪声低，线性度高的特点。
3.随着对数据传输速率的提高，传统的窄带技术已经不能完全满足要求，宽带低噪声放大器成为研究热点。对于带宽较宽的放大器来说，为了实现宽带的匹配，往往需要引入无源器件进行宽带匹配，随之而来也会引入噪声，这就导致宽带低噪声放大器的性能不如窄带低噪声放大器。
4.如何在宽带匹配的情况下降低噪声，就需要引入噪声抵消技术。对于低频频段来说，降低噪声的方法比较多，但由于高频频段晶体管的寄生电容等的影响，很多方法并不适用于高频频段。
5.在设计电路时，首先考虑电路本身的噪声，一般内部噪声源可以分为热噪声、散粒噪声和闪烁噪声三种，其中热噪声是毫米波电路的主要噪声源，所以毫米波低噪放的低噪声设计重点就是如何降低晶体管产生的热噪声。
6.对于宽带低噪声放大器来说，为了在较宽的带宽内实现最好的噪声性能，低噪放在输入输出匹配时会优先进行最小噪声匹配，从而在输入输出驻波性能和增益上需要一定的折中，那么如何能够在直流到30ghz的带宽内，保证增益可用的同时，降低噪声性能，就成为了宽带低噪放的主要研究内容。


技术实现要素：

7.本发明的目的是针对现有技术中存在的技术缺陷，而提供一种超宽带噪声抵消低噪声放大器，具有超宽带的噪声抵消结构，可实现在直流到30ghz的带宽内，保证增益可用的前提下，降低电路的噪声，使得在可用带宽内的噪声性能良好。
8.为实现本发明的目的所采用的技术方案是：
9.一种超宽带噪声抵消低噪声放大器，电路结构包括：晶体管m1、晶体管m2，电感lg、电感l2、电感l3、电阻rf、电容c
in
；电路输入端通过输入端电容c
in
后连接电感lg一端，再与晶体管m1和晶体管m2的栅极相连，同时在输入端电容c
in
后接电阻rf，电阻rf的另一端接到电路输出端；晶体管m1的源极接电感l2后接地，晶体管m2的源极接电感l3后接v
dd
；晶体管m1和晶体管m2的漏极相连后接到电感lg另一端。
10.本发明的超宽带噪声抵消低噪声放大器具有如下有益效果：
11.(1)可以将输入匹配带宽扩展到直流到60ghz，大大扩展了可用带宽；
12.(2)加入反馈电阻，使得电路增益平坦度得到改善，扩展了增益可用带宽；
13.(3)使用多个噪声抵消技术，优化了电路的噪声性能；
14.(4)大大优化了高频处的电路噪声；
15.(5)拓扑简单，便于集成化，最低频率可达到0hz，适用于多种应用场景。
附图说明
16.图1是本发明的超宽带噪声抵消低噪声放大器的一种方案的示意图。
17.图2至图3为本发明的超宽带噪声抵消低噪声放大器的另外两种方案的示意图。
18.图4为基础放大器和超宽带噪声抵消低噪声放大器的噪声对比图。
19.图5为有无噪声抵消的两种电路噪声性能的对比图。
具体实施方式
20.以下结合附图和具体实施例对本发明作进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
21.在本发明的描述中，需要理解的是，术语“上”、“下”、“前”、“后”、“左”、“右”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
22.本发明的主要思路是电路基础结构采用噪声性能较好的共源共栅结构，在实现宽带匹配的情况下，使用噪声抵消的方法，降低噪声。
23.如图1所示，本发明实施例的超宽带噪声抵消低噪声放大器，其电路结构包括晶体管m1、晶体管m2，电感lg、电感l2、电感l3、电阻rf、电容c
in
；电路输入端通过输入端电容c
in
后连接电感lg一端，再与晶体管m1和晶体管m2的栅极相连，同时在输入端电容c
in
后接电阻rf，电阻rf的另一端接到电路输出端；晶体管m1的源极接电感l2后接地，晶体管m2的源极接电感l3后接v
dd
；晶体管m1和晶体管m2的漏极相连后接到电感lg另一端。
24.如图2至图3所示，本发明实施例给出了超宽带噪声抵消低噪声放大器的另外两种具体实施方案。其中，图1所示方案是最基础的可用结构，方案二(图2所示)、方案三(图3所示)分别在方案一的基础上做了进一步的改进.
25.下面先分析三个方案都用到的技术，分析中的性能数据来源于65nm cmos soi工艺的测试结果。
26.一、带宽扩展以及增益优化：
27.为了达到在直流到30ghz内输入匹配s
11
在-10db以下，该结构在nmos的源极加入了电感l2，电感l2可以和晶体管m1的栅源寄生电容c
gs
以及反馈电阻rf协同调节输入匹配。反馈电阻rf将信号从输出端引至输入端，形成负反馈，牺牲了部分增益后，提高了增益的平坦度，进一步扩展了带宽。
28.二、噪声优化：
29.结合图4，根据拉扎维的噪声理论，在增益相同的情况下，可以把两个电路的噪声分别等效到输入端，比较两个电路的等效输入噪声和的大小，即为两个电路的噪声性能的优劣。
30.如图4所示，两个电路的噪声主要由两个mos管和反馈电阻rf的热噪声构成，将两mos管产生的噪声等效成和mos管串联的两等效噪声电压源，把反馈电阻rf产生的噪声等效成与电阻并联的等效噪声电流源。
31.下面分别分析两个电路的噪声情况。
32.对于电路lna-1来说，从输入端看进去，其等效输入噪声分别由晶体管m1的等效噪声、rf的等效噪声和晶体管m2的等效噪声叠加构成,即：
[0033][0034]v2n,1
和v
2n,2
分别是电路1和电路2的等效输入噪声；
[0035]v2n,m1n
和v
2n,m2p
分别是nmos管(晶体管m1)和pmos管(晶体管m2)的等效电压噪声；是负反馈电阻rf的等效电流噪声；rf是负反馈电阻。
[0036]
对于电路lna-2来说，加入电感lg后，电感lg和晶体管m1的栅源寄生电容c
gs
串联，形成lc串联电路，那么电阻产生的等效噪声电流源就不止流向输入端，还有一部分流向了晶体管m1，设到达输入端的部分为
[0037]
同时，在高频电路中，由于电感的容抗，电感lg两端产生了压降，晶体管m1和晶体管m2产生的等效噪声电压源经过lg到达输入端，相当于经过了lg产生的增益后才进入输入端，若把电感lg产生的增益看作gm
lg
,那么，晶体管m1到达输入端的等效噪声为晶体管m2到达输入端的等效噪声为即：
[0038][0039]
比较公式(1)、(2)，可以看出加入电感lg后，电感lg可以和晶体管m1的栅源寄生电容c
gs
产生lc谐振，构成通路。抵消了反馈电阻rf产生的噪声，反馈电阻rf和电感lg组成的通路抵消了部分晶体管m1和晶体管m2的噪声，从而大大降低了整个电路的噪声。
[0040]
该电路结构在两个晶体管的源极分别加入了一个源极退化电感(电感l2和l3)，分别用于降低相应晶体管的噪声，根据仿真可以验证，电感l2和l3对噪声起到了优化作用，根据噪声贡献的仿真结果可知，l2对nmos(晶体管m1)的噪声改善大，l3对pmos(晶体管m2)的噪声改善最大，两个源极退化电感分别对两个共源管子的噪声进行了抵消。
[0041]
利用这个噪声抵消技术，噪声性能有了进一步的改善，并且输入匹配性能也有了优化。如图5所示，通过仿真结果可以看出，加入噪声抵消的电路噪声性能有很大改善，且越往高频处越明显。
[0042]
方案一(图1所示)的电路结构能够达到：电路频率覆盖范围为dc-30ghz，在该带宽内，输入匹配s
11
在-10db以下，增益在15-18db，噪声系数在2-5db。
[0043]
对于方案二(图2所示)，电感lg和电感l2、l3之间不加入互感系数，l2和l3反向放置，二者之间加入互感系数k1。
[0044]
方案二的电路，相比较方案一，在不降低噪声和增益性能的同时，输入匹配带宽可以扩展到60ghz，且电路在高频处增益进一步得到提升。
[0045]
对于方案三(图3所示)，在电感l2和l3之间加入互感系数k1，在电感lg和电感l2、l3之间分加入互感系数k2、k3，能进一步优化噪声，带宽4ghz到25ghz内的噪声系数较方案一
没有互感系数的电路可改善0.1db左右。
[0046]
本发明的主要特征有以下四点：
[0047]
第一扩展输入匹配带宽、优化增益平坦度：在共源共栅结构中的nmos管的源极加入退化电感，该电感可以提供一个虚部，同反馈电阻和晶体管的栅源电容共同作用，调节输入匹配，最终可以使输入匹配在直流到30ghz以内都达到-10db以下。同时在该结构中加入负反馈电阻，使得电路增益更加平坦。
[0048]
第二利用耦合电感抵消噪声：在基础的电阻反馈放大器的输入端加入电感，该电感用于降低高频处的电路噪声。该电感可以和晶体管的栅源电容产生lc谐振，构成通路抵消了反馈电阻产生的噪声，同时反馈电阻和电感组成的通路抵消了两个晶体管的部分噪声，从而大大降低了整个电路的噪声。
[0049]
第三利用源极退化电感抵消噪声：在该电路结构的某些实施方案种，在两个晶体管的源极分别加入一个源极退化电感，分别用于降低相应晶体管的噪声。
[0050]
第四利用电感之间的耦合扩展带宽或进一步降低噪声：在该电路的某些实施方案中，使用了多个电感，研究发现，当这些电感放置方向改变，或改变电感之间的互感系数的时候，电路的输入匹配带宽可以扩展至60ghz，或者能够进一步对高频处的噪声进行抵消。
[0051]
本发明提出的电路结构，大大扩展了可用带宽，并使用了多个噪声抵消技术，降低了电路的噪声系数，尤其是优化了高频处的噪声性能，且已经在65nm cmos soi工艺上验证可行。
[0052]
以上显示和描述了本发明的基本原理和主要特征和本发明的优点,对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明；
[0053]
因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内，不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
[0054]
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。