具有自对准铁电电容器的场效应晶体管（FET）及其制造方法与流程

具有自对准铁电电容器的场效应晶体管(fet)及其制造方法


背景技术：

1.铁电材料在现代电子工业中具有很宽的应用。这些材料已经得到广泛研究，用于非易失性存储器、神经形态应用等。非易失性、快速切换速度、可缩放性和可靠性使得这些材料成为存储器应用的兴趣点。在一些应用中，能够将铁电电容器与诸如鳍式场效应晶体管(fin-fet)的非平面晶体管集成以生成存储器装置。然而，易失性存储器操作必须要平衡铁电电容器和鳍式fet装置之间的电容。这样一来，在这个领域需要做更多工作。
附图说明
2.在附图中，本文描述的材料是通过举例而不是限制的方式加以例示的。为了例示简单清晰起见，图中例示的元件未必是按比例绘制的。例如，为了清晰起见，一些元件的尺度可能相对于其他元件被放大。而且，为了论述清晰起见，可以在其简化“理想”形式和几何形状中表示各种物理特征，尽管如此，要理解的是，实际实施方式可能仅近似例示的理想情况。例如，可能会绘示出平滑表面和正方形相交，而无视通过纳米制造技术形成的结构的有限粗糙度、角部的圆化和不完美角度的相交特性。此外，在认为适当的情况下，在各图之间重复参考标记以表示对应或相似元件。
3.图1是根据本公开的实施例的用于制造与栅极结构集成的电容器装置的方法。
4.图2a是衬底上方形成的包括多个非平面伪栅极结构的工件的截面图。
5.图2b是去除多个非平面伪栅极结构之后图2a中的结构的截面图。
6.图2c示出了形成多个晶体管栅极之后图2b的结构。
7.图3a示出了在多个晶体管栅极的每个上形成铁电层之后并且在铁电层上形成电极以形成存储器装置之后图2c的结构。
8.图3b是在多个晶体管栅极的每个上形成铁电层之后并且在鳍的第一区域上形成源极触点，在鳍的第二区域上形成漏极触点以形成存储器装置之后图2c的结构的平面图。
9.图4a是图3a中的存储器装置的一部分的等距图示。
10.图4b是图4a中的结构的栅极部分和电容器部分的等距图示。
11.图5a示出了被编程到第一状态的铁电存储器装置。
12.图5b示出了用于读取铁电存储器装置以确定状态的操作。
13.图5c示出了被编程到第二状态的铁电存储器装置。
14.图6示出了根据本公开实施例的计算装置。
15.图7示出了包括本公开的一个或多个实施例的集成电路(ic)结构。
具体实施方式
16.描述了具有自对准铁电电容器的场效应晶体管(fet)及其制造方法。在下面的描述中，为了提供对本公开实施例的深入了解，阐述了许多具体细节，例如结构方案和详细制造方法。对本领域的技术人员将显而易见的是可在没有这些具体细节的情况下实践本公开的实施例。在其他情况下，没有详细地描述诸如与鳍式fet晶体管相关联的操作的公知特
征，以避免不必要地使本公开的实施例模糊不清。此外，要理解的是，在图中示出的多种实施例是示例性的实例并且未必按比例绘制。
17.在一些情况下，在以下描述中，公知的方法和装置以框图形式示出而非详细示出，以避免使本公开模糊不清。整个本说明书中所提到的“实施例”或“一个实施例”或“一些实施例”是指结合实施例所描述的特定特征、结构、功能或特性包括在本公开的至少一个实施例中。因此，整个说明书中多处出现短语“在实施例中”或“在一个实施例中”或“一些实施例”不一定是指本公开的相同实施例。此外，特定特征、结构、功能或特性可以任何适当的方式结合在一个或多个实施例中。例如，只要与两个实施例相关联的特定特征、结构、功能或特性不是相互排斥的，就可以将第一实施例与第二实施例结合。
18.如说明书和所附权利要求中所使用的那样，单数形式的“一”、“一个”和“所述”旨在也涵盖复数形式，除非上下文清楚地以其他方式来指示。还将理解的是，本文中所使用的术语“和/或”是指并且涵盖相关联的所列出的项目中的一个或多个项目的任何和全部可能的组合。
19.可以在本文中使用术语“耦接”和“连接”连同其派生词描述部件之间的功能或结构关系。应当理解，这些术语并非意在作为彼此的同义词。相反地，在特定实施例中，可以使用“连接”表示两个或更多元件彼此直接物理、光学或电接触。可以使用“耦接”表示两个或更多元件彼此直接或间接(它们之间有其他居间元件)物理、电或磁接触和/或两个或更多元件彼此合作或交互(例如，如在因果关系中那样)。
20.本文使用的术语“上方”、“下方”、“之间”和“上”是指一种部件或材料相对于其他部件或材料的相对位置，其中需要指出这样的物理关系。例如，在材料语境中，一种材料或设置于另一种材料上方或下方的材料可以直接接触或可以具有一种或多种居间材料。此外，设置于两种材料之间的一种材料可以与两层直接接触或者可以具有一个或多个居间层。相反地，第二材料“上”的第一材料直接与该第二材料/材料接触。在部件组件语境中进行类似的区分。如整个本说明书和权利要求中所用，由术语“至少一个”或“一个或多个”连接的项目列表可以表示所列项目的任意组合。
21.本文中的术语“相邻”一般是指事物的位置与另一事物挨着(例如，紧挨着或它们之间有一个或多个事物而接近)或毗连另一事物(例如，邻接)。
22.术语“信号”可以指至少一个电流信号、电压信号、磁信号或数据/时钟信号。“一”、“一个”和“该”的含义包括复数引用。“在
……
中”的含义包括“在
……
中”和“在
……
上”。
23.术语“装置”一般可以指根据使用该术语的上下文的设备。例如，装置可以指层或结构的堆叠体、单个结构或层、具有有源和/或无源元件的各种结构的连接等。通常，装置是一种三维结构，具有沿着x-y-z笛卡尔坐标系的x-y方向的平面和沿z方向的高度。装置的平面也可以是包括装置的设备的平面。
24.如整个本说明书和权利要求中所用，由术语“至少一个”或“一个或多个”连接的项目列表可以表示所列项目的任意组合。
25.除非在其使用的明确语境中做出不同指定，术语“基本等于”、“大约等于”和“大致等于”表示在这样描述的两个事物之间没有意外的变化。在本领域中，这样的变化典型不超过预定目标值的 /-10％。
26.说明书和权利要求中的术语“左”、“右”、“前”、“后”、“顶部”、“底部”、“上方”、“下
方”等(如果有的话)用于描述性目的，未必用于描述永久相对位置。例如，本文中使用的术语“上方”、“下方”、“前侧”、“后侧”、“顶部”、“底部”和“上”是指装置之内一个部件、结构或材料相对于另一参考部件、结构或材料的相对位置，其中这样的物理关系是值得注意的。本文采用这些术语仅用于描述性目的且主要在装置z轴的语境之内，因此可以相对于装置的取向。因此，在本文中提供的附图语境中，如果相对于所提供附图的语境上下颠倒装置，第二材料“上方”的第一材料也可以在第二材料下方。在材料语境中，设置于另一种材料上方或下方的一种材料可以直接接触或可以具有一种或多种居间材料。此外，设置于两种材料之间的一种材料可以与两层直接接触或者可以具有一个或多个居间层。相反地，第二材料“上”的第一材料直接与该第二材料接触。在部件组件语境中进行类似的区分。
27.在装置的z轴、x轴或y轴的语境中可以采用术语“之间”。两种其他材料之间的材料可以接触那些材料之一或两者，或者可以被一种或多种居间材料与其他两种材料都分开。两种其他材料“之间”的材料因此可以接触其他两种材料的任一种，或者可以通过居间材料而耦接到其他两种材料。两个其他装置之间的装置可以直接连接到那些装置之一或两者，或者可以被一个或多个居间装置与其他两个装置都分开。
28.铁电材料可以桥接基于电容器的存储器装置的间隙，其中，铁电材料可以被用作常规高k电介质材料的替代。与诸如hf、zr等的氧化物的高k材料相比，铁电材料不仅具有更高的介电常数(至少大2-3倍)，而且铁电材料常常被分成具有不同自发极化方向的畴。自发极化源自铁电材料中的构成原子之间的原子分隔，这在铁电材料之内生成电偶极子。单个畴包括大量具有单一取向的偶极子。
29.铁电材料中的偶极子可以具有通过外部施加的电场改变的取向。当把铁电材料夹置于两个电极之间，例如在电容器中时，在两个电极之间施加电势差可能产生电场。如果电场足够大，就可以通过施加的电场来设置自发极化的方向。施加的电场能够操控铁电材料中极化的方向。可以在操作开始在铁电材料中设置极化方向，并且通过施加大于矫顽电压(改变极化方向所需的最低电压)的偏压来重置极化方向。
30.铁电存储器装置的一个示例是一晶体管一电容器(1t1c)存储器单元，其中，电容器是铁电电容器。然而，在晶体管漏极上集成平行板铁电电容器会占用大量的芯片可用面积。在晶体管尺度，例如栅极长度和相邻栅极之间的间距，分别缩放到例如小于10nm和40nm时，问题被复合化。包括与漏极端子耦接的过孔或板的电容器装置的制造可能非常具有挑战性。将铁电电容器与晶体管的栅电极(而不是漏极)集成可能是有利的。
31.在一个实施例中，铁电层直接形成于晶体管的栅电极上，字线形成于铁电层上以形成铁电电容器。例如，栅电极可以是平面栅极。字线和平面栅电极之间的重叠限定了铁电电容器的尺寸。在一种这样的配置中，栅电极是浮置栅极并且由铁电电容器和晶体管结构两者共享。形成的铁电电容器的尺寸可以是栅电极的尺寸。然而，在晶体管的栅电极上形成铁电电容器时，重要的是平衡铁电电容器的电容与夹置于晶体管的沟道和栅电极之间的栅极电介质层导致的电容。为了最优的存储器窗口操作，希望栅极电容显著大于铁电电容器的电容。更大的栅极电容也是期望的，因为它会转换成更低的总操作电压。更低的晶体管操作电压是期望并且有利的，因为它在栅极电介质中造成更低电场并且可以防止电介质击穿。栅极电容的增大还可以增大晶体管的驱动电流。然而，增大栅极电容可能是有挑战性的。平行板结构的电容(对于平面栅极或铁电电容器)由方程[1]给出：
[0032]
c＝a
p
ε1/td[1],
[0033]
其中，
[0034]ap
＝平行板的面积(对于平面栅极并且对于平面电容器)
[0035]
ε1＝电介质材料(栅极或电容器)的介电常数，并且
[0036]
td＝电介质材料(栅极电介质或平行板之间的绝缘体)的厚度。
[0037]
可以通过减小td来增大电容，然而，这可能导致更大的泄露和电介质击穿。可以利用高介电常数材料来防止电介质击穿。增大电容的另一种方式是增大a
p
。在平行板铁电电容器中，减小电容的一种方式是增大铁电层的厚度。然而，这可能会增大操作电压，并且还对电介质材料构图提出了实际问题，例如蚀刻困难。
[0038]
为了相对于平行板电容器的电容增大栅极结构的电容，发明人提出使用非平面鳍式fet几何结构来制造基于铁电电容器的铁电存储器单元。例如，与平面栅极结构相比，围绕鳍式fet晶体管的鳍结构形成栅电极能够增大栅极电容器面积。
[0039]
方程[1]还大致提供了鳍式fet几何结构中的总电容。可以通过增大鳍高度、鳍宽度或其组合来改变栅极电容器面积。与增大鳍宽度相比，增大鳍高度提供了一种增大栅极电容的期望方式。针对给定的鳍宽度增大鳍高度提供了一种进一步增大驱动电流同时维持对栅极的静电控制的方法。在一些实施例中，可以增大鳍的数量，同时保持每个鳍之间的间距最小。例如，间距足以形成与每个鳍侧壁相邻的栅极结构。
[0040]
此外，为了预留铁电电容器的面积，可以对栅电极的最顶部表面进行平面化。可以在经平面化的栅电极上形成铁电层并且可以在铁电层上形成字线以形成平面铁电电容器。铁电电容器的面积取决于栅电极的经平面化的最顶部表面积，而栅极电容器的面积取决于非平面栅极和鳍之间的重叠。可以通过调节鳍的高度来改变栅极电容器的面积。
[0041]
在实施例中，铁电层可以从第一晶体管的第一栅电极延伸到相邻第二晶体管的第二栅电极，其中第一和第二栅电极在横向被电介质间隔开。字线还可以在铁电层上方并且连续地在第一和第二栅极上方延伸。在这样的示例中，可以形成第一和第二铁电电容器(通过适当的偏置相应第一和第二晶体管的源极和漏极端子)。字线和铁电层可以与第一和第二栅电极的每个自对准。
[0042]
铁电材料中一个或多个畴中的极化可以对应于局部施加的外部场(或者字线和栅电极之间的电压)。在一些示例中，在第一和第二栅电极的每个上方形成不同字线的情况下，可以在第一或第二铁电电容器中独立地设置(或编程设置)极化。
[0043]
图1是根据本公开的实施例的用于制造与非平面电容器结构集成的铁电电容器装置的方法100。方法100开始于操作110，即接收包括由电介质势垒分隔的多个非平面伪栅极结构的工件。方法100在操作120处继续去除伪栅极结构以形成多个开口，从而暴露多个鳍结构的过程。该方法在操作130处继续在多个鳍结构的每一个上的多个开口的每一个中形成栅极电介质层。该方法在操作140处继续在栅极电介质层上形成多个栅电极，每个栅电极都具有平面的最顶部表面。该方法在操作150继续在多个栅电极的每一个的平面最顶部表面上和电介质势垒的最顶部表面上形成铁电层。该方法在操作160通过在铁电层上形成字线而结束。
[0044]
图2a是包括多个非平面伪栅极结构的工件200的截面图。如图所示，伪栅极结构202a和202b形成于衬底201上方并且被电介质203隔开。
[0045]
在实施例中，伪栅极结构202a和202b的每一个包括牺牲材料，牺牲材料被设计成被去除并且利用要形成的栅极结构的一种或多种材料替换。伪栅极结构202a和202b包括被设计成相对于工件200之内的其他结构被选择性去除的牺牲材料。在示范性实施例中，伪栅极结构202a和202b包括非晶多晶硅或多晶硅。
[0046]
在例示性实施例中，伪栅极结构202a形成于鳍204上方，并且伪栅极结构202b形成于鳍206上方。电介质208与每个鳍204和206的一部分相邻。电介质208a的最顶部表面和每个鳍204和206的最顶部表面之间的垂直距离被定义为鳍高hf。在实施例中，hf至少为25nm。在其他实施例中，hf至少为25nm但小于60nm。在例示性实施例中，鳍204和206均具有横向厚度wf(沿x方向)。在实施例中，wf至少为5nm。在一些实施例中，wf至少为5nm但小于10nm。hf和wf部分影响将围绕每个鳍204和206形成的装置的总电容。
[0047]
如图所示，电介质203包括伪栅极结构202a和202b之间的部分203a、与伪栅极结构202a相邻的部分203b以及与伪栅极结构202b相邻的部分203c。工件200还包括电介质208上并且与电介质部分203b和203c相邻的电介质210。
[0048]
在一些实施例中，鳍204和206包括单晶硅、硅锗或锗。在一些实施例中，鳍204和206可以包括薄膜半导体材料，例如多晶硅或半导电氧化物。在例示性实施例中，鳍204和206从衬底延伸并包括衬底201的材料。在一些这样的实施例中，衬底201包括硅、硅锗或锗。在其他实施例中，衬底201包括单晶硅层上的氧化硅层，并且鳍204和206均包括单晶硅。
[0049]
在示范性实施例中，电介质203包括硅以及氧、氮或碳中的一种或多种。在实施例中，电介质208包括硅以及氮、氧或碳中的一种或多种。电介质208可以在成分上与电介质203不同，例如，电介质203可以具有比电介质208的密度更大的密度。在实施例中，电介质203包括硅以及具有可流动组分的氧、氮和碳中的至少一种。在实施例中，电介质210包括与电介质203或208的材料不同的材料。
[0050]
图2b是去除多个非平面伪栅极结构以形成开口212a和212b之后图2a中的结构的截面图。在实施例中，相对于电介质203、208和210选择性去除多晶硅或非晶多晶硅。此外，应当认识到，在鳍204和206包括硅时，硅鳍204和206均被二氧化硅层(未示出)包覆，以保护硅鳍204和206在去除伪栅极结构202a和202b期间不被蚀刻。在通过蚀刻一些电介质208去除伪栅极结构202a和202b之后，可以增大鳍高hf。
[0051]
图2c示出了在开口212a中形成栅极结构214之后并且在开口212b中形成栅极结构216之后图2b的结构。在例示性实施例中，在开口212a中，在鳍204上，在最顶部表面208a上并且与电介质部分203a和203b相邻地沉积栅极电介质层218。如图所示，还在开口212b中，在鳍206上，在最顶部表面208a上并且与电介质部分203a和203c相邻地沉积栅极电介质层218。
[0052]
还在电介质部分203a、203b和203c的最顶部表面和最顶部表面210a上沉积栅极电介质层218。在实施例中，通过原子层沉积(ald)工艺毯式沉积栅极电介质层218。在一些实施例中，将栅极电介质层218沉积到最高2.5nm的厚度。在实施例中，栅极电介质层218是具有高介电常数(例如，高于4的介电常数)的绝缘体。可以用于栅极电介质层218中的高介电常数材料的示例包括氧化铪、氧化铪硅、氧化镧、氧化镧铝、氧化锆、氧化锆硅、氧化钽、氧化钛、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化钇、氧化铝、氧化铅钪钽或铌酸铅锌。
[0053]
在实施例中，栅极电介质层218的材料和厚度的选择决定了要形成的fet的栅极电
容。
[0054]
栅电极材料可以被毯式沉积到开口212a和212b中、栅极电介质层218上以及电介质部分203a、203b和203c上方的栅极电介质层(未示出)上，以及最顶部表面210a上。在实施例中，利用平面化工艺去除栅极电介质层218和栅电极材料在电介质部分203a、203b和203c以及最顶部表面210a上方的部分。在一些示范性实施例中，利用化学机械抛光(cmp)工艺在开口212a和212b的每一个中形成栅电极220。
[0055]
在例示性实施例中，在位于鳍204的最顶部表面204a上的栅极电介质层218上并且与鳍204的侧壁表面204b相邻形成的栅极电介质层218相邻地形成栅电极220。如图所示，栅电极220覆盖鳍204的总周长p，其近似由方程[2]给出：
[0056]
p～2hf wf[2]
[0057]
沿着垂直方向(z轴)将栅电极220和鳍204之间的重叠减小了栅极电介质层218的厚度。然而，在大多数实施例中，重叠减小少于10％。形成于栅极电介质层218上的栅电极220具有与形成于开口212a中的栅极电介质层218上的栅电极220基本相同的特征。
[0058]
在实施例中，cmp工艺在每个鳍204和206上方形成栅电极220，其最顶部表面220a是平面或基本平面的。在示范性实施例中，每个栅极结构214和216的栅电极220都与最顶部表面210a以及电介质部分203a、203b和203c的最顶部表面共面或基本共面。每个栅电极220的平面最顶部表面220a都部分影响在下游操作中要在栅电极220上方形成的铁电电容器的电容。非平面最顶部表面220a能够增大要形成的铁电电容器的表面积。
[0059]
根据希望是p型还是n型晶体管，栅电极220包括诸如钌、钯、铂、钴、镍、铪、锆、钛、钽、铝的金属、这些金属的合金，以及钌、钯、铂、钴、镍、铪、锆、钛、钽、铝的氮化物或碳化物，例如氮化铪、氮化锆、氮化钛、氮化钽和氮化铝或碳化铪、碳化锆、碳化钛、碳化钽或碳化铝。在一些实施例中，栅电极220包括适合nmos或pmos晶体管的功函数层并且在功函数层上填充金属。
[0060]
图3a示出了在形成铁电层222之后并且在铁电层222上形成字线224之后图2c的结构。在实施例中，在栅电极220、栅极电介质层218和电介质203和210的最顶部表面上毯式沉积铁电层222。在例示性实施例中，在每个栅极结构214和216的电极220经平面化的表面上形成铁电层222。如图所示，铁电层222还在每个栅极结构214和216的最顶部表面220a之间以及在栅极结构214和216之间的电介质203上方延伸。因为用于形成栅极结构214和216的替换栅极方法的原因，铁电层222与栅极电介质层218的不与鳍204和206直接相邻的部分接触。在例示性实施例中，铁电层222与栅极电介质层218的与电介质侧壁203d相邻的部分接触。
[0061]
在实施例中，铁电层222包括在某一温度范围上具有自发极化的材料。单晶形式能够在铁电层222的垂直范围(沿x方向)上有利地提供有序的畴。在居里温度tc下，铁电层222可能会经历有序和无序状态之间的相变，其中，介电常数可能改变几个数量级。在实施例中，铁电层222具有介于2nm和50nm之间的厚度。
[0062]
在实施例中，铁电层222包括：包括铪、锆和氧的材料，例如氧化铪锆(hfzro)，也称为hzo；包括铪、氧和硅的材料，例如掺硅(掺si)氧化铪；包括铪、氧和锗的材料，例如掺锗(掺ge)氧化铪；包括铪、氧和铝的材料，例如掺铝(掺al)氧化铪；包括铪、氧和钇的材料，例如掺钇(掺y)；包括铅、锆和钛的材料，例如氧化铪钛酸铅锆；包括钡、锆和钛的材料，例如钛
酸钡锆或上述材料的任意组合。铁电层222的一些实施例包括铪、锆、钡、钛和/或铅，以及这些材料的任意组合。
[0063]
在实施例中，在铁电层222上毯式沉积字线层。字线层包括金属或导电合金。例如，字线层可以包括金属，例如但不限于ti、w、ta、ru、mo、ir、pt、pd，或金属氮化物，例如ti、w、ta或ru。在实施例中，通过在字线层上形成掩模对字线层进行构图以形成字线224。在实施例中，也通过掩模对铁电层222进行构图。如图所示，字线224和铁电层222在栅极结构214和216上方以及电介质203和210上方延伸。
[0064]
在一些实施例中，字线224是中断的，并且不在铁电层222上方连续延伸。在一些这样的实施例中，字线224中缺失字线224的一部分224a。
[0065]
尽管仅示出了均对应于各个晶体管的两个栅极结构214和216，但在示范性实施例中，铁电层222和字线224在大量栅极结构上方是连续的，每个栅极结构对应于单个晶体管。在实施例中，超过100个晶体管可以通过单条字线224耦接。在示范性实施例中，超过1000个晶体管通过单条字线224耦接。
[0066]
部分225(虚线框内部)限定单个存储器装置，并且将在下文进一步论述。
[0067]
图3b是图3a结构的平面图。在实施例中，字线224在栅极结构214和216上方以及电介质203和210上方延伸。在例示性实施例中，字线224在鳍204和206的一部分(在虚线中)上方延伸。字线224有利地自对准到栅极，如图所示。在例示性实施例中，源极触点和漏极触点形成于每个鳍204和206上。例如，源极触点226形成于鳍204的一端上，漏极触点228形成于鳍204的第二端上。还如图所示，源极触点230形成于鳍206的一端上，漏极触点232形成于鳍206的第二端上。源极触点226和漏极触点228由电介质203和栅极结构214分隔开。可以在鳍204和206上方的电介质203中形成开口以分别形成触点226和228，以及触点230和232。在示范性实施例中，可以通过等离子体蚀刻工艺形成开口。可以在开口中沉积一种或多种金属，以形成源极触点226和230，以及漏极触点228和232。在一些示例中，包括诸如氮化钽或钌的材料的势垒衬垫可以形成于每个开口中并且包括诸如钴、钌、铜或钨的金属的填充金属可以沉积于势垒衬垫上。
[0068]
图4a是图3a中结构的一部分(虚线225内部)的等距图示。为了清晰起见省略了电介质203。图4a中的结构400是一种包括晶体管402的存储器装置400，晶体管包括鳍204上方的栅电极220、鳍204的一端上的源极触点226和形成于鳍204的第二端上的漏极触点228。如图所示，晶体管402为非平面晶体管。源极触点226和漏极触点228在栅电极220的相对端上。在例示性实施例中，源极触点226和漏极触点228形成于鳍204的一部分上方。在其他实施例中，源极触点226和漏极触点228可以包裹在鳍204的侧壁周围。在例示性实施例中，栅电极220包裹鳍204，如图所示。栅极电介质层218在栅电极220和鳍204之间。
[0069]
存储器装置400还包括铁电电容器404。铁电电容器404包括字线224、铁电层222和栅电极220。如图所示，字线224与字线触点406耦接。栅电极220与外部电极不耦接。在示范性实施例中，栅电极220为浮置栅电极。
[0070]
在例示性实施例中，铁电层222和字线224的侧壁与栅电极220的侧壁220b对准。在其他实施例中，出于实际考虑，铁电层222和字线224可以沿例如y方向横向延伸，超过栅电极侧壁220b。在铁电层222和字线224(沿y方向)横向延伸超过栅电极侧壁220b的实施例中，不会显著改变电容器的电气特性。
[0071]
铁电电容器404和晶体管402一起统一作为存储器装置400而工作。下文将进一步论述存储器装置400的操作。存储器装置400的电气特性取决于铁电电容器404和晶体管402之内各个导电部分之间的重叠。更重要地，晶体管402和铁电电容器404的电容之间的被称为相对电容比cr的参数影响着存储器装置400的行为。cr是铁电电容器404的电容和晶体管402的栅极电容的比值。字线224、铁电层222和栅电极220的最顶部表面之间的重叠限定铁电电容器404的面积ac。铁电层222的材料和电容器面积ac限定铁电电容器404的电容c
fe
。栅极220和鳍204之间的重叠部分限定栅极电容cg。结合虚线405之内限定的存储器装置400的一部分描述与电容比的计算相关的晶体管402和铁电电容器404的各个特征的尺度。
[0072]
图4b是图4a的图示中虚线405之内限定的存储器装置400的一部分。示出了与电容计算相关的晶体管402和铁电电容器404的各个特征的尺度。为了清晰起见，去除了栅极电介质层和字线触点。栅电极220和鳍204之间的重叠面积ag由方程[3]定义：
[0073]ag
＝p*lg[3]
[0074]
其中，p由方程[2]给出，lg是鳍204和栅电极220之间的重叠(沿y方向测量)。
[0075]cg
大致由方程[4]定义：
[0076]cg
～∈
deag
/d＝∈
de
(p*lg)/t
gd
[4]
[0077]cg
～{∈
de
(2hf wf)*lg}/t
gd
[0078]
其中，∈
de
和t
gd
分别是栅极电介质层218(未示出)的介电常数和厚度。
[0079]cfe
由方程[5]定义：
[0080]cfe
＝∈
fewfe
*lg/t
fe
[5]
[0081]
其中，w
fe
是栅电极220的最顶部表面220a的宽度(沿x方向)，t
fe
是铁电层222的厚度，lg也是铁电电容器404的长度，∈
fe
是铁电层222的介电常数。
[0082]
电容比cr由方程[6]给出：
[0083]cr
＝c
fe
/cg[0084]
＝[∈
fewfe
*lg/t
fe
]/[∈
de
(2hf wf)*lg]/t
de
[0085]
＝[∈
fe
t
de
/∈
de
t
fe
][w
fe
/(2hf wf)[6]
[0086]
如方程[6]中所示，cr独立于lg。在实施例中，小于0.5的cr对于存储器装置工作是有利的。在示范性实施例中，可以通过控制栅电极220和鳍204的物理尺度来调谐电容比cr。例如，可以通过与w
fe
相比增大hf来减小电容比cr。在一些实施例中，hf至少比w
fe
大3倍。与c
fe
相比，更高的栅极电容cg实现了横跨晶体管的更低电压降和横跨电容器的更高电压降，这对于更低电压的存储器操作是期望的，因为大部分施加的电压将帮助切换铁电材料。
[0087]
再次参考图4a，尽管相对于鳍214描述了存储器装置400，但存储器装置400还代表了包括鳍206和装置结构216(包括栅极电介质层218和栅电极220)的存储器装置结构。
[0088]
图5a-5c示出了编程期间存储器装置400的状态。图5a中示出了简化的存储器装置结构500。存储器装置结构500包括存储器装置400的一个或多个特征，例如鳍204、栅电极220、栅极电介质层218、铁电层222、字线224、源极触点226和漏极触点228。在实施例中，晶体管402为nmos晶体管。在例示性实施例中，源极触点226和漏极触点228均分别在鳍204的第一n

区域和第二n

区域上。第一和第二n

区域之间的沟道区204d根据施加于端子fc上的偏压而形成反转区或耗尽区。
[0089]
如图所示，源极触点226和漏极触点228的端子s和d分别保持在地电势。在连接到
字线224的端子fc上施加正压偏置脉冲。在实施例中，正压偏置脉冲的大小超过晶体管402的阈值电压v
t
和铁电层222的矫顽电压vc。矫顽电压vc是改变铁电层222中的偶极子极化所需的电压。如图所示，在铁电层222中设置铁电极化偶极子500。在例示性实施例中，铁电极化偶极子500指向鳍204的沟道区204c。在实施例中，浮置栅极保持在0v。在端子a上施加正偏压使沟道204c反转或者导致电子502在沟道204c中累积。铁电层222中设置的极化偶极子500在关闭电压脉冲之后保持。在一些实施例中，如果铁电极化偶极子500的强度足够大，则沟道204c保持被反转。在其他实施例中，沟道204c中累积了净的负电荷，但可能不足以完全使沟道反转。
[0090]
图5b示出了读取操作。在实施例中，端子fc被保持在地电势。则沟道204c中没有任何动作。相对于源极端子c向漏极端子d施加电压偏置v
ds
(其中，v
ds
》0)，并且测量电流。与mos晶体管不同，在沟道被反转的实施例中，施加v
ds
导致电流经过沟道204c流动。对于nmos装置而言，施加偏压v
ds
》0导致电流流动。在这样的条件下登记电流暗示铁电极化偶极子的状态。在沟道包括负电荷的一些实施例中，在读取操作期间，可以向fc施加小的电压偏置v《vc，导致沟道204c中的反转。
[0091]
图5c示出了重置操作或者铁电极化偶极子的状态被反转的操作。在实施例中，向端子fc施加电压脉冲|v|》|vc|但极性为负。这导致铁电极化偶极子500反转方向。如图所示，铁电极化偶极子500指向铁电层222。端子fc上的负电压偏置在沟道中诱发空穴或导致在沟道204c中累积。
[0092]
可以通过施加小电压偏置v
ds
来执行读取操作，其中v
ds
》0。低于定义阈值电流的小电流可以指定铁电极化偶极子500的状态。
[0093]
再次参考图3a，在操作期间，仅有铁电层222的直接与栅极结构214或栅极结构216的栅电极220相邻的部分被极化。电介质203和210上方的铁电层222的部分不受字线224相对于栅电极220的电压偏置的影响。在相同字线上的两个或更多装置被编程到不同极化状态的实施例中，可以在源极触点230和漏极触点232(图3b所示)之间编程禁止电压。因此，可以形成并操作两个或更多独立的存储器装置。
[0094]
图6示出了根据本公开实施例的计算装置600。如图所示，计算装置600容纳主板602。主板602可以包括若干部件，包括但不限于处理器601和至少一个通信芯片604或605。处理器601物理和电耦接到主板602。在一些实施方式中，通信芯片605还物理和电耦接到主板602。在其他实施方式中，通信芯片605是处理器601的一部分。
[0095]
根据其应用，计算装置600可以包括可以物理和电耦接或不耦接到主板602的其他部件。这些其他部件包括但不限于易失性存储器(例如，dram)、非易失性存储器(例如，rom)、闪速存储器、图形处理器、数字信号处理器、密码处理器、芯片组606、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编码解码器、视频编码解码器、功率放大器、全球定位系统(gps)装置、罗盘、加速度计、陀螺仪、扬声器、相机和海量存储器装置(例如，硬盘驱动器、紧致盘(cd)、数字多功能盘(dvd)等)。
[0096]
通信芯片605能够实现无线通信，以用于向和从计算装置600传输数据。术语“无线”及其派生词可以用于描述可以经由通过非固体介质使用调制电磁辐射来传送数据的电路、装置、系统、方法、技术、通信信道等。该术语并不暗示关联的装置不包含任何线路，尽管在一些实施例中它们可以不包含。通信芯片605可以实施若干无线标准或协议的任何标准
或协议，包括但不限于，wi-fi(ieee 801.11系列)、wimax(ieee 801.11系列)、长期演进(lte)、ev-do、hspa 、hsdpa 、hsupa 、edge、gsm、gprs、cdma、tdma、edct、蓝牙、其衍生物，以及任何被指定为3g、4g、5g和更高版本的其他无线协议。计算装置600可以包括多个通信芯片604和605。例如，第一通信芯片605可以专用于诸如wi-fi和蓝牙的短程无线通信，第二通信芯片604可以专用于诸如gps、edge、gprs、cdma、wimax、lte、ev-do或其他的长程无线通信。
[0097]
计算装置600的处理器601包括封装于处理器601之内的集成电路管芯。在一些实施例中，处理器601的集成电路管芯包括一个或多个互连结构、非易失性存储器装置和晶体管、电容器以及耦接的铁电电容器和诸如存储器装置400的晶体管。术语“处理器”可以指处理来自寄存器和/或存储器的电子数据以将该电子数据变换成可以存储于寄存器和/或存储器中的其他电子数据的任何装置或装置的部分。
[0098]
通信芯片605还包括封装于通信芯片605之内的集成电路管芯。在另一实施例中，通信芯片604、605的集成电路管芯包括一个或多个互连结构、非易失性存储器装置、晶体管、电容器以及耦接的电容器和诸如存储器装置400的晶体管。根据其应用，计算装置600可以包括可以物理和电耦接或不耦接到主板602的其他部件。如图所示，这些其他部件可以包括但不限于易失性存储器(例如，dram)607，608、非易失性存储器(例如，rom)620、图形cpu 622、闪存存储器、全球定位系统(gps)装置613、罗盘614、芯片组606、天线616、功率放大器(amp)609、触摸屏控制器621、触摸屏显示器617、扬声器615、相机603和电池618，以及诸如数字信号处理器、密码处理器、音频编码解码器、视频编码解码器、加速度计、陀螺仪和海量存储装置(例如硬盘驱动器、固态驱动器(ssd)、紧致盘(cd)、数字多功能盘(dvd)等)等的其他部件。在其他实施例中，容纳在计算装置600内并且上文论述的任何部件都可以包含包括nvm装置的一个或多个阵列的独立集成电路存储器管芯。
[0099]
在各种实施方式中，计算装置600可以是膝上型计算机、上网本、笔记本、超级本、智能电话、平板计算机、个人数字助理(pda)、超级移动pc、手机、台式计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数字相机、便携式音乐播放器或数字视频录像机。在其他实施方式中，计算装置600可以是处理数据的任何其他电子装置。
[0100]
图7示出了包括根据本公开的一个或多个实施例的集成电路(ic)结构700。集成电路(ic)结构700是用于将第一衬底702桥接到第二衬底704的居间衬底。第一衬底702可以是例如集成电路管芯。第二衬底704例如可以是存储器模块、计算机主板或另一集成电路管芯。通常，集成电路(ic)结构700的目的是将连接散布到更宽的间距或将连接重新路由到不同的连接。例如，集成电路(ic)结构700可以将集成电路管芯耦接到球栅阵列(bga)707，球栅阵列接着可以耦接到第二衬底704。在一些实施例中，第一衬底702和第二衬底704附接到集成电路(ic)结构700的相对侧。在其他实施例中，第一衬底702和第二衬底704附接到集成电路(ic)结构700的相同侧。在其他实施例中，利用集成电路(ic)结构700互连三个或更多衬底。
[0101]
集成电路(ic)结构700可以由环氧树脂、玻璃纤维加强的环氧树脂、陶瓷材料或诸如聚酸亚胺的聚合物材料形成。在其他实施方式中，集成电路(ic)结构可以由交替的刚性或柔性材料形成，其可以包括上文描述为用于半导体衬底中的相同材料，例如硅、锗和其他iii-v族和iv族材料。
[0102]
集成电路(ic)结构可以包括金属互连708和过孔710，包括但不限于过穿硅过孔(tsv)712。集成电路(ic)结构700可以进一步包括嵌入式装置714，所述嵌入式装置既包括无源装置，又包括有源装置。这样的嵌入式装置714包括电容器、解耦电容器、电阻器、电感器、熔丝、二极管、变压器、包括晶体管的装置结构、以及耦接的铁电电容器和诸如存储器装置400的晶体管，例如结合图4a描述的存储器装置。再次参考图7，集成电路(ic)结构700还可以包括嵌入式装置714，例如一个或多个电阻性随机接入装置、传感器和静电放电(esd)装置。还可以在集成电路(ic)结构700上形成更复杂的装置，例如，射频(rf)装置、功率放大器、功率管理装置、天线、阵列、传感器和mems装置。
[0103]
在第一示例中，一种存储器装置包括晶体管结构，该晶体管结构包括位于鳍的顶表面上方并且与鳍的侧壁相邻的栅电极，耦接到鳍的第一区域的源极结构和耦接到鳍的第二区域的漏极结构，其中栅电极位于第一区域和第二区域之间，以及位于鳍和栅电极之间的栅极电介质层。与晶体管结构耦接的存储器装置电容器，该电容器包括栅电极、栅电极的基本平面的最顶部表面上的铁电层以及铁电层上的字线。
[0104]
在第二示例中，对于第一示例中的任一个，侧壁是第一侧壁，栅电极与鳍的第二侧壁相邻，其中第二侧壁与第一侧壁相对。
[0105]
在第三示例中，对于第一到第二示例中的任一个，鳍包括由第一侧壁和第二侧壁之间的距离限定的第一横向厚度，并且其中鳍包括由从电介质的与第一侧壁相邻的最顶部表面到鳍的顶表面的距离限定的垂直厚度，其中，垂直厚度至少为第一横向厚度的3倍。
[0106]
在第四示例中，对于第一到第三示例中的任一个，栅电极的平面最顶部表面包括沿从第一侧壁到第二侧壁的方向测量的第二横向厚度，其中，第二横向厚度小于第一横向厚度和两倍的垂直厚度的组合总和。
[0107]
在第五示例中，对于第一到第四示例中的任一个，第二横向厚度小于垂直厚度。
[0108]
在第六示例中，对于第一到第五示例中的任一个，铁电层和字线均包括沿从第一侧壁到第二侧壁的方向测量的第三横向厚度，其中，第二横向厚度基本上等于第三横向厚度。
[0109]
在第七示例中，对于第一到第六示例中的任一个，其中铁电层包括铅、铪、锆、铝、钛、钇、锶或钛中的一种或多种和氧，或者铅、硅、铪、锆、铝、钛、钇、锶或钛中的两种或更多种和氧。
[0110]
在第八示例中，对于第一到第七示例中的任一个，铁电层具有2nm到50nm之间的厚度。
[0111]
在第九示例中，对于第一到第八示例中的任一个，其中栅极电介质层具有1nm到2nm之间的厚度，并且其中栅极电介质层包括与铁电层的材料不同的材料。
[0112]
在第十示例中，对于第一到第九示例中的任一个，铁电层与栅极电介质层的不和鳍相邻的一部分接触。
[0113]
在第十一示例中，一种存储器装置包括多个晶体管，其中多个晶体管的各晶体管由电介质横向分隔开。多个晶体管的各晶体管包括位于鳍的顶表面上方并且与鳍的侧壁相邻的栅电极，耦接到鳍的第一区域的源极结构和耦接到鳍的第二区域的漏极结构，其中栅电极位于第一区域和第二区域之间，并且栅极电介质层位于鳍和栅电极之间。该存储器装置还包括多个电容器，其中，多个电容器的各电容器与多个晶体管的各晶体管耦接。多个电
容器的各电容器包括栅电极，多个晶体管的各晶体管的栅电极的基本平面的最顶部表面上的铁电层，并且其中，铁电层在多个晶体管的各晶体管的栅电极的最顶部表面之间和电介质上方连续延伸。该存储器装置还包括铁电层上的字线。
[0114]
在第十二示例中，对于第十一示例中的任一个，其中，侧壁是第一侧壁，栅电极与鳍的第二侧壁相邻，其中第二侧壁与第一侧壁相对。
[0115]
在第十三示例中，对于第十一到第十二示例中的任一个，鳍包括由第一侧壁和第二侧壁之间的距离限定的第一横向厚度，并且其中鳍包括由从电介质的与第一侧壁相邻的最顶部表面到鳍的顶表面的距离限定的垂直厚度，其中，垂直厚度至少为第一横向厚度的3倍。
[0116]
在第十四示例中，对于第十一到第十三示例中的任一个，栅电极的平面最顶部表面包括沿从第一侧壁到第二侧壁的方向测量的第二横向厚度，其中，第二横向厚度小于第一横向厚度和两倍的垂直厚度的组合总和。
[0117]
在第十五示例中，对于第十一到第十四示例中的任一个，铁电层和字线均包括沿从第一侧壁到第二侧壁的方向测量的第三横向厚度，其中，第三横向厚度至少等于第二横向厚度的两倍。
[0118]
在第十六示例中，对于第十五示例中的任一个，第二横向厚度小于垂直厚度。
[0119]
在第十七示例中，一种用于制造存储器装置的方法包括：接收包括与鳍相邻的非平面伪栅极结构的工件，去除伪栅极结构并且在鳍的顶表面上和侧壁上形成栅极结构，以及对栅极结构进行平面化以形成平面顶表面。方法还包括在栅极结构的平面顶表面上形成铁电层以及在铁电层上形成字线。
[0120]
在第十八示例中，对于第十七示例中的任一个，形成栅极结构包括在鳍的顶表面上和侧壁上形成栅极电介质层，以及在鳍的顶表面上方的栅极电介质层上形成栅电极，并且使栅电极与鳍的侧壁重叠。
[0121]
在第十九示例中，对于第十七到第十八示例中的任一个，方法还包括对电极和铁电层进行构图。
[0122]
在第二十示例中，对于第十七到第十九示例中的任一个，方法还包括在鳍的第一区域上形成源极触点以及在鳍的第二区域上形成漏极触点。