一种CPU模块的电源控制电路及设计方法与流程

一种cpu模块的电源控制电路及设计方法
技术领域
1.本技术涉及电源控制技术领域，特别是一种cpu模块的电源控制电路及设计方法。


背景技术：

2.cpu模块要求的上电时序很严格，所需的电压必须遵循一定的上电顺序，同时每一路电源上电与跟随的下一路电压所需的时间也有严格要求。
3.目前大多采用mcu、fpga或者cpld设计去控制cpu模块。
4.然而，上述方法的设计原理较难，复杂程度高，需要额外的软件设计成本，且失效率和故障率高。


技术实现要素：

5.基于此，有必要针对上述技术问题，提供一种cpu模块的电源控制电路及设计方法，能够采用电源芯片实现cpu模块的电源控制。
6.一种cpu模块的电源控制电路，包括：多个第一电源电路；所述第一电源电路包括：第一输入端、第一输出端、第一开启端与第一控制端；
7.所述第一输入端连接电源，用于实现供电；所述第一输出端连接cpu模块的对应控制端，用于实现供电控制；
8.所述第一开启端连接对应第一电源电路的第一控制端或电源，用于接收启动信号或电源信号；所述第一控制端连接对应第一电源电路的第一开启端或悬空，用于输出启动信号或悬空；
9.前一第一电源电路的第一控制端在所述第一电源电路工作后上拉输出启动信号给后一第一电源电路的第一开启端，以区分第一电源电路之间的上电顺序。
10.在一个实施例中，还包括：多个与所述电源电路一一对应的延时电路；
11.所述电源电路还包括：第二控制端；所述电源电路的第二控制端与对应延时电路相连。
12.在一个实施例中，当决定一个电源电路上电顺序的是另一个电源电路时，所述电源电路的第一开启端连接另一个电源电路的第一控制端；否则，所述电源电路的第一开启端连接电源。
13.在一个实施例中，当一个电源电路控制另一个电源电路的上电顺序时，所述电源电路的第一控制端连接另一个电源电路的第一开启端；否则，所述电源电路的第一控制端悬空。
14.在一个实施例中，还包括：控制电路以及与所述控制电路相对应的控制延时电路；所述控制电路包括：控制输入端、控制输出端、控制开启端与延时控制端；
15.所述控制输入端与控制所述控制电路得电的一个第一输出端相连，所述控制输出端与cpu模块的对应控制端相连，所述控制开启端与决定所述控制电路上电顺序的第一控制端相连，所述延时控制端与控制延时电路相连。
16.在一个实施例中，还包括：第二电源电路；所述第二电源电路包括：第二输入端、第三输入端、第二输出端、第二开启端和第三控制端；
17.所述第二输入端和所述第三输入端分别与控制所述第二电源电路得电的两个第一输出端相连，所述第二输出端与cpu模块的对应控制端相连，所述第二开启端与决定所述第二电源电路上电顺序的对应第一电源电路的第一控制端相连，所述第四控制端悬空。
18.在一个实施例中，所述控制电路由mos管组成。
19.在一个实施例中，所述延时电路和所述控制延时电路均由rc电路组成。
20.一种cpu模块的电源控制电路的设计方法，包括：
21.根据cpu模块的控制需求，确定电源电路的总数量以及上电顺序；
22.根据各电源电路的上电顺序和开启方式，确定各电源电路的第一输入端、第一输出端、第一开启端和第一控制端；
23.根据各电源电路的上电间隔，确定各电源电路的第二控制端和对应的延时电路；
24.根据各电源电路的上电电压和上电电流，确定各电源电路的型号。
25.在一个实施例中，根据cpu模块的控制需求，确定电源电路的总数量以及上电顺序包括：
26.根据cpu模块的控制电压的种类数量，确定第一电源电路和第二电源电路的总数量；当控制电压的总数量大于控制电压的种类数量时，根据cpu模块对相同电压的需求，确定控制电路；
27.根据cpu模块的控制端的上电顺序，确定电源电路的上电顺序。
28.上述cpu模块的电源控制电路及设计方法，采用第一电源电路的第一输入端连接电源以得电，采用第一输出端连接cpu模块以输出供电控制信号，采用第一开启端接收启动信号以开启电源电路，采用第一控制端输出启动信号以控制下一个电源电路开启，从而直接通过多个电源芯片实现cpu模块的上电顺序控制。上述电路构思巧妙，采用硬件控制代替了现有技术中的软件控制，灵活多变，降低了开发成本，提高了上电效率，且硬件可靠，故障率低。
附图说明
29.图1为一个实施例中cpu模块的电源控制电路的结构示意图；
30.图2为一个实施例中cpu模块的电源控制电路的设计方法的流程示意图；
31.图3为一个实施例中cpu模块的电源控制电路的设计结果图。
具体实施方式
32.为了使本技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本技术进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本技术，并不用于限定本技术。
33.如图1所示，本技术提供的一种cpu模块的电源控制电路，在一个实施例中，包括：多个第一电源电路；所述第一电源电路包括：第一输入端、第一输出端、第一开启端与第一控制端；所述第一输入端连接电源，用于实现供电；所述第一输出端连接cpu模块的对应控制端，用于实现供电控制；所述第一开启端连接对应第一电源电路的第一控制端或电源，用
于接收启动信号或电源信号；所述第一控制端连接对应第一电源电路的第一开启端或悬空，用于输出启动信号或悬空；前一第一电源电路的第一控制端在所述第一电源电路工作后上拉输出启动信号给后一第一电源电路的第一开启端，以区分第一电源电路之间的上电顺序。
34.在本实施例中，第一电源电路的第一输出端与cpu模块的控制端一一对应，即一个第一电源电路的第一输出端对应一个cpu模块的控制端，也就是说，cpu模块的对应控制端是指cpu模块中与第一输出端的输出电压相同的那个控制端。
35.对应第一电源电路是指与第一电源电路存在控制或被控制关系的第一电源电路，也就是说，第一电源电路的第一开启端与决定其上电顺序的另一个第一电源电路的第一控制端相连，第一电源电路的第一控制端与其控制的另一个第一电源电路的第一开启端相连。
36.需要说明：在实际情况中，存在同时上电的情况，因此相对应的第一电源电路的第一开启端同时与上一个上电的第一电源电路的第一控制端相连。
37.同样的，还会存在不接收其他第一电源电路使能的情况，以及不控制其他第一电源电路使能的情况。
38.当决定一个电源电路上电顺序的是另一个电源电路时，所述电源电路的第一开启端连接另一个电源电路的第一控制端；否则，当决定一个电源电路上电顺序的不是电源电路时，所述电源电路的第一开启端连接电源。
39.当一个电源电路控制另一个电源电路的上电顺序时，所述电源电路的第一控制端连接另一个电源电路的第一开启端；否则，当一个电源电路不控制另外的电源电路的上电顺序时，所述电源电路的第一控制端悬空。
40.两个相邻上电的第一电源电路，上一个第一电源电路(即：先上电的第一电源电路)的第一控制端与下一个第一电源电路(即：后上电的第一电源电路)的第一开启端相连；对任一个第一电源电路来说，其上电顺序在其第一开启端连接的那个第一电源电路之后，且在其第一控制端连接的那个第一电源电路之前；当该第一电源电路的第一开启端连接的是电源而不是其它的第一电源电路，则其第一开启端得电即上电；多个第一电源电路通过第一开启端和第一连接端实现上电顺序控制，进而使第一电源电路之间形成具有先后顺序的上电关系。
41.第一电源电路的工作过程是：第一输入端得电则该电源芯片满足上电条件，在此基础上，第一开启端接收电源的电源信号或其它第一电源电路的启动信号，则该电源芯片上电开始工作，第一输出端输出供电控制信号给cpu模块的对应控制端，同时第一控制端输出启动信号给下一个上电的第一电源电路或悬空。
42.上述cpu模块的电源控制电路及设计方法，采用第一电源电路的第一输入端连接电源以得电，采用第一输出端连接cpu模块以输出供电控制信号，采用第一开启端接收启动信号以开启电源电路，采用第一控制端输出启动信号以控制下一个电源电路开启，从而直接通过多个电源芯片实现cpu模块的上电顺序控制。上述电路构思巧妙，采用硬件控制代替了现有技术中的软件控制，灵活多变，降低了开发成本，提高了上电效率，且硬件可靠，故障率低。
43.在一个实施例中，还包括：多个与所述电源电路一一对应的延时电路；所述电源电
路还包括：第二控制端；所述电源电路的第二控制端与对应延时电路相连。
44.在本实施例中，第一输入端用于电源输入，第一输出端用于电源输出及控制，第一开启端用于电源芯片开启，第一控制端用于输出启动信号并控制其他电源芯片的开启以实现电源的上电先后，第二控制端用于通过延时电路实现电源芯片的上电时间管理。
45.第一电源电路的工作过程是：第一输入端得电则该电源芯片满足上电条件，在此基础上，第一开启端接收电源的电源信号或其它第一电源电路的启动信号，且第二控制端接收对应延时电路输入的延时信号，延时信号包含上电间隔信息，当接收延时信号的时间满足上电间隔时，该电源芯片上电开始工作，第一输出端输出供电控制信号给cpu模块的对应控制端，同时第一控制端输出启动信号给下一个上电的第一电源电路或悬空。
46.延时电路的设计使相应的第一电源电路可以延迟指定的时间以后再上电，从而实现了不同第一电源电路的上电时序管理。例如：3.3v比1.8v先上电10ms，这个时间是由延时电路控制的。
47.在一个实施例中，还包括：控制电路以及与所述控制电路相对应的控制延时电路；所述控制电路包括：控制输入端、控制输出端、控制开启端与延时控制端；所述控制输入端与控制所述控制电路得电的一个第一输出端相连，所述控制输出端与cpu模块的对应控制端相连，所述控制开启端与决定所述控制电路上电顺序的第一控制端相连，所述延时控制端与控制延时电路相连。
48.控制电路的主要作用是实现相同电压输出，节省一路电源芯片。cpu模块对相同电压有控制需求但上电时序有先后要求时，可以增加控制电路。控制输入端与控制其得电的第一输出端相连，且控制输出端输出的电压等于对应的第一输出端输出的电压。
49.上述设置可以节省电源芯片，解决低电流的电压输出，同时，还可以增加控制延时电路，更好地控制电源的上电时序。
50.在一个实施例中，还包括：第二电源电路；所述第二电源电路包括：第二输入端、第三输入端、第二输出端、第二开启端和第三控制端；所述第二输入端和所述第三输入端分别与控制所述第二电源电路得电的两个第一输出端相连，所述第二输出端与cpu模块的对应控制端相连，所述第二开启端与决定所述第二电源电路上电顺序的对应第一电源电路的第一控制端相连，所述第四控制端悬空。
51.在一个实施例中，所述延时电路和所述控制延时电路均由rc电路组成。
52.具体的，rc电路由电阻和电容并联，或者电阻串联电容并联实现。相关设计可以使用现有技术实现，在此不再赘述。
53.在一个实施例中，所述控制电路由mos管组成。
54.相同电压通过mos控制电路实现输出，同时通过启动信号和rc延时电路实现电压的先后和上电时间间隔控制。
55.上述设置使用mos管代替了第一电源电路，节省了成本，实用性强。
56.本技术在电源电压与cpu模块的电压不匹配的情况下，设计了电源控制电路，将电源电压转化为cpu模块的需求电压，实现了多个电压信号通过不同上电时序给cpu供电的效果。
57.如图2所示，本技术提供的一种cpu模块的电源控制电路的设计方法，在一个实施例中，包括以下步骤：
58.步骤202：根据cpu模块的控制需求，确定电源电路的总数量以及上电顺序。
59.具体的：根据cpu模块的控制电压的种类数量，确定第一电源电路和第二电源电路的总数量；当控制电压的总数量大于控制电压的种类数量时，根据cpu模块对相同电压的需求，确定控制电路；根据cpu模块的控制端的上电顺序，确定电源电路的上电顺序。
60.也就是说：cpu模块需求的电压有多少种，电源电路(即：第一电源电路和第二电源电路)的总数就有多少个。如果cpu模块需求电压的数量与种类数不同，则控制电路的数量等于需求电压数量与需求电压种类数之差。根据需求电压以及上电时序要求，设置控制电路的各个端口：控制输入端与控制其得电的一个第一输出端相连，控制输出端与cpu模块的对应控制端相连，控制开启端与决定其上电顺序的第一控制端相连，延时控制端与决定其上电间隔的控制延时电路相连。
61.步骤204：根据各电源电路的上电顺序和开启方式，确定各电源电路的第一输入端、第一输出端、第一开启端和第一控制端。
62.第一输入端均连接电源，第一输出端均连接cpu模块；上一第一电源电路的第一控制端与下一电源电路的第一开启端相连，当几个第一电源电路同时上电时，这几个第一电源电路的第一开启端同时与上一第一电源电路的第一控制端相连，对上电顺序没有要求的第一电源电路，其第一开启端接电源，得电即开启。
63.步骤206：根据各电源电路的上电间隔，确定各电源电路的第二控制端和对应的延时电路。
64.具体的延时电路可以根据现有技术进行设计，在此不再赘述。
65.步骤208：根据各电源电路的上电电压和上电电流，确定各电源电路的型号。
66.例如：如果上电电压需求是0.8v、1.2v、1.8v、2.5v或3.3v，则均可以选择型号为is66066的电源芯片；但是由于前述几个电压需求的上电电流需求不同，因此上电电压需求是0.8v或1.2v时，最终选择型号为is6607a的电源芯片；如果上电电压需求是0.6v，则可以选择型号为xsc51200的电源芯片。
67.本方法针对有上电时序需求(包括：上电顺序、上电时间间隔、上电电压以及上电电流)的各类cpu模块，设计的电源控制电路可以实现0.1v-5.5v的电压输出以及上电时序管理控制。具体的参数范围如下：is66066的电源芯片，输出电压0.6v-5.5v，电流大小12a；is66007a的电源芯片，输出电压0.6-5.5v，电流大小20a；xsc51200的电源芯片，输出电压-0.1v-3.5v，电流4.5a。
68.上述方法省去了使用mcu、fpga或cpld控制上电时序的过程，因此也省去了相关的烧录程序的过程，减少了控制过程的风险因素，增加了可靠性；直接使用电源芯片构建上电时序管理，通过电源电路、延时电路和控制电路的组合，从而控制cpu模块的各个控制端，上电时序控制灵活，且上电时间可配；由于电源芯片是产品系统的固有器件，因此降低了设计成本，节省了pcb设计的空间，降低了系统所需的功耗。
69.应该理解的是，虽然图2的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图2中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些子步骤或者阶段的执行顺序也不必然是依次进行，
而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
70.如图3所示，在一个具体的实施例中，设计cpu模块的飞腾ft-2000/4平台的电源控制电路。
71.cpu模块的控制电压的种类数量为6种，分别是3p3v对应3.3v，1p8v对应1.8v，vdd_io对应1.8v，vdd_core对应0.8v，2p5v对应2.5v，pvddq对应1.2v，0p6v_mem对应0.6v，也就是说，控制电压的种类分别是：0.6v、0.8v、1.2v、1.8v、2.5v以及3.3v，因此确定第一电源电路和第二电源电路的总数量为6个。
72.控制电压的总数量为7个，需要两个1.8v的控制电压，确定控制电路的数量为1个。
73.根据cpu模块的控制端的上电顺序，即3p3v与1p8v先上电，然后是2p5v与pvddq，再然后是vdd_core与0p6v_mem，最后是vdd_io，确定电源电路的上电顺序，也就是将电源电路按照前述上电顺序排序。
74.1p8v与vdd_io的输出电压相同，因此vdd_io由控制电路输出，其他电压由电源电路输出。
75.对于控制电路，主要由mos cj3401控制部分组成，控制电路1p8v电压的输入，ft_core_power_pg信号作为mos的开启源，同时通过延时控制端的控制延时电路进行时间延时，从而输出一个上电顺序可控和时间可调的电压vdd_io。
76.根据各电源电路的上电顺序和开启方式，确定各电源电路的输入端(包括第一控制端与第二控制端)、输出端(包括第一输出端与第二输出端)、开启端(包括第一开启端与第二开启端)和控制端(包括第一控制端与第二控制端)。具体的：各电源电路的输入端即电源芯片的in管脚与电源相连，各电源电路的输出端即电源芯片的out管脚与飞腾ft-2000/4平台的对应控制端相连。根据需求的上电顺序，确定各电源电路的开启端即电源芯片的en管脚与电源或上一电源电路的控制端相连，确定各电源电路的控制端即电源芯片的pgood管脚为悬空或与下一电源电路的开启端相连，pgood管脚通过电阻上拉到3.3v实现3.3v的电压输出，同理输出其他电压，其中并列上电的电源电路的开启端均连接上一电源电路的控制端。
77.根据各电源电路的上电间隔，确定各电源电路的第二控制端即ref管脚和对应的延时电路。具体的延时电路可以根据现有技术进行设计，在此不再赘述。
78.根据各电源电路的上电电压和上电电流，确定各电源电路的型号。
79.0.6v、0.8v、1.2v、1.8v、2.5v以及3.3v均需要对应的电源芯片，0.6v选择型号为xsc51200的电源芯片，0.8v或1.2v选择型号为is6607a的电源芯片，1.8v、2.5v或3.3v选择型号为is66066的电源芯片。
80.上述方法也适用于其他平台(有上电顺序和上电时间要求的cpu芯片，比如飞腾、inter、龙芯等芯片平台)的电源管理时序控制。
81.以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
82.以上所述实施例仅表达了本技术的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本技术构思的前提下，还可以做出若干变形和改进，这些都属于本技术的保护
范围。因此，本技术专利的保护范围应以所附权利要求为准。