一种插槽连通性测试装置及测试方法与流程

技术特征：
1.一种插槽连通性测试装置，其特征在于，所述插槽连通性测试装置包括电路板，retimer芯片，连接端以及回环模块；所述连接端装设于所述电路板一侧，用于插接待测主板的插槽；所述retimer芯片装设于所述电路板上，所述retimer芯片的信号发送端子与信号接收端子分别与所述连接端电连接，所述信号接收端子接收待测主板发送的输出信号，所述信号发送端子向待测试主板发送测试信号；所述回环模块用于将所述信号接收端子接收的所述输出信号回环到所述retimer芯片的信号发送端子，以使得所述信号发送端子经由所述retimer芯片和所述连接端向待测试主板发送测试信号。2.根据权利要求1所述的插槽连通性测试装置，其特征在于：所述连接端为金手指组件。3.根据权利要求2所述的插槽连通性测试装置，其特征在于：所述金手指组件包含的金手指个数与所述待测主板的插槽的端子个数匹配。4.根据权利要求1所述的插槽连通性测试装置，其特征在于：所述回环模块为装设于所述电路板上，并分别与所述retimer芯片的信号接收端子和所述信号发送端子相连的回环电路。5.根据权利要求1所述的插槽连通性测试装置，其特征在于：所述回环模块设置在所述电路板外部，包括与所述电路板相连的控制板和装设于所述控制板上的分别与所述retimer芯片的信号接收端子和所述信号发送端子相连的回环电路。6.根据权利要求4或5所述的插槽连通性测试装置，其特征在于：所述回环电路包括一端与所述retimer芯片的信号接收端子相连，另一端与所述retimer芯片的信号发送端子相连的回环电阻模块。7.根据权利要求1所述的插槽连通性测试装置，其特征在于：所述回环模块位于所述retimer芯片内并通过所述retimer芯片内的串行器/解串器将所述信号接收端子接收的所述输出信号回环到所述retimer芯片的信号发送端子。8.一种插槽连通性测试方法，其特征在于：所述插槽连通性测试方法应用于插槽连通性测试装置；所述插槽连通性测试装置包括电路板，retimer芯片，连接端以及回环模块，所述retimer芯片具有信号接收端子和信号发送端子；所述插槽连通性测试方法包括以下步骤：在所述连接端插接待测主板的插槽时，通过retimer芯片的信号接收端子从待测主板接收输出信号；基于所述回环模块将所述信号接收端子接收的所述输出信号回环到所述retimer芯片的信号发送端子；所述信号发送端子经由所述retimer芯片和所述连接端向待测试主板发送测试信号。9.根据权利要求8所述的插槽连通性测试方法，其特征在于：所述连接端为金手指组件。10.根据权利要求9所述的插槽连通性测试方法，其特征在于：所述金手指组件包含的金手指个数与所述待测主板的插槽的端子个数匹配。11.根据权利要求8所述的插槽连通性测试方法，其特征在于：所述回环模块为装设于
所述电路板上，并分别与所述retimer芯片的信号接收端子和所述信号发送端子相连的回环电路。12.根据权利要求8所述的插槽连通性测试方法，其特征在于：所述回环模块包括与所述电路板相连的控制板和装设于所述控制板上的分别与所述retimer芯片的信号接收端子和所述信号发送端子相连的回环电路。13.根据权利要求11或12所述的插槽连通性测试方法，其特征在于：所述回环电路包括一端与所述retimer芯片的信号接收端子相连，另一端与所述retimer芯片的信号发送端子相连的回环电阻模块。14.根据权利要求8所述的插槽连通性测试方法，其特征在于：所述回环模块位于所述retimer芯片内并通过所述retimer芯片内的串行器/解串器将所述信号接收端子接收的所述输出信号回环到所述retimer芯片的信号发送端子。

技术总结
本发明提供一种插槽连通性测试装置及测试方法，所述装置包括电路板，Retimer芯片，连接端以及回环模块；连接端装用于插接待测主板的插槽；Retimer芯片的信号发送端子与信号接收端子分别与连接端电连接，信号接收端子接收待测主板发送的输出信号，信号发送端子经由Retimer芯片和连接端向待测试主板发送测试信号；回环模块用于将信号接收端子接收的输出信号回环到信号发送端子，以使得信号发送端子向待测试主板发送测试信号。本发明通过将Retimer芯片的信号接收端子接收的信号通过外部链路或芯片内部，回环到Retimer芯片的信号发送端子，实现对主板上插槽的连通性测试，大大降低了主板的生产测试成本。大降低了主板的生产测试成本。大降低了主板的生产测试成本。


技术研发人员：邓舒勇 王丹 范然然 马骏 常仲元 刘新 廖宇翔 付泽强
受保护的技术使用者：澜起科技股份有限公司
技术研发日：2020.12.21
技术公布日：2022/6/21