一种上电控制装置及其配置方法、芯片、电子设备与流程

1.本技术实施例涉及但不限于集成电路技术领域，尤其涉及一种上电控制装置及其配置方法、芯片、电子设备。


背景技术：

2.随着集成电路上包含的晶体管的数量不断增加，集成电路中的电源管理的重要性也不断增加。
3.电源开关(power switch)技术是集成电路设计领域常用的低功耗设计技术，该技术能够实现细粒度功耗控制，通过电源开关单元(power switch cell)控制集成电路中逻辑的上电和断电的过程。
4.然而，实现对电源开关单元的开启和关断需要仔细规划包括多个电源开关单元的上电控制装置中的电路，以防止电流过冲，避免电路损坏，因此如何合理的设计上电控制装置中的电路是本领域一直以来关注的问题。


技术实现要素：

5.本技术实施例提供一种上电控制装置及其配置方法、芯片、电子设备。
6.第一方面，提供一种上电控制装置，包括：
7.依次连接的m个电源开关单元，其中，在所述m个电源开关单元的前n个电源开关单元中，多个相邻电源开关单元之间通过延迟单元连接，所述延迟单元用于延迟控制每一所述电源开关单元导通和断开的使能信号，m为大于或等于3的整数，n小于m，n大于或等于2。
8.第二方面，提供一种配置上电控制装置的方法，所述方法包括：
9.对于m个电源开关单元的前n个电源开关单元，通过延迟单元依次连接多个相邻电源开关单元，其中，m为大于或等于3的整数，n小于m，n大于或等于2；以及
10.将所述m个电源开关单元的后m-n个电源开关单元，依次连接在所述前n个电源开关单元之后，得到包括依次连接的m个电源开关单元的上电控制装置。
11.第三方面，提供一种芯片，所述芯片包括上述的上电控制装置。
12.第四方面，提供一种电子设备，所述电子设备包括上述的芯片。
13.在本技术实施例中，由于m个电源开关单元的前n个电源开关单元中，多个相邻电源开关单元之间通过延迟单元连接，延迟单元用于延迟控制每一电源开关单元导通和断开的使能信号，延长了多个相邻电源开关单元之间导通或断开的间隔时长，从而提高了m个电源开关单元导通或断开的时长，降低了涌入m个电源开关单元的最大瞬时电流，进而避免m个电源开关单元产生较强的电感的问题，并避免大幅度拉低m个电源开关单元周围正常工作模块的电路电压的情况；另外，由于m个电源开关单元的涌入前面的n个电源开关单元的电流较大，因此，通过仅在前n个电源开关单元内设置延迟单元的方式，能够较大程度上避免较高的电流以极快的速度的涌入该n个电源开关单元的问题。
附图说明
14.图1为相关技术中提供的一种上电控制装置的结构示意图；
15.图2为本技术实施例提供的一种上电控制装置的结构示意图；
16.图3为本技术实施例提供的另一种上电控制装置的结构示意图；
17.图4为本技术实施例提供的一种配置上电控制装置的方法的流程示意图；
18.图5为本技术实施例提供的一种芯片的结构示意图；
19.图6为本技术实施例提供的一种电子设备的结构示意图。
具体实施方式
20.下面将通过实施例并结合附图具体地对本技术的技术方案进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例中不再赘述。
21.需要说明的是：在本技术实例中，“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。
22.另外，本技术实施例所记载的技术方案之间，在不冲突的情况下，可以任意组合。
23.本技术实施例中提到的多个、多次，在未作特殊说明的情况下，应理解为两个或两个以上、两次或两次以上。
24.在低功耗设计(low power design)的模块设计中通常会设置大量的电源开关单元，这些电源开关单元的栅端可以串联起来形成电源开关单元链或上电控制链。在另一些实施方式中，电源开关单元也可以称为电源关断单元(power shut-off cell，pso cell)或电源门单元(power gating cell)，上电控制链也可以称为pso cell chain或power gating cell chain。
25.图1为相关技术中提供的一种上电控制装置的结构示意图，如图1所示，上电控制装置100包括依次连接的m个电源开关单元101。依次连接的m个电源开关单元101可以称为电源开关单元链。
26.每一个电源开关单元101可以是三极管开关，三极管开关例如可以是p沟道金属氧化物半导体(p-channel metal oxide semiconductor，pmos)或n沟道金属氧化物半导体(n-channel metal oxide semiconductor，nmos)或其它三极管开关等。
27.在需要开启m个电源开关单元101时，电源控制器的输出端可以向m个电源开关单元101发送第一使能信号，m个电源开关单元101可以依次接收第一使能信号，并依次基于第一使能信号导通，从而在有限的时间内完成上电过程，在电源控制器的输入端接收到第一使能信号时，确定上电完成。电源控制器可以在上电完成后可以发送第一响应信号到控制模块，从而使得控制模块可以调度m个电源开关单元101连接的逻辑电路工作。
28.m个电源开关单元101可以设置在包括上电控制装置100的芯片的核心(core)区域，通过电源开关单元101来控制芯片中core区域逻辑的上电和断电过程。m个电源开关单元101一般是均匀或非均匀摆放在core区域中并且按顺序串成一条链。在一些实施例中，core区域可以不仅设置有m个电源开关单元101，还可以设置有其它逻辑电路，例如，具有存储功能的电路和/或具有计算功能的电路等。
29.在需要断开m个电源开关单元101时，电源控制器的输出端可以向m个电源开关单
元101发送第二使能信号，m个电源开关单元101可以依次接收第二使能信号，并依次基于第二使能信号断开，从而在有限的时间内完成断电过程，在电源控制器的输入端接收到第二使能信号时，确定断电完成。电源控制器可以在断电完成后可以发送第二响应信号到控制模块，从而使得控制模块可以停止调度m个电源开关单元101连接的逻辑电路工作。
30.第一使能信号可以是高电平，第二使能信号可以是低电平，或者，第一使能信号可以是低电平，第二使能信号可以是高电平。
31.m个电源开关单元101的上电过程可以是m个电源开关单元101逐个导通的过程，在上电初期阶段，m个电源开关单元101对电量的需求较大，随着m个电源开关单元101逐个导通，短时间内会有大量电流涌入m个电源开关单元101，从而会有一个峰值较高的电流(称为浪涌电流)，从而导致电流在单位时间内的变化率较大，会导致较强的电感，从而引起芯片工作电压的波动，导致芯片工作不稳定；此外，大量的电流涌入m个电源开关单元101，会拉低m个电源开关单元101周围正常工作模块的电路电压，使芯片正常工作受到影响，甚至出错。因此，如何避免较高的电流以极快的速度的涌入m个电源开关单元101是当下一直关注的问题。
32.在相关技术中，在上电的过程中，pso cell会按顺序一个一个开启。如果pso cell本身的延迟(delay)时间很小，那么整条链的开启速度就会过快，在一定时间内可能会形成非常大的峰值电流，远远超过设计所需的平均电流，占用常开区域的电流，从而影响电路的性能。
33.基于前述问题，本技术实施例提供一种新的上电控制装置。
34.图2为本技术实施例提供的一种上电控制装置的结构示意图，如图2所示，上电控制装置200包括依次连接的m个电源开关单元201，其中，在m个电源开关单元201的前n个电源开关单元201中，多个相邻电源开关单元201之间通过延迟单元(delay cell)202连接，延迟单元202用于延迟控制每一电源开关单元201导通和断开的使能信号，m为大于或等于3的整数，n小于m，n大于或等于2。电源开关单元201可以与上述的电源开关单元101相同。第i个电源开关单元201与第i 1个电源开关单元201之间的延迟单元，可以配置为使得第i个电源开关单元201的上电完成的时间或断电完成的时间，比第i 1个电源开关单元201的开始上电的时间或开始断电的时间早于延迟单元对应的延迟时间；i大于或等于1且小于或等于n-1。
35.依次连接的m个电源开关单元201可以是相互串联或依次串联的m个电源开关单元201。前n个电源开关单元201可以为m个电源开关单元201中先涌入电流的n个电源开关单元201。
36.按照电流的流入顺序，m个电源开关单元201可以包括第一个电源开关单元201、第二个电源开关单元201、第三个电源开关单元201，直到第m个电源开关单元201等。依次连接的m个电源开关单元201可以是链状结构，例如，依次连接的m个电源开关单元201可以为：第一个电源开关单元201的一端连接使能端，用于接收使能信号，使能信号可以包括第一使能信号或第二使能信号，例如第一个电源开关单元201的一端可以连接电源控制器的输出端，并接收电源控制器发出的第一使能信号或第二使能信号，第一个电源开关单元201的另一端连接第二电源开关单元201的一端，第二电源开关单元201的另一端连接第三电源开关单元201的一端，直到第m-1个电源开关单元201的另一端连接第m个电源开关单元201的一端，
第m个电源开关单元201的另一端连接电源控制器的输入端，以使电源控制器在接收到第一使能信号或第二使能信号，确定m个电源开关单元201上电完成或断电完成。
37.在一些实施例中，依次连接的m个电源开关可以呈环状、柱状或s状分布。
38.多个相邻的电源开关单元201可以为连续的多个电源开关单元201。多个相邻电源开关单元201之间可以通过一个延迟单元202连接，或者，多个相邻电源开关单元201之间可以通过多个延迟单元202连接。
39.例如，多个相邻电源开关单元201可以包括m个电源开关单元201的第一个电源开关单元201和第二个电源开关单元201，从而可以在第一个电源开关单元201和第二电源开关单元201之间设置一个延迟单元202或者多个延迟单元202。
40.再例如，多个相邻电源开关单元201可以包括m个电源开关单元201的第一个电源开关单元201、第二个电源开关单元201以及第三个电源开关单元201，从而可以在第一个电源开关单元201和第二个电源开关单元201之间设置一个或多个延迟单元202，和/或，在第二个电源开关单元201和第三个电源开关单元201之间设置一个或多个延迟单元202。
41.在未作特殊说明的情况下，本技术实施例中的延迟单元202可以是指一个或多个延迟单元。
42.多个相邻电源开关单元201中没有通过延迟单元202连接的两个相邻电源开关单元201之间可以直连，或者，可以通过其它电路或电子元件进行连接。例如，多个相邻电源开关单元201包括第一个电源开关单元201、第二个电源开关单元201以及第三个电源开关单元201，第一个电源开关单元201和第二个电源开关单元201之间可以通过一个或多个延迟单元202连接，第二个电源开关单元201和第三个电源开关单元201之间可以直连，从而实现多个相邻电源开关单元201之间通过延迟单元202连接。
43.在一些实施例中，如果两个相邻电源开关单元201通过延迟单元连接，两个相邻电源开关单元201之间可以仅存在延迟单元202，而不存在其它电路或电子元件。在另一些实施例中，两个相邻电源开关单元201之间不仅可以存在延迟单元202，还可以存在其它电路或电子元件。
44.m个电源开关单元201中，除通过延迟单元连接的两个相邻电源开关单元201之外的其它任两个相邻电源开关单元201之间，可以通过直连的方式进行连接，或者，可以通过其它电路或电子元件进行连接。
45.延迟单元202可以采用互补金属氧化物半导体(complementary metal oxide semiconductor，cmos)得到。延迟单元202也可以称为以下之一：延迟元件、延迟电路或延迟链等。在一些实施例中，延迟单元202可以为具有常开(always-on)属性的单元，常开单元可以为无论m个电源开关单元201的关断与否，保持常开状态的单元。例如，在本技术实施例中，延迟单元202可以包括至少一个常开缓冲器203(always on buffer，aob)。也就是说，延迟单元202可以包括一个或多个常开缓冲器203。在延迟单元202包括多个常开缓冲器203的情况下，多个常开缓冲器203可以彼此串联或依次连接。在另一些实施例中，延迟单元202可以是不具有常开属性的单元。本技术实施例对延迟单元202的具体实施方式不作限定，只要延迟单元202具有延迟功能即可，任何实施方式下的延迟单元202都应该在本技术实施例的保护范围之内。
46.在一些实施例中，延迟单元202不仅可以延迟控制每一电源开关单元201导通的使
能信号，还可以延迟控制每一电源开关单元201断开的使能信号。其中，控制每一电源开关单元201导通的使能信号可以是第一使能信号，控制每一电源开关单元201断开的使能信号可以是第二使能信号。
47.在一些实施方式中，可以获取预先确定的常开缓冲器203与延迟时间之间的对应关系，然后基于延迟单元202的延迟时间和对应关系，确定至少一个常开缓冲器203，将至少一个常开缓冲器203作为多个相邻电源开关单元201之间的延迟单元202。对应关系可以包括在时序库中。对应关系中不同的常开缓冲器203的类型可以相同或不同，不同的常开缓冲器203对应的延迟时间可以不同或相同。某一个常开缓冲器203的延迟时间可以与输入转换(input translation)时间和/或输出负载(output load)有关。
48.例如，在确定第i个电源开关单元201与第i 1个电源开关单元201之间的延迟时间为0.5纳秒时，查找对应关系中是否包括延迟时间为0.5纳秒的常开缓冲器203，如果存在，则将该0.5纳秒延迟的常开缓冲器203作为该第i个电源开关单元201与第i 1个电源开关单元201之间的延迟单元202；如果确定对应关系中存在延迟时间为0.1纳秒的常开缓冲器203，则可以将5个延迟时间为0.1纳秒的常开缓冲器203的串联作为该第i个电源开关单元201与第i 1个电源开关单元201之间的延迟单元202。本技术实施例不限于此，其它延迟时间的常开缓冲器203组合也可以作为该第i个电源开关单元201与第i 1个电源开关单元201之间的延迟单元202，例如，两个0.2纳秒和一个0.1纳秒的常开缓冲器203组合，或者，一个0.3纳秒和一个0.2纳秒的常开缓冲器203的组合等等。
49.在本技术实施例中，由于m个电源开关单元的前n个电源开关单元中，多个相邻电源开关单元之间通过延迟单元连接，延迟单元用于延迟控制每一电源开关单元导通和断开的使能信号，延长了多个相邻电源开关单元之间导通或断开的间隔时长，从而提高了m个电源开关单元导通或断开的时长，降低了涌入m个电源开关单元的最大瞬时电流，进而避免m个电源开关单元产生较强的电感的问题，并避免大幅度拉低m个电源开关单元周围正常工作模块的电路电压的情况；另外，由于m个电源开关单元的涌入前面的n个电源开关单元的电流较大，因此，通过仅在前n个电源开关单元内设置延迟单元的方式，能够较大程度上避免较高的电流以极快的速度的涌入该n个电源开关单元的问题。
50.以下说明本技术实施例提供的上电控制装置200中，多个相邻电源开关单元201之间的延迟单元202的设置方式：
51.首先，可以确定上电控制装置200的m个电源开关单元201允许通过的最大瞬时电流值和m个电源开关单元201的最大唤醒时间。例如最大瞬时电流值不能超过100ma，最大唤醒时间不能大于3ns。仿真结果表明，在不设置任何延迟单元202的情况下，m个电源开关单元201通过的最大电流值为136ma，m个电源开关单元201的唤醒时间为2.5ns。
52.可以看出，m个电源开关单元201通过的最大电流值超过要求的最大瞬时电流值，但是m个电源开关单元201的唤醒时间小于最大唤醒时间的3ns符合要求，因此可以适当增加m个电源开关单元201的唤醒时间来降低m个电源开关单元201通过的最大电流值。
53.在一些实施例中，可以采用cadence的voltus作为上电(power up)分析工具，voltus可以基于用户指定的上电程序文件(powerup sequence file)来做仿真。因此我们可以通过修改powerup sequence file来改变m个电源开关单元201的开启时间，从而来改变m个电源开关单元201的唤醒时间。
54.在仿真过程中，发现沿着电流的方向，m个电源开关单元201的导通时间是依次增大的，可以表明，通过m个电源开关单元201的电流依次减小。
55.为了测试如何设置延迟单元202，可以先让第二个电源开关单元201延迟1纳秒开启，从而修改powerup sequence file后重新的仿真结果表明，m个电源开关单元201的唤醒时间为3.05纳秒，m个电源开关单元201通过的最大电流值为88ma，m个电源开关单元201的唤醒时间超过3纳秒。因此需要减小延迟，修改方案为将第二个电源开关单元201和第三个电源开关单元201均延迟0.5ns开启。
56.通过仿真可以看出，此时的m个电源开关单元201的唤醒时间为2.95纳秒，m个电源开关单元201通过的最大电流值为93ma，满足设计要求。
57.通过仿真结果，在物理实现时，需要在第二个电源开关单元201和第三个电源开关单元201之前分别增加额外的0.5纳秒的延迟。
58.在实施过程中，可以通过查找时序库，得到各种驱动能力的常开缓冲器203的延迟，从而可以确定出在第二个电源开关单元201和第三个电源开关单元201之前分别增加多少个常开缓冲器203。例如，图2所示的实施例中，第二个电源开关单元201和第三个电源开关单元201之前分别增加5个常开缓冲器203，每一个常开缓冲器203的延迟时间可以均为0.1纳秒。
59.在本技术实施例中，前n个电源开关单元201中包括的每一相邻电源开关单元201之间均通过延迟单元202连接。每一相邻电源开关单元201可以是每一相邻的两个电源开关单元201。依次连接的前n个电源开关单元201一共可以包括n-1个相邻的两个电源开关单元201，分别为相邻的第一个电源开关单元201和第二个电源开关单元201、相邻的第二个电源开关单元201和第三个电源开关单元201、直到第n-1个电源开关单元201和第n个电源开关单元201。
60.任意两个不同的多个相邻电源开关单元201之间的延迟单元202的延迟时间可以相同或不同。
61.例如，在n等于3的情况下，前n个电源开关单元201可以包括第一个电源开关单元201、第二个电源开关单元201以及第三个电源开关单元201。其中，第一个电源开关单元201与第二个电源开关单元201之间通过延迟单元202连接，第二个电源开关单元201与第三个电源开关单元201之间通过延迟单元202连接。第一个电源开关单元201与第二个电源开关单元201之间的延迟单元202的延迟时间，可以与第二个电源开关单元201与第三个电源开关单元201之间的延迟单元202的延迟时间可以相同或不同。
62.在一些实施例中，在两个不同的一组相邻电源开关单元201中，沿电流的方向，离第一个电源开关单元201的输入端较近的一组相邻电源开关单元201之间的延迟单元202的延迟时间，可以大于或等于离第一个电源开关单元201的输入端较远的一组相邻电源开关单元201之间的延迟单元202的延迟时间。或者也可以说，位置靠前的一组相邻电源开关单元201的延迟时间，可以大于或等于位置靠后的一组相邻电源开关单元201的延迟时间。例如，如果两组相邻电源开关单元201分别为第一个电源开关单元201与第二个电源开关单元201、第二个电源开关单元201与第三个电源开关单元201，由于第一个电源开关单元201与第二个电源开关单元201相较于第一个电源开关单元201的输入端较近或者较为靠前，则第一个电源开关单元201与第二个电源开关单元201之间的延迟单元202的延迟时间，可以大
于或等于第二个电源开关单元201与第三个电源开关单元201之间的延迟单元202的延迟时间。其中，一组相邻电源开关单元201可以包括多个相邻电源开关单元201，例如，相邻的第i个电源开关单元201和第i 1个电源开关单元201。
63.在另一些实施例中，离第一个电源开关单元201的输入端较近的一组相邻电源开关单元201之间的延迟单元202的延迟时间，可以小于离第一个电源开关单元201较远的一组相邻电源开关单元201之间的延迟单元202的延迟时间。
64.在本技术实施例中，延迟单元202可以包括：至少一个第一延迟单元和至少一个第二延迟单元；多个相邻电源开关单元201包括：多个第一相邻电源开关单元201和多个第二相邻电源开关单元201；多个第一相邻电源开关单元201之间通过至少一个第一延迟单元连接，多个第二相邻电源开关单元201之间通过至少一个第二延迟单元连接；其中，多个第二相邻电源开关单元201连接在多个第一相邻电源开关单元201之后。
65.多个第一相邻的电源开关单元201可以包括依次连接的两个或至少三个电源开关单元201，多个第二相邻的电源开关单元201可以包括依次连接的两个或至少三个电源开关单元201，多个第一相邻的电源开关单元201中电源开关单元201的数量，可以与多个第二相邻的电源开关单元201中的电源开关单元201的数量相同或不同。某两个第一相邻电源开关单元201(或者可以称第一相邻的两个电源开关单元201)之间可以通过一个或多个第一延迟单元连接，某两个第二相邻电源开关单元201(或者可以称第二相邻的两个电源开关单元201)之间可以通过一个或多个第二延迟单元连接。
66.多个第二相邻电源开关单元201连接在多个第一相邻电源开关单元201之后，例如是：多个第二相邻电源开关单元201中的第一个电源开关单元201连接在多个第一相邻电源开关单元201中的第一个电源开关单元201之后，或者，多个第二相邻电源开关单元201中的最后一个电源开关单元201连接在多个第一相邻电源开关单元201中的最后一个电源开关单元201之后。
67.通过多个第二相邻电源开关单元201连接在多个第一相邻电源开关单元201之后，可以使得多个第一相邻电源开关单元201的上电时间早于多个第二相邻电源开关单元201的上电时间，以及多个第一相邻电源开关单元201的断电时间早于多个第二相邻电源开关单元201的断电时间。
68.在本技术实施例中，至少一个第一延迟单元的延迟时间大于或等于至少一个第二延迟单元的延迟时间。其中，至少一个第一延迟单元的延迟时间可以是至少一个第一延迟单元总体的延迟时间，至少一个第二延迟单元的延迟时间可以是至少一个第二延迟单元总体的延迟时间。
69.m个电源开关单元201可以在接收到第一使能信号时上电，在接收到第二使能信号时断电，第一使能信号或第二使能信号可以依次经过m个电源开关单元201，每一个电源开关单元201在接收到第一使能信号的情况下上电，每一个电源开关单元201在接收到第二使能信号的情况下断电。
70.多个第一相邻电源开关单元201的上电时间或断电时间早于多个第二相邻电源开关单元201的上电时间或断电时间，从而在电流方向上，多个第一相邻电源开关单元201相较于多个第二相邻电源开关单元201，更靠近m个电源开关单元201中的第一个电源开关单元201的输入端。第一个电源开关单元201的输入端可以接收第一使能信号或第二使能信
号，从而使得m个电源开关单元201可以依次导通或断开。例如，第一个电源开关单元201的输入端可以连接到电源控制器，第一电源开关单元201的输入端接收电源控制器输入的第一使能信号或第二使能信号。
71.在本技术实施例中，上电过程中涌入前n个电源开关单元201的电流大于后m-n个电源开关单元201的电流，且涌入第一个电源开关的单元的电流最大，第二个电源开关单元201的电流次之，之后逐渐减小，即依次涌入m个电源开关单元201的电流依次减小，从而前n个电源开关单元201的上电或断电能够以较短的时间完成，进而导致较高的电流以极快的速度涌入前n个电源开关单元201的情况发生，而通过在前n个电源开关单元201的多个第一相邻电源开关单元201之间连接至少一个第一延迟单元和多个第二相邻电源开关单元201之间连接至少一个第二延迟单元，使得能够减慢电流涌入前n个电源开关单元201的速度。
72.进一步，由于多个第一相邻电源开关单元201的上电时间早于多个第二相邻电源开关单元201的上电时间，上电过程中涌入多个第一相邻电源开关单元201的电流大于涌入多个第二相邻电源开关单元201的电流，且多个第一相邻电源开关单元201的上电时长(电流通过第一相邻电源开关单元201的时长)小于多个第二相邻电源开关单元201的上电时长，从而通过多个第一相邻电源开关单元201之间的至少一个第一延迟单元的延迟时间，大于或等于多个第二相邻电源开关单元201之间的至少一个第二延迟单元的延迟时间，能够使得在电流涌入快的地方增加的时延大于或等于在电流涌入慢的地方增加的时延，进而涌入m个电源开关单元201的电流中较高的电流能够以较慢的速度涌入，从而减少了电流的冲击。
73.在本技术的一些实施例中，多个第一相邻电源开关单元201与多个第二相邻电源开关单元201至少一部分相同。例如，多个第一相邻电源开关单元201和多个第二相邻电源开关单元201可以均包括目标电源开关单元201，目标电源开关单元201可以包括一个或多个电源开关单元201。
74.在一些实施方式中，多个第一相邻电源开关单元201可以包括：目标电源开关单元201和与目标电源开关单元201的输入端连接的电源开关单元201，多个第二相邻电源开关单元201可以包括：目标电源开关单元201和与目标电源开关单元201的输出端连接的电源开关单元201。多个第一相邻电源开关单元201和多个第二相邻电源开关单元201，可以是从依次相邻的三个或三个以上的电源开关单元201中所确定的两组相邻的电源开关单元201。例如，多个第一相邻电源开关单元201可以包括第一个电源开关单元201和第二个电源开关单元201，多个第二相邻电源开关单元201可以包括第二个电源开关单元201和第三个电源开关单元201，本技术实施例对此不一一列举。
75.在本技术的另一些实施例中，多个第一相邻电源开关单元201与多个第二相邻电源开关单元201均不同。即多个第一相邻电源开关单元201中的电源开关单元201，与多个第二相邻电源开关单元201中的电源开关单元201均不同。
76.在这种实施方式中，多个第一相邻电源开关单元201和多个第二相邻电源开关单元201，是从四个或四个以上的电源开关单元201中所确定的两组相邻的电源开关单元201。其中，多个第一相邻电源开关单元201与多个第二相邻电源开关单元201之间，可以不间隔其它电源开关单元201或者可以间隔至少一个其它电源开关单元201；其它电源开关单元201可以是前n个电源开关单元201中，除多个第一相邻电源开关单元201和多个第二相邻电
源开关单元201之外的电源开关单元201。例如，多个第一相邻电源开关单元201可以包括第一个电源开关单元201和第二电源开关单元201，多个第二相邻电源开关单元201可以包括第三个电源开关单元201和第四个电源开关单元201。再例如，多个第一相邻电源开关单元201可以包括第一个电源开关单元201和第二电源开关单元201，多个第二相邻电源开关单元201可以包括第四个电源开关单元201和第五个电源开关单元201，本技术实施例对此不一一列举。
77.在本技术的一种实施方式中，多个第一相邻电源开关单元201包括：依次连接的m个电源开关单元201中的第一个电源开关单元201和第二个电源开关单元201；多个第二相邻电源开关单元201包括：依次连接的m个电源开关单元201中的第二个电源开关单元201和第三个电源开关单元201。
78.在本技术实施例中，由于上电过程中涌入第一个电源开关单元201的电流最大，第二个电源开关单元201次之以及第三个电源开关单元201再次之，涌入之后的电源开关单元201的电流不断减小，即上电过程中，涌入前三个电源开关单元201的电流较大，从而在第一个电源开关单元201和第二电源开关单元201之间设置延迟单元202，在第二个电源开关单元201和的第三个电源开关单元201之间设置延迟单元202，能够较大程度上减慢电流在前三个电源开关单元201上的流动速度，从而避免了较大的电流以较快的速度涌入前三个电源开关单元201的情况发生。
79.多个第一相邻电源开关单元201之间的至少一个第一延迟单元的延迟时间在0.1纳秒至10纳秒之内；多个第二相邻电源开关单元201之间的至少一个第二延迟单元的延迟时间在0.1纳秒至10纳秒之内。例如，多个第一相邻电源开关单元201之间的至少一个第一延迟单元的延迟时间可以为0.1纳秒、0.5纳秒、0.8纳秒、1纳秒或10纳秒等等；第二相邻电源开关单元201之间的延迟单元202的延迟时间可以为0.1纳秒、0.5纳秒、0.8纳秒、1纳秒或10纳秒等等。
80.在一些可能的实施方式中，多个第一相邻电源开关单元201之间的延迟单元202的延迟时间，可以与多个第二相邻电源开关单元201之间的延迟单元202的延迟时间相同，例如，可以均为0.5纳秒。在另一些可能的实施方式中，多个第一相邻电源开关单元201之间的延迟单元202的延迟时间可以大于或小于多个第二相邻电源开关单元201之间的延迟单元202的延迟时间。本技术实施例对多个第一相邻电源开关单元201之间的延迟单元202和多个第二相邻电源开关单元201之间的延迟单元202的延迟时间的具体数值不作限定。
81.在本技术的一些实施例中，延迟单元202的延迟时间可以是基于m个电源开关单元201允许通过的最大瞬时电流值和/或m个电源开关单元201的最大唤醒时间确定的。
82.在实施过程中，可以先确定最大瞬时电流和/或最大唤醒时间，从而可以基于最大瞬时电流值和/或最大唤醒时间，确定前n个电源开关单元201中的多个相邻电源开关单元201，并确定向该多个相邻电源开关单元201之间设置的延迟单元202的延迟时间，以使m个电源开关单元201在导通时，流过m个电源开关单元201的电流小于或等于最大瞬时电流值，和/或m个电源开关单元201导通的时间可以小于或等于最大唤醒时间。
83.在一些实施例中，基于最大电流值和/或最大唤醒时间确定多个相邻电源开关单元201之间连接的延迟单元202的延迟时间的方法，可以是通过数学计算得到的，或者，可以是通过仿真确定的，或者，可以是通过查找相应地映射表确定的，映射表可以包括多个最大
电流值和/或最大唤醒时间与以下至少之一之间的映射关系：多个相邻电源开关单元201、延迟单元202在多个相邻电源开关单元201中的位置、多个相邻电源开关单元201之间连接的延迟单元202的延迟时间。
84.最大瞬时电流值和/或最大唤醒时间的数值大小，可以基于上电控制装置200的实际需求进行设定，本技术实施例对此不作限定。
85.在本技术的另一些实施例中，延迟单元202的延迟时间可以是基于流经前n个电源开关单元201中每一电源开关单元201的电流值和/或前n个电源开关单元201中每一电源开关单元201的导通时间确定的。
86.每一电源开关单元201的导通时间可以为电流从每一电源开关单元201的输入端到达每一电源开关单元201的输出端的时间。
87.在实施过程中，可以通过模拟仿真的方式确定流经每一电源开关单元201的电流值和/或每一电源开关单元201的导通时间。流经某一个电源开关单元201的电流值可以与该电源开关单元201的导通时间呈反比关系。
88.在本技术一些实施例中，n可以小于或等于m的五分之一。进一步，n可以小于或等于m的十分之一或二十分之一等等。在一些实施过程中，n可以小于或等于m的五分之一、十分之一或二十分之一的取整等等，取整包括向上取整，向下取整或四舍五入取整等。
89.例如，m的值为20时，n可以小于或等于4(20的五分之一)，从而n的取值可以是2、3或4等。以n为3时，可以在第一个电源开关单元201与第二电源开关单元201之间设置延迟单元202，或者，在第二个电源开关单元201与第三电源开关单元201之间设置延迟单元202，或者，在第一个电源开关单元201与第二个电源开关单元201之间和第二个电源开关单元201与第三个电源开关单元201之间均设置延迟单元202。
90.在一些实施例中，上电控制装置还包括与m个电源开关单元201一一对应的m个运行单元(图未示出)，m个运行单元的输入端分别与m个电源开关单元201的信号输出端连接；任一电源开关单元201的导通用于使与任一电源开关单元201对应的运行单元上电；任一电源开关单元201的断开用于使与任一电源开关单元201对应的运行单元断电。
91.任一运行单元的输入端可以为上电输入端或控制输入端。在实施过程中，不同的电源开关单元201可以控制不同的运行单元，从而在m个电源开关单元201导通的情况下，m个运行单元可以控制开启，在m个电源开关单元201断开的情况下，m个运行单元可以控制关闭。
92.图3为本技术实施例提供的另一种上电控制装置的结构示意图，如图3所示，上电控制装置200包括：依次连接的m个电源开关单元201和与m个电源开关单元201连接的电源控制器204。
93.本技术实施例中的使能信号可以包括第一使能信号和第二使能信号。
94.电源控制器204用于向m个电源开关单元201发送第一使能信号，用于控制m个电源开关单元201导通，和/或，电源控制器204用于向m个电源开关单元201发送第二使能信号，用于控制m个电源开关单元201断开。
95.第一使能信号和/或第二使能信号可以是电压信号，电压信号可以是以下之一：源极电压信号(vss)、漏极电压信号(vdd)、电源电压信号、接地信号等。
96.电源控制器204的输出端可以连接m个电源开关单元201的首部，电源控制器204的
输入端可以连接m个电源开关单元201的尾部。
97.在一些实施例中，电源控制器204的输出端可以为nsleepin，电源控制器204的输入端可以为nsleepout。
98.在本技术实施例中，通过在m个电源开关单元的前端某些电源开关单元之间插入一定数量的常开缓冲器的方式，可以解决芯片低功耗设计中的瞬时电流过大问题，从而提高芯片的性能，加快芯片的收敛速度。
99.图4为本技术实施例提供的一种配置上电控制装置的方法的流程示意图，如图4所示，该方法包括：
100.s401、对于m个电源开关单元的前n个电源开关单元，通过延迟单元依次连接多个相邻电源开关单元，其中，m为大于或等于3的整数，n小于m，n大于或等于2。
101.s402、将m个电源开关单元的后m-n个电源开关单元，依次连接在前n个电源开关单元之后，得到包括依次连接的m个电源开关单元的上电控制装置。
102.在一些实施例中，对于m个电源开关单元的前n个电源开关单元，通过延迟单元依次连接多个相邻电源开关单元，可以包括：将前n个电源开关单元中包括的每一相邻电源开关单元之间均通过延迟单元依次连接。
103.在一些实施例中，方法还可以包括：确定多个相邻电源开关单元之间的延迟单元的延迟时间；获取预先确定的常开缓冲器与延迟时间之间的对应关系；基于延迟单元的延迟时间和对应关系，确定至少一个常开缓冲器；以及将至少一个常开缓冲器作为多个相邻电源开关单元之间的延迟单元。
104.在一些实施例中，确定多个相邻电源开关单元之间的延迟单元的延迟时间，可以包括：确定m个电源开关单元允许通过的最大瞬时电流和/或m个电源开关单元的最大唤醒时间；以及基于最大瞬时电流和/或最大唤醒时间，确定多个相邻电源开关单元之间的延迟单元的延迟时间。
105.在一些实施例中，确定多个相邻电源开关单元之间的延迟单元的延迟时间，可以包括：确定流经前n个电源开关单元中每一电源开关单元的电流值和/或前n个电源开关单元中每一电源开关单元的导通时间；以及基于电流值和/或导通时间，确定多个相邻电源开关单元之间的延迟单元的延迟时间。
106.图5为本技术实施例提供的一种芯片的结构示意图，如图5所示，该芯片500可以包括上述任一实施例中的上电控制装置200。
107.本技术实施例中的芯片500可以是一种集成电路芯片，具有信号的处理能力。集成电路芯片可以包括系统级芯片，系统芯片，芯片系统或片上系统芯片等。
108.芯片500按照种类可以包括：特定用途集成电路(application specific integrated circuit，asic)芯片、数字信号处理器(digital signal processor，dsp)芯片、数字信号处理装置(digital signal processing device，dspd)芯片、可编程逻辑装置(programmable logic device，pld)芯片、现场可编程门阵列(field programmable gate array，fpga)芯片、中央处理器(central processing unit，cpu)芯片、图形处理器(graphics processing unit，gpu)芯片、神经网络处理器(neural network processing unit，npu)芯片、张量处理单元(tensor processing unit，tpu)芯片、应用处理器(application processor，ap)芯片、射频芯片、控制器芯片、微控制器芯片、微处理器芯片、
其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件中的至少一种。
109.一个芯片500可以包括至少一个上电控制装置200，至少一个上电控制装置200可以位于芯片的核心(core)区域。在一些实施例中，一个芯片500可以包括一个上电控制装置200，从而可以通过电源控制器控制一个上电控制装置200中m个电源开关单元的导通或断开。在另一些实施例中，一个芯片500可以包括多个上电控制装置200，多个上电控制装置200可以被一个电源控制器控制或多个电源控制器控制，一个电源控制器可以控制一个上电控制装置或多个上电控制装置200，从而可以通过一个或多个电源控制器控制多个上电控制装置200上的每一电源开关单元的导通或断开。不同的上电控制装置200中包括的电源开关单元的数量可以相同或不同。
110.图6为本技术实施例提供的一种电子设备的结构示意图，如图6所示，该电子设备600可以包括上述的芯片500。
111.在一些实施例中，电子设备600可以包括终端设备，终端设备可以包括以下之一：服务器、手机、平板电脑、笔记本电脑、掌上电脑、个人数字助理、便捷式媒体播放器、智能音箱、导航装置、显示设备、智能手环、智能戒指等可穿戴设备、虚拟现实(virtual reality，vr)设备、增强现实(augmented reality，ar)设备、计步器、定位器、追踪器、家电设备、数字tv或台式计算机等。
112.在另一些实施例中，电子设备600可以包括网络设备，网络设备可以是与终端设备进行无线通信的网络侧设备，例如，无线保真(wireless-fidelity，wi-fi)的接入点、演进基站、下一代通信的基站，如5g的gnb或小站、微站或传输接收点(transmission reception point，trp)，还可以是中继站、接入点、车载设备或可穿戴设备等。
113.在又一些实施例中，电子设备600可以包括核心网设备，例如可以是接入及移动性管理功能(access and mobility management function，amf)设备、会话管理功能(session management function，smf)或用户面功能(user plane function，upf)等等。
114.这里需要指出的是：以上配置上电控制装置的方法、芯片以及电子设备实施例的描述，与上述的上电控制装置实施例的描述是类似的，相同的实施例具有相同或相似的有益效果。对于本技术配置上电控制装置的方法、芯片以及电子设备实施例中未披露的技术细节，请参照本技术上电控制装置实施例的描述而理解。
115.应理解，说明书通篇中提到的“一种实施例”或“一些实施例”或“一个实施例”或“一实施例”或“本技术实施例”或“前述实施例”意味着与实施例有关的特定特征、结构或特性包括在本技术的至少一个实施例中。因此，在整个说明书各处出现的“一种实施例”或“一些实施例”或“在一个实施例中”或“在一实施例中”或“本技术实施例”或“前述实施例”未必一定指相同的实施例。此外，这些特定的特征、结构或特性可以任意适合的方式结合在一个或多个实施例中。应理解，在本技术的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本技术实施例的实施过程构成任何限定。上述本技术实施例序号仅仅为了描述，不代表实施例的优劣。
116.此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本技术的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
117.在本技术的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本技术中的具体含义。
118.在本技术所提供的几个实施例中，应该理解到，所揭露的设备和方法，可以通过其它的方式实现。以上所描述的设备实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，如：多个单元或组件可以结合，或可以集成到另一个系统，或一些特征可以忽略，或不执行。另外，所显示或讨论的各组成部分相互之间的耦合、或直接耦合、或通信连接可以是通过一些接口，设备或单元的间接耦合或通信连接，可以是电性的、机械的或其它形式的。
119.上述作为分离部件说明的单元可以是、或也可以不是物理上分开的，作为单元显示的部件可以是、或也可以不是物理单元；既可以位于一个地方，也可以分布到多个网络单元上；可以根据实际的需要选择其中的部分或全部单元来实现本实施例方案的目的。
120.另外，在本技术各实施例中的各功能单元可以全部集成在一个处理单元中，也可以是各单元分别单独作为一个单元，也可以两个或两个以上单元集成在一个单元中；上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。
121.本技术所提供的几个方法实施例中所揭露的方法，在不冲突的情况下可以任意组合，得到新的方法实施例。本技术所提供的几个产品实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的产品实施例。
122.本技术所提供的几个方法或设备实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的方法实施例或设备实施例。
123.本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：移动存储设备、只读存储器(read only memory，rom)、磁碟或者光盘等各种可以存储程序代码的介质。
124.或者，本技术上述集成的单元如果以软件功能模块的形式实现并作为独立的产品销售或使用时，也可以存储在一个计算机可读取存储介质中。基于这样的理解，本技术实施例的技术方案本质上或者说对相关技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机、服务器、或者网络设备等)执行本技术各个实施例所述方法的全部或部分。而前述的存储介质包括：移动存储设备、rom、磁碟或者光盘等各种可以存储程序代码的介质。
125.值得注意的是，本技术实施例中的附图只是为了说明各个器件在终端设备上的示意位置，并不代表在终端设备中的真实位置，各器件或各个区域的真实位置可根据实际情况(例如，终端设备的结构)作出相应改变或偏移，并且，图中的终端设备中不同部分的比例并不代表真实的比例。
126.以上所述，仅为本技术的实施方式，但本技术的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本技术揭露的技术范围内，可轻易想到变化或替换，都应涵盖在
本技术的保护范围之内。因此，本技术的保护范围应以所述权利要求的保护范围为准。