阈值可调比较器、阈值调节方法及并行模数转换器与流程

1.本发明涉及集成电路技术领域，具体为一种阈值可调比较器及其阈值调节方法，该种阈值可调比较器及其阈值调节方法特别适用于高速低功耗并行模数转换器(adc)。


背景技术：

2.模数转换器简称adc，是一种将模拟信号转变为数字信号的电子元件，若干模数转换器并联构成模拟cmos集成电路结构，传统并行模数转换器包含电阻分压网络、比较器阵列、编码器等模块，但传统并行比较器的结构较为复杂，见图1，其主要通过电阻分压网络把参考电源vref划分为等间距的电压依次作为比较器阵列的阈值电压，阵列中的比较器同时将输入电压vin和相应的阈值电压相比较，编码器根据并行比较的结果得到与输入电压vin和参考电压源vref相对应的二进制码，即完成了模数转换。但上述传统的并行架构容易受到源自比较器的回踢噪声的影响，如果分压电阻网络不能及时衰减回踢噪声的干扰，就会影响下一次转换的精度。
3.目前常用的解决回踢噪声的方式是在电阻网络中使用阻值较小的电阻，在分压的同时，使电流快速通过，从而使电阻网络产生的阈值电压在短时间内稳定，即降低分压节点的时间常数，这种方式避免了回踢噪声产生的干扰影响下一次转换精度。但电阻网络中多个电阻的使用使整个集成电路的功耗增加，并且比较器阈值电压不可调节，使用灵活性较差。


技术实现要素：

4.针对现有技术中存在的上述问题，本发明提供了一种阈值可调比较器、阈值调节方法及并行模数转换器，其结构设计简单合理，可实现比较器的阈值调节，可避免回踢噪声产生的干扰影响下一次转换精度，同时可降低功耗。
5.为实现上述目的，本发明采用如下技术方案：
6.一种阈值可调比较器，其包括差分对管、交叉结构的锁存单元、第一开关、第二开关、逻辑与非门电路，其特征在于，所述差分对管的源极连接所述锁存单元的漏极、栅极、所述第二开关的漏极、逻辑与非门电路的输入端；所述锁存单元、第二开关的源极连接电压源vdd，所述差分对管的漏极连接所述第一开关的源极，所述第一开关、第二开关的栅极连接外部输入时钟信号，所述逻辑与非门电路的输出即为比较器的输出；
7.所述差分对管的栅极分别为所述比较器的同相输入端、反相输入端，所述同相输入端的电压为输入电压vin，反相输入端的电压为参考电压vip；所述第一开关、第二开关的控制端输入时钟信号clk；所述差分对管的宽长比在n：n～n：1可调，其中n为整数。
8.其进一步特征在于，
9.差分对管包括第一nmos管m5、宽长可调节的nmos管组m6～m
n 5
、与所述nmos管组中的nmos管一一对应连接的开关，所述nmos管组中nmos管的栅极连接所述输入电压vin，所述nmos管组中各个nmos管的源极、第一nmos管的源极连接所述第二开关的漏极，所述nmos管
组中各个nmos管的漏极分别对应连接一个所述开关，所述开关通过外部寄存器或外部校准程序控制，通过所述开关对所述nmos管组的宽长进行调节；
10.所述开关为nmos管s1、s2
……
sn，所述nmos管s1、s2
……
sn的漏极均连接所述第一开关漏极、锁存单元的栅极、漏极，所述nmos管s1、s2
……
sn的源极与所述第一nmos管m6～m
n 5
的漏极一一对应连接，所述第一nmos管m6～m
n 5
的源极连接所述第二开关的漏极，所述nmos管s1、s2
……
sn的控制端连接寄存器或由外部校准程序控制；
11.所述参考电压vip为固定参考电压vref，所述固定参考电压vref由参考电压芯片或参考电压产生电路产生，所述参考电压产生电路为带隙基准电路；
12.所述交叉结构的锁存单元包括pmos管m2、m3，所述第一开关包括pmos管m1、m4，所述第二开关为pmos管m
n 6
，所述逻辑与非门电路包括第一与非门nd1、第二与非门nd2，所述pmos管m2的栅极分别连接所述pmos管m3的漏极、第一与非门nd1、nd2的输入端、所述nmos管s1、s2
……
sn的漏极、第一nmos管m5的漏极，所述pmos管m1、m2、m3、m4的源极均连接电压源vdd。
13.一种比较器的阈值调节方法，其特征在于，向比较器的同向输入端输入输入电压vin，反向输入端输入参考电压vip，所述比较器翻转电压阈值由一组n位二级制数控制，所述n位二级制数控制通过调节比较器中的差分对管的宽长比在n：n～n：1调节实现，其中n为整数。
14.其进一步特征在于，
15.通过n位二级制数控制比较器翻转电压阈值的具体方法包括：向所述第一开关、第二开关的控制端输入时钟信号，同时通过外部寄存器或外部校准程序对开关的nmos管s1、s2
……
sn进行控制，调节所述差分对管中的nmos组的宽长，具体调节方式为：通过外部寄存器或外部校准程序向所述nmos管s1、s2～sn输入控制信号c[0]、c[1]～c[n-1],设定n为n，即控制所述nmos管s1、s2～sn导通，使所述nmos管m6、m7～m
n 5
导通，此时，所述第一nmos管与所述nmos管组的宽长比为1：n，从而将比较器的阈值调节为vn。
[0016]
一种并行模数转换器，其包括若干比较器，所述比较器为权利要求1或6所述的阈值可调比较器，所述比较器的同向输入端均连接输入电压vin，其特征在于，所述比较器的反向输入端均连接固定参考电压vref，所述比较器的输出端均连接编码器，采用权利要求6或7所述的比较器的阈值调节方法对所述并行模数转换器中的各个比较器的阈值进行调节，使最终确定的各个比较器的阈值不等，所述比较器将输入电压vin与相应比较器的阈值进行比较，输出比较结果，所述编码器对所述比较结果进行编码，并输出编码后的转换信号，所述转换信号即为所述并行模数转换器的输出信号。
[0017]
其进一步特征在于，
[0018]
将所述比较器输出的比较结果用数字信号“0”、“1”表示，将权利要求1或6所述的阈值可调比较器应用于并行模数转换器的具体步骤包括：a1、采用权利要求6或7所述的比较器的阈值调节方法对所述并行模数转换器中的各个比较器的阈值进行调节，使各个比较器的阈值符合并行转换器的要求并确定下来；
[0019]
a2、将所述比较器的输入电压vin与相应比较器的阈值进行比较，若所述输入电压vin小于相应比较器的阈值，则相应比较器输出数字信号“1”，反之，若所述输入电压vin大于等于相应比较器的阈值，则相应比较器输出数字信号“0”；
[0020]
a3、通过所述编码器对所述数字信号进行编码并输出，实现并行模数转换器的模数转换，获得转换后的数字信号。
[0021]
采用本发明上述结构及方法可以达到如下有益效果：比较器的阈值主要由其内部的差分对管宽长比决定，由于该阈值可调比较器包括宽长比可调的差分对管，因此，通过调节差分对管的宽长比n：(1～n)，能够确定比较器的翻转阈值，从而满足比较器的阈值调节需求。
[0022]
本技术将阈值可调比较器及阈值调节方法应用于并行模数转换器中，使并行模数转换器的各个比较器的阈值不同，由于比较器的反向输入端输入电压为固定参考电压，并且该比较器的阈值电压通过差分对管的宽长比调节获得，因此，无需设置电阻网络对反向输入电压进行调节即可获得比较器的阈值电压，从而避免了回踢噪声对电阻网络产生干扰而影响下一次转换精度的问题出现，降低了比较器回踢噪声带来的转换误差。并且电阻网络的减少，使电阻产生的功耗减少，从而降低了整个集成电路的功耗。
附图说明
[0023]
图1为目前常用基于电压阈值可调比较器的并行模数转换器的电路结构；
[0024]
图2为本技术基于电压阈值可调比较器的并行模数转换器的电路结构；
[0025]
图3为本技术比较器的电路原理图。
具体实施方式
[0026]
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、装置、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
[0027]
并行模数转换器是cmos集成电路的主要元件，并行模数转换器包括前置放大器，但传统前置放大器的差分对管的宽长比为1：1，无法对并行比较器的阈值电压进行调节，因此，必须设定电阻网络对参考电压vref进行调节，使比较器的正向输入端的输入电压vin达到参考电压vref，以满足并行模数转换的信号转换需求。
[0028]
图1提供了一种常用的并行模数转换器结构，该结构包括电阻网络1、并行比较器2(即比较器阵列)、逻辑电路3及编码器4，通过电阻网络中各个电阻r的分压作用，将参考电源vref转换为并行比较器的阈值电压，比较器对输入电压vin和阈值电压相比较，根据比较结果进行模数转换，从而实现并行模数转换器的信号转换。但在并行模数转换器信号转换时，比较器中易产生回踢效应，回踢效应产生的回踢噪声对电阻网络产生干扰，电阻网络受干扰产生电流波动，影响了比较器下一次的转换精度。并且，集成电路中，功耗主要来源于电阻，电阻网络主要由电阻组成，因此，电阻网络的使用使整个集成电路中并行模数转换器的功耗增加。
[0029]
针对现有技术中存在的并行比较器回踢效应会对电阻网络中产生干扰，从而影响并行模数转换器的下一次转换精度的问题，以及电阻网络的使用增加了整个并行模数转换
器的功耗的问题，本技术提供了一种基于电压阈值可调比较器的并行模数转换器。其中，阈值可调比较器(参考图2)包括差分对管1、交叉结构的锁存单元2、第一开关、第二开关、逻辑与非门电路3，差分对管1的源极连接锁存单元的漏极、栅极、第二开关的漏极、逻辑与非门电路的输入端；锁存单元2、第二开关的源极连接电压源vdd，差分对管1的漏极连接第一开关的源极，第一开关、第二开关的栅极连接外部输入时钟信号，逻辑与非门电路3的输出即为比较器的输出；差分对管1的栅极分别为比较器的同相输入端、反相输入端，同相输入端的电压为输入电压vin，反相输入端的电压为参考电压vip；第一开关、第二开关的控制端输入时钟信号clk；差分对管1的宽长比为n：(1～n)，其中n为整数。本实施例中，参考电压vip为固定参考电压vref，固定参考电压vref由参考电压芯片或参考电压产生电路产生，参考电压产生电路为带隙基准电路。
[0030]
该比较器中，差分对管1的具体结构为：差分对管1包括第一nmos管m5、宽长可调节的nmos管组m6～m
n 5
、与nmos管组中的nmos管一一对应连接的开关，nmos管组中nmos管的栅极连接输入电压vin，nmos管组中各个nmos管的源极、第一nmos管的源极连接第二开关的漏极，nmos管组中各个nmos管的漏极分别对应连接一个开关，开关通过外部寄存器或外部校准程序控制，通过开关对nmos管组的宽长进行调节。
[0031]
为满足nmos管组的宽长调节需求，本技术开关采用nmos管s1、s2
……
sn，nmos管s1、s2
……
sn的漏极均连接第一开关漏极、锁存单元的栅极、漏极，nmos管s1、s2
……
sn的源极与第一nmos管m6～mn 5的漏极一一对应连接，第一nmos管m6～m
n 5
的源极连接第二开关的漏极，nmos管s1、s2
……
sn的控制端连接寄存器或由外部校准程序控制。
[0032]
本实施例中，交叉结构的锁存单元包括pmos管m2、m3，第一开关包括pmos管m1、m4，第二开关为pmos管m
n 6
，逻辑与非门电路包括第一与非门nd1、第二与非门nd2，pmos管m2的栅极分别连接pmos管m3的漏极、第一与非门nd1、nd2的输入端、nmos管s1、s2
……
sn的漏极、第一nmos管m5的漏极，pmos管m1、m2、m3、m4的源极均连接电压源vdd。
[0033]
实际应用中，由于晶体管的非线性，n的值要远大于所需的二进制精度。每个比较器的阈值控制需要通过校准达到等效的二进制阈值。本技术采用上述差分对管结构及开关结构对比较器的阈值进行调节，调节方法为：向比较器的同向输入端输入输入电压vin，反向输入端输入参考电压vip，比较器翻转电压阈值由一组n位二级制数控制，n位二级制数控制通过调节比较器中的差分对管的宽长比n：(1～n)实现，其中n为整数。
[0034]
通过n位二级制数控制比较器翻转电压阈值的具体步骤包括：向第一开关、第二开关的控制端输入时钟信号clk，同时通过外部寄存器或外部校准程序对开关的nmos管s1、s2
……
sn进行控制(通过外部寄存器或外部校准程序对开关进行控制属于常规技术)，调节差分对管中的nmos组的宽长，具体地，s1、通过外部寄存器或外部校准程序向nmos管s1、s2～sn输入控制信号c[0]、c[1]～c[n-1],设定n为1，即控制nmos管s1导通，使nmos管m6导通，此时，第一nmos管与nmos管组的宽长比为1：1，从而将比较器的阈值调节为v1；
[0035]
s2、通过外部寄存器或外部校准程序向nmos管s1、s2～sn输入控制信号c[0]、c[1]～c[n-1],设定n为2，即控制nmos管s1、s2导通，使nmos管m6、m7导通，此时，第一nmos管与nmos管组的宽长比为1：2，从而将比较器的阈值调节为v2；
[0036]
同理，通过外部寄存器或外部校准程序向nmos管s1、s2～sn输入控制信号c[0]、c[1]～c[n-1],设定n为n，即控制nmos管s1、s2～sn导通，使nmos管m6、m7～m
n 5
导通，此时，第
一nmos管与nmos管组的宽长比为1：n，从而将比较器的阈值调节为vn。
[0037]
与传统的比较器相比，该比较器中的差分对管的宽长比不再是1:1的比例，而是最小1：n到最大n:n的比例可编程自动控制或通过开关管控制，即差分对管的宽长比由n位的控制线来选择。
[0038]
将上述阈值可调比较器应用于并行模数转换器中，若并行模数转换器的位数为m，则该m位并行模数转换器包括至少m 1个并行工作的阈值可调比较器，阈值可调比较器的同向输入端均连接输入电压vin，阈值可调比较器的反向输入端均连接固定参考电压vref，阈值可调比较器的输出端均连接编码器。
[0039]
采用上述比较器的对并行模数转换器中的各个比较器的阈值进行调节，使最终确定的各个比较器的阈值不等，比较器将输入电压vin与相应比较器的阈值进行比较，编码器对比较结果进行编码，并输出编码后的转换信号，转换信号即为并行模数转换器的输出信号。本实施例中，比较器输出的比较结果用数字信号(或二进制码)“0”、“1”表示。
[0040]
将上述阈值可调比较器应用于并行模数转换器的具体步骤包括：a1、采用权利要求6或7的比较器的阈值调节方法对并行模数转换器中的各个比较器的阈值进行调节，确定各个比较器的阈值，本实施例中，并行模数转换器为2位并行模数转换器(即m＝2)，其内部设置有4个并行工作的比较器：分别为第一比较器、第二比较器、第三比较器、第四比较器，采用阈值调节方法对该并行模数转换器中的各个比较器阈值进行调节的具体步骤包括：a11、通过外部寄存器或外部校准程序向nmos管s1、s2～sn输入控制信号c1[0]、c1[1]～c1[n-1],设定n为1，即控制nmos管s1导通，使nmos管m6导通，此时，第一nmos管与nmos管组的宽长比为1：1，从而将第一比较器的阈值调节为v1；
[0041]
a12、通过外部寄存器或外部校准程序向nmos管s1、s2～sn输入控制信号c2[0]、c2[1]～c2[n-1],设定n为2，即控制nmos管s1、s2导通，使nmos管m6、m7导通，此时，第一nmos管与nmos管组的宽长比为1：2，从而第二将比较器的阈值调节为v2；
[0042]
同理，通过外部寄存器或外部校准程序向nmos管s1、s2～sn输入控制信号c3[0]、c3[1]～c3[n-1]或c4[0]、c4[1]～c4[n-1]，对第三比较器、第四比较器的阈值进行调节，将第三比较器、第四比较器的阈值分别调节为v3、v4，从而实现并行模数转换器中各个比较器阈值的确定，最终确定的第一比较器、第二比较器、第三比较器、第四比较器的阈值不相等，确保了该并行模数转换器能够对输入电压vin的值进行稳定转换。
[0043]
a2、将比较器的输入电压vin与相应比较器的阈值进行比较，若输入电压vin小于相应比较器的阈值，则相应比较器输出数字信号“1”，反之，若输入电压vin大于等于相应比较器的阈值，则相应比较器输出数字信号“0”；
[0044]
a3、通过编码器对数字信号进行编码并输出，实现并行模数转换器的模数转换，获得转换后的数字信号。
[0045]
本技术中，设定当并行比较器的输出全为数字信号“1”时，并行模数转换器能够实现信号的稳定转换，传统的比较器中，当第一pmos管m1与第二pmos管m2的宽长比为n:n，使输入电压vin大于等于参考电压时，才能使并行比较器的输出全为“1”。本技术提供了基于上述可调阈值比较器以及上述调节方法对并行比较器的阈值电压进行调节(即对每个比较强的阈值进行校准)，阈值电压调节后，当第一pmos管m1与第二pmos管m2的宽长比为1:n时，很小的输入信号即能够使比较器阵列输出全为“1”从而满足并行模数转换器的转换需求。
综上，本技术基于电压阈值可调比较器的并行模数转换器具有以下优点：
[0046]
(1)无需设置电阻网络对比较器的参考电压进行调节，电路结构简单，降低了功耗。
[0047]
(2)每一个比较器通过前置放大器输出的n位数字信号控制等效的阈值电压，从而满足并行模数转换器的转换需求，实现了低功耗并行模数转换。
[0048]
(3)避免了回踢噪声对电阻网络产生干扰而影响下一次转换精度的问题出现。
[0049]
以上的仅是本技术的优选实施方式，本发明不限于以上实施例。可以理解，本领域技术人员在不脱离本发明的精神和构思的前提下直接导出或联想到的其他改进和变化，均应认为包含在本发明的保护范围之内。