像素驱动电路、显示面板和驱动方法与流程

1.本技术涉及显示技术领域，尤其涉及一种像素驱动电路、显示面板和驱动方法。


背景技术：

2.oled(organic light-emitting diode，有机发光二极管)屏以其轻薄、可绕性、色彩绚丽、对比度高、响应速率快等优势，受到了广泛的关注，有成为下一代显示的代表，逐渐替代lcd(liquid crystal display，液晶显示器)屏的趋势。
3.在oled显示器面板中，像素被设置成包括多行、多列的矩阵状，每一像素通常采用由两个驱动模块与一个电容构成，俗称2t1c电路，通常采用驱动驱动模块产生的驱动电流来驱动oled器件，驱动电流的值可决定oled器件所产生的亮度，驱动电流的大小与驱动驱动模块自身的特性(如阈值电压)有关。然而由于驱动模块的制程因素，驱动模块存在阈值电压漂移的问题。


技术实现要素：

4.本技术的目的是提供一种像素驱动电路、显示面板和驱动方法，旨在解决现有技术中oled像素驱动电路阈值电压漂移的问题。
5.本技术公开了一种像素驱动电路，所述像素驱动电路包括第一驱动模块、第二驱动模块、第三驱动模块、第四驱动模块、发光器件、第一储存单元和第二储存单元，第一驱动模块的控制端连接发射线，输入端连接电源线；所述第二驱动模块的控制端连接第一节点，输入端连接第二节点，输出端连接所述第一驱动模块的输出端；所述第三驱动模块的控制端连接扫描线，输入端连接数据线，输出端连接所述第一节点；第四驱动模块控制端连接发射线，输入端连接所述第二节点；所述发光器件的阳极连接所述第四驱动模块的输出端，阴极连接一低电平；所述第一储存单元接在所述第一节点和所述第二节点之间；所述第二储存单元接在所述第二节点与所述发光器件的阴极之间。
6.可选的，所述第一储存单元包括第一电容，所述第二储存单元包括第二电容，所述第一电容的容量值为12ff-14ff，所述第二电容的容量值为12ff-14ff；且所述第一电容和所述第二电容的容量值相等。
7.可选的，所述第一驱动模块、第二驱动模块、第三驱动模块和第四驱动模块均为薄膜晶体管，所述发光器件为有机发光二极管。
8.本技术还公开了一种显示面板，包括多个如上任一所述的像素驱动电路，所述显示面板还包括多条扫描线、多条数据线以多条发射线，每个所述像素驱动电路包括多个信号输入端，所述多个信号输入端分别与对应的两条所述扫描线、一条所述数据线以及一条所述发射线连接。
9.本技术还公开了一种驱动方法，用于驱动如上任一项所述的像素驱动电路，所述驱动方法包括：
10.复位阶段，所述第一扫描线和所述第二扫描线提供高电平信号，所述发射线提供
低电平信号，所述电源线提供预设的第一电源电压，数据线提供标准电压，第一驱动模块、第二驱动模块和第三驱动模块导通，所述第二驱动模块处于线性区，所述第四驱动模块关断，所述发光器件不发光；
11.补偿阶段，所述第一扫描线和所述第二扫描线提供高电平信号，所述发射线提供低电平信号，所述电源线提供预设的第二电源电压，数据线提供标准电压，第一驱动模块、第一驱动模块和第三驱动模块导通，所述第二驱动模块处于临界截止区，所述第四驱动模块关断，所述发光器件不发光；
12.写入阶段，所述第二扫描线提供高电平信号，所述第一扫描线和所述发射线提供低电平信号，所述电源线提供预设的第三电源电压，所述数据线提供数据电压，所述第一驱动模块和所述第四驱动模块关断，所述第二驱动模块和所述第二驱动模块导通，所述发光器件不发光；
13.发光阶段，所述第二扫描线提供低电平信号，所述第一扫描线和所述发射线提供高电平信号，所述电源线提供预设的第四电源电压，所述数据线提供标准电压，所述第一驱动模块、所述第二驱动模块和第四驱动模块导通，所述第二驱动模块处于饱和区，所述第三驱动模块关断，所述发光器件发光；
14.其中，所述标准电压小于所述数据电压，所述第一电源电压、第二电源电压和第三电源电压小于所述第四电源电压。
15.可选的，所述第一电源电压为vl，所述第二电源电压为vh，所述第三电源电压为vh，所述第四电源电压为vdd，所述标准电压为vref，所述第二驱动模块的阈值电压为vth，所述数据电压为vdata；
16.在所述复位阶段中，所述第一节点的电压为vref，所述第二节点的电压为vl；
17.在所述补偿阶段中，所述第一节点的电压为vref，所述第二节点的电压为vref-vth；
18.在所述写入阶段中，所述第一节点的电压为vdata，所述第一节点的变化量为δv＝vdata-vref，所述第二节点的变化量为δv1＝(vdata-vref)*c1(c1 c2)，所述第二节点的电压为vref-vth δv1；
19.在所述发光阶段中，所述第二节点的电压为voled vss，所述第二节点的变化量为δv2＝voled vss-(vref-vth_t2 δv1)，所述第一节点的电压为vdata δv2；
20.vs＝voled vss,vg＝vdata voled vss-[vref-vth (vdata-vref)c1/(c1 c2)]
[0021]
oled的电流如下：
[0022]
ioled＝1/2μncoxw/l(vgs-vth)2；将g，s电压代入公式得下：
[0023]
ioled＝1/2(μncoxw/l)[(vdata
–
vref)*c2/(c1 c2)]2。
[0024]
可选的，所述驱动方法还包括位于所述发光阶段后的第五阶段，在所述第五阶段中，所述第二扫描线提供低电平信号，所述第一扫描线和所述发射线提供高电平信号，所述电源线提供预设的第一电源电压，所述数据线提供标准电压，所述第一驱动模块、所述第二驱动模块和所述第四驱动模块导通，所述第二驱动模块处于线性区，所述第三驱动模块关断，所述发光器件发光。
[0025]
可选的，当前像素驱动电路对应的所述发射线的电平信号与下一像素驱动电路对应的所述发射线的电平信号为级联信号。
[0026]
可选的，当前像素驱动电路对应的所述第一扫描线的电平信号与下一像素驱动电路对应的所述第一扫描线的电平信号为级联信号；当前像素驱动电路对应的所述第二扫描线的电平信号与下一像素驱动电路对应的所述第二扫描线的电平信号为级联信号。
[0027]
所述第一电源电压、第二电源电压和第三电源电压相等。
[0028]
本技术的像素驱动电路实现对驱动模块的驱动，即第二驱动模块的补偿，避免第二驱动模块因长期使用而老化造成阈值电压漂移或因oled面板因制程因素带来的vth差异性，导致oled发光电流不一致造成的显示亮度差异，另外，本技术的像素驱动电路使用的薄膜晶体管数量小，整体占用面积小，有利于增加单位面积内的像素数量，从而实现高ppi(pixels per inch，像素密度)显示面板的设计。
附图说明
[0029]
所包括的附图用来提供对本技术实施例的进一步的理解，其构成了说明书的一部分，用于例示本技术的实施方式，并与文字描述一起来阐释本技术的原理。显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。在附图中：
[0030]
图1是本技术的第一实施例的一种像素驱动电路的示意图；
[0031]
图2是本技术的第一实施例的像素驱动电路结构图；
[0032]
图3是本技术的第一实施例的一种显示面板的示意图；
[0033]
图4是本技术的第二实施例的驱动波形示意图；
[0034]
图5是本技术的第三实施例的驱动波形示意图；
[0035]
图6是本技术的第四实施例的像素驱动电路结构图；
[0036]
图7是本技术的第四实施例的驱动波形示意图。
[0037]
其中，100、像素驱动电路；101、第一驱动模块；102、第二驱动模块；103、第三驱动模块；104、第四驱动模块；105、第一储存单元；106、第二储存单元；110、电源线；120、数据线；130、扫描线；131、第一扫描线；132、第二扫描线；140、发射线；150、发光器件；200、显示面板；
[0038]
g、第一节点；s、第二节点；t1、第一薄膜晶体管；t2、第二薄膜晶体管；t3、第三薄膜晶体管；t4、第四薄膜晶体管；c1、第一电容；c2、第二电容。
具体实施方式
[0039]
需要理解的是，这里所使用的术语、公开的具体结构和功能细节，仅仅是为了描述具体实施例，是代表性的，但是本技术可以通过许多替换形式来具体实现，不应被解释成仅受限于这里所阐述的实施例。
[0040]
在本技术的描述中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示相对重要性，或者隐含指明所指示的技术特征的数量。由此，除非另有说明，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征；“多个”的含义是两个或两个以上。术语“包括”及其任何变形，意为不排他的包含，可能存在或添加一个或更多其他特征、整数、步骤、操作、单元、组件和/或其组合。
[0041]
另外，“中心”、“横向”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系的术语，是基于附图所示的方位或相对位置关系描述的，仅是为了便于描述本技术的简化描述，而不是指示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。
[0042]
此外，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，或是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本技术中的具体含义。
[0043]
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。
[0044]
下面参考附图和可选的实施例对本技术作详细说明。
[0045]
如图1所示，作为本技术第一实施例，公开了一种像素驱动电路，所述像素驱动电路100包括第一驱动模块101、第二驱动模块102、第三驱动模块103、第四驱动模块104、发光器件150、第一储存单元105和第二储存单元106，第一驱动模块101的控制端连接所述第一扫描线131，输入端连接电源线110；所述第二驱动模块102的控制端连接第一节点g，输入端连接第二节点s，输出端连接所述第一驱动模块101的输出端；所述第三驱动模块103的控制端连接第二扫描线132，输入端连接数据线120，输出端连接所述第一节点g；第四驱动模块的控制端连接发射线，输入端连接所述第二节点；所述发光器件150的阳极连接所述第四驱动模块的输出端，阴极连接一低电平vss；所述第一储存单元105接在所述第一节点g和所述第二节点s之间；所述第二储存单元106接在所述第二节点s与所述发光器件150的阴极之间，所述发光器件150为有机发光二极管oled。
[0046]
本技术通过4t2c的像素驱动电路实现对第二驱动模块102的补偿，避免第二驱动模块102因长期使用而老化造成阈值电压漂移或因oled面板因制程因素带来的vth差异性，导致oled发光电流不一致造成的显示亮度差异，本技术的像素驱动电路结构简单，通过改变电源线的输入电压大小结合各个驱动模块的开启时序配合对第二驱动模块102进行补偿，不需要太多的其他信号来控制补偿时的电压变化，从而使得需要的扫描线以及整个像素驱动电路100中的驱动模块的数量较少，不需要占用大量面积，有利于实现高ppi(pixels per inch，像素密度)显示面板的设计，提高开口率。
[0047]
在一个oled显示面板中的每个像素驱动电路都进行补偿，消除每个像素驱动电路的驱动模块的阈值电压漂移，oled老化等不良因子，弥补现有2t1c所面临的显示问题；改善oled发光电流不一致的问题，实现提升显示亮度的均一性，增强显示画面效果，每个像素驱动电路的tft数量都减少，像素设计的尺寸也可以非常小，有利于高ppi vr显示器的开发。
[0048]
进一步的，如图2所示，所述第一驱动模块、第二驱动模块、第三驱动模块和第四驱动模块均为薄膜晶体管，第一驱动模块包括第一薄膜晶体管t1，第二驱动模块包括第二薄膜晶体管t2，第三驱动模块包括第三薄膜晶体管t3，第四驱动模块包括第四薄膜晶体管t4；通过将所有驱动模块选用薄膜晶体管，在制程的时候可以统一制程，且每个驱动模块仅包括一个薄膜晶体管相对由其他元器件组成的驱动电路更加简单，且更易控制。
[0049]
第一储存单元包括第一电容c1，所述第二储存单元包括第二电容c2，所述第一电容的容量值为12ff-14ff，所述第二电容c2的容量值为12ff-14ff；一般的，在常规的显示面
板中，留个储存电容的空间是有限的，若设置容量过大，会导致占用面积超出预留空间，若电容的容量太小，会导致储存的电压量太小，进而导致维持薄膜晶体管的打开时间短，而影响整个电路的导通；进一步的，所述第一电容和所述第二电容的容量值相等，即所述第一电容和所述第二电容的容量值相等，不仅限定了两个电容的值相等，且考虑到两个电容的具体范围值，选定特定范围内的电容值，使得布图设计时在一定的空间范围设置电容，可以避免电容占比面积太大，造成整个像素驱动电路的可利用空间减少。当然，第一电容和第二电容的差值也可以不同，即可以将两个电容的大小设置不同大小，但是两个电容的差值不宜过大，一般的两个电容的差值在1-2ff内，且第二电容c2的值大于第一电容c1的值，如此不仅可以解决补偿问题，且存储的电容量大，释放的电压持续时间长，可以增加维持对应的薄膜晶体管的打开时间，也有利于增长补偿时间。
[0050]
如图3所示，作为本技术第二实施例，公开了一种显示面板200，包括多个如上述实施例中所述的像素驱动电路100，多条扫描线130、多条数据线120以多条发射线140，每个所述像素驱动电路100包括多个信号输入端，所述多个信号输入端分别与对应的两条所述扫描线130、一条所述数据线120以及一条所述发射线140连接。
[0051]
每一个像素驱动电路只需要四个薄膜晶体管、两个电容、两条扫描线、一条发射线和一条数据线组成对应的4t2c架构，通过对应的时序改变，进而实现每个像素驱动电路的第二晶体管的补偿，相对与其他的5t2c、6t1c和7t1c等等，在设计布局时减少了大量面积，使得单位面积内的像素的数量增加，从而得到一种高像素密度(pixels per inch，ppi)显示面板。
[0052]
作为本技术的另一实施例，公开了一种驱动方法，用于驱动如上任一项所述的像素驱动电路，所述驱动方法包括复位阶段、补偿阶段、写入阶段和发光阶段，参考图1至图4所示，具体的：
[0053]
复位阶段(t1)，所述第一扫描线和所述第二扫描线提供高电平信号，所述发射线提供低电平信号，所述电源线提供预设的第一电源电压，数据线提供标准电压，第一驱动模块、第二驱动模块和第三驱动模块导通，所述第二驱动模块处于线性区，所述第四驱动模块关断，所述发光器件不发光；
[0054]
补偿阶段(t2)，所述第一扫描线和所述第二扫描线提供高电平信号，所述发射线提供低电平信号，所述电源线提供预设的第二电源电压，数据线提供标准电压，第一驱动模块、第二驱动模块和第三驱动模块导通，所述第二驱动模块处于临界截止区，所述第四驱动模块关断，所述发光器件不发光；
[0055]
写入阶段(t3)，所述第二扫描线提供高电平信号，所述第一扫描线和所述发射线提供低电平信号，所述电源线提供预设的第三电源电压，所述数据线提供数据电压，所述第一驱动模块和所述第四驱动模块关断，所述第二驱动模块和所述第二驱动模块导通，所述发光器件不发光；
[0056]
发光阶段(t4)，所述第二扫描线提供低电平信号，所述第一扫描线和所述发射线提供高电平信号，所述电源线提供预设的第四电源电压，所述数据线提供标准电压，所述第一驱动模块、所述第二驱动模块和第四驱动模块导通，所述第二驱动模块处于饱和区，所述第三驱动模块关断，所述发光器件发光；
[0057]
其中，所述标准电压小于所述数据电压，所述第一电源电压、第二电源电压和第三
电源电压小于所述第四电源电压，所述第一电源电压小于所述第二电源电压，所述第二电源电压等于所述第三电源电压，所述第一电源电压为vl，所述第二电源电压为vh，所述第三电源电压为vh，所述第四电源电压为vdd，所述标准电压为vref，所述第二驱动模块的阈值电压为vth，所述数据电压为vdata。
[0058]
具体的，在复位阶段，scan1和scan2为高电平，第一薄膜晶体管t1导通，第三薄膜晶体管t3导通，em信号为低电平,supply信号，设置vl(低电压，小于vss电压)，data电压设置为vref(vref要求：vref-vs》vth)，第四薄膜晶体管t4关断。所以此时g点电压写入vref电压。此时驱动驱动模块，即第二薄膜晶体管t2导通，且处于线性区，s点写入vl电压。因vl《vss.那么oled不发光，em为级联，复位阶段中第一节点的电压vg＝vref，第二节点的电压vs＝vl。
[0059]
在补偿阶段，scan1和scan2为高电平，em信号为低电平,第一薄膜晶体管t1导通，第三薄膜晶体管t3导通，supply信号设置vh(高电压，高于vref电压，data电压设置为vref，所述第四薄膜晶体管t4关断。所以此时g点电压写入vref电压。此时第二薄膜晶体管t2导通,supply电压向s点充电(supply的电压vl,是用于s点复位，用低电压复位，当s点充电至vref-vth时，此时处于临界截至区，补偿阶段完成，此时第一节点的电压为vg＝vref，第二节点的电压为vs＝vref-vth。
[0060]
写入阶段也称为数据写入阶段，scan2为高电平，scan1和em信号为低电平,第一薄膜晶体管t1和第四薄膜晶体管t4关断，第三薄膜晶体管t3导通，supply信号，设置vh(高电压，高于vref电压),data电压设置为vdata。所以此时第一节点，即g点电压写入vdata电压；因电容耦合，g点的电压变化量会影响第二节点，即s点电压，g电压变化量为δv＝vdata-vref，那么s点变化量δv1＝(vdata-vref)*c1/(c1 c2),即此时s电压为vref-vth δv1，则第一节点的电压为vg＝vdata，第二节点的电压为vs＝vref-vth δv1＝vref-vth (vdata-vref)*c1/(c1 c2)。
[0061]
发光阶段即是像素驱动电路的oled的发光阶段，scan1和em信号为高电平,第一薄膜晶体管t1、第二薄膜晶体管t2和第四薄膜晶体管t4导通，scan2为低电平，第三薄膜晶体管t3关断，supply信号，设置vdd(高电压),data电压设置为vdata。第二薄膜晶体管t2处于饱和区状态，输出稳定电流致使oled发光；此时s电压为voled vss,s点电压变化量为δv2＝voled vss-(vref-vth δv1),那么g点电压受电容c1耦合，变化量等于s点电压变化量。即g电压为vdata δv2，则第二节点的电压为vs＝voled vss，第一节点的电压为vg＝vdata voled vss-[vref-vth (vdata-vref)c1/(c1 c2)]
[0062]
此时oled的电流如下：
[0063]
ioled＝1/2μncoxw/l(vgs-vth)2；将g，s电压代入公式得下：
[0064]
ioled＝1/2(μncoxw/l)[(vdata
–
vref)*c2/(c1 c2)]2；
[0065]
其中，μ表示沟道层半导体的载流子迁移率，对于n型或p型半导体，可分别表示为μn和μp；cox表示单位面积的栅氧化物电容；w表示tft器件沟道区的宽度；l表示tft器件沟道区的长度；从oled发光电流公式可以了解oled电流只与vdata，vref有关，其他参数相对固定，与第二薄膜晶体管t2的阈值电压vth无关；另外补偿电路已经消除vth漂移,实现vth补偿，解决了oled寿命退化以及vdd差异的问题，避免oled面板因制程因素带来的vth差异性，导致oled发光电流不一致造成的显示亮度差异，同时有利于减少扫描线和薄膜晶体管的数
量以实现高ppi显示面板的设计。
[0066]
一般的，为了保证oled的发光时长，所述复位阶段、补偿阶段以及写入阶段等三个阶段的时间之和与所述发光阶段的时间的比值为2:8，复位阶段和补偿阶段以及写入阶段的时间的比值为1:1:1。
[0067]
当然，在一帧时间内，当前行的复位、补偿、写入和发光阶段完成后，为了维持当前行的发光，所述驱动方法还包括位于所述发光阶段后的第五阶段，在所述第五阶段中，所述第二扫描线提供低电平信号，所述第一扫描线和所述发射线提供高电平信号，所述电源线提供预设的第一电源电压，所述数据线提供标准电压，所述第一薄膜晶体管t1、所述第二薄膜晶体管t2和所述第四薄膜晶体管t4导通，所述第二薄膜晶体管t2处于线性区，所述第三薄膜晶体管t3关断，所述发光器件发光，所述发光器件发光，em为高电平信号，始终保持第一薄膜晶体管t1的导通，从而使得第二薄膜晶体管t2处于floating状态，保证发光二极管的持续发光；另外，我们还可以在每个复位阶段前，通过改变扫描线的波形来设置一个预复位阶段，即对每一行扫描线对应的每个像素驱动电路进行提前复位，该预复位阶段可以对应上一行的复位阶段或补偿阶段或写入阶段，或者同时对应上一行的复位阶段、补偿阶段和写入阶段。
[0068]
一般的，当前像素驱动电路对应的所述发射线的电平信号与下一像素驱动电路对应的所述发射线的电平信号为级联信号；当前像素驱动电路对应的所述第一扫描线的电平信号与下一像素驱动电路对应的所述第一扫描线的电平信号为级联信号；当前像素驱动电路对应的所述第二扫描线的电平信号与下一像素驱动电路对应的所述第二扫描线的电平信号为级联信号，即如图4中，第n行像素对应的发射线的电平信号为em1，第n 1行像素对应的发射线的电平信号为em2，第n行像素对应的第一扫描线和第二扫描线的电平信号为scan1和scan2，第n 1行像素对应的第一扫描线和第二扫描线的电平信号为scan3和scan4。
[0069]
所述像素驱动电路可以是对应单个像素驱动的，也可以是对应一行像素驱动，以一行像素为例进行说明，在进行了复位、补偿、写入和发光阶段后，第一行像素对应的发射线em1和第一扫描线scan1保持高电平的输出，使得第一薄膜晶体管t1和第四薄膜晶体管t4保持导通，从而使得电源线上的supply电压可以持续输入对应所述像素驱动电路的一行像素中，保证像素驱动电路中的oled保持持续发光，此时下一行像素对应的发射线em2保持低电平的输出；当到达第二行像素对应的扫描线scan3时，对应的所有像素的像素驱动电路重复上述的复位、补偿、写入和发光阶段，依次类推，每一行的像素驱动电路在完成复位、补偿、写入和发光阶段后，都会保持一帧的时间发光。
[0070]
作为本技术的另一实施例，参考图2和图5所示，与上述实施例不同的是，所述电源线输出的电压信号不同，本实施例在复位阶段、补偿阶段以及写入阶段都输入第二电源电压vh，在发光阶段输入第四电源电压vdd。当然除此之外，也可以是在复位阶段、补偿阶段以及写入阶段都输入第一电源电压vl，在发光阶段输入第四电源电压vdd也是可以的，即可以由vh-vdd，也可以由vl到vdd。
[0071]
作为本技术的第四实施例，对应所述像素驱动电路也可以不设置发射线，也可进一步的减少薄膜晶体管的数量，如图6和图7所示，复位阶段，scan1和scan2为高电平，第一薄膜晶体管t1导通，第三薄膜晶体管t3导通，此时第二薄膜晶体管t2导通，且处于线性区，s点写入vh电压，第一节点的电压vg＝vref，第二节点的电压vs＝vh。
[0072]
在补偿阶段，scan1和scan2为高电平，第一薄膜晶体管t1导通，第三薄膜晶体管t3导通，所述第四薄膜晶体管t4关断。所以此时g点电压写入vref电压。此时第二薄膜晶体管t2导通,supply电压向s点充电，当s点充电至vref-vth时，此时处于临界截至区，补偿阶段完成，此时第一节点的电压为vg＝vref，第二节点的电压为vs＝vref-vth。
[0073]
写入阶段也称为数据写入阶段，scan2为高电平，scan1为低电平,第一薄膜晶体管t1和第四薄膜晶体管t4关断，第三薄膜晶体管t3导通，supply信号，设置vh(高电压，高于vref电压),data电压设置为vdata。所以此时第一节点，即g点电压写入vdata电压；因电容耦合，g点的电压变化量会影响第二节点，即s点电压，g电压变化量为δv＝vdata-vref，那么s点变化量δv1＝(vdata-vref)*c1/(c1 c2),即此时s电压为vref-vth δv1，则第一节点的电压为vg＝vdata，第二节点的电压为vs＝vref-vth δv1＝vref-vth (vdata-vref)*c1/(c1 c2)。
[0074]
发光阶段即是像素驱动电路的oled的发光阶段，scan1为高电平,第一薄膜晶体管t1、第二薄膜晶体管t2和第四薄膜晶体管t4导通，scan2为低电平，第三薄膜晶体管t3关断，supply信号，设置vdd(高电压),data电压设置为vdata。第二薄膜晶体管t2处于饱和区状态，输出稳定电流致使oled发光。
[0075]
需要说明的是，本方案中涉及到的各步骤的限定，在不影响具体方案实施的前提下，并不认定为对步骤先后顺序做出限定，写在前面的步骤可以是在先执行的，也可以是在后执行的，甚至也可以是同时执行的，只要能实施本方案，都应当视为属于本技术的保护范围。
[0076]
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。