多层电子组件的制作方法

多层电子组件
1.本技术要求于2020年12月14日在韩国知识产权局提交的第10-2020-0174343号韩国专利申请的优先权的权益，所述韩国专利申请的公开内容通过引用被全部包含于此。
技术领域
2.本公开涉及一种多层电子组件。


背景技术：

3.多层陶瓷电容器(mlcc)(一种多层电子组件)可以是安装在各种类型的电子产品(诸如包括液晶显示器(lcd)和等离子体显示面板(pdp)的图像显示装置、计算机、智能电话、移动电话等)的印刷电路板上的片式电容器，并且可以充电或放电。
4.因为这样的多层陶瓷电容器可具有小尺寸和高电容，并且可被容易地安装，因此这样的多层陶瓷电容器可用作各种电子装置的组件。随着电子装置的组件已经被设计成具有减小的尺寸，对多层陶瓷电容器的小型化和高电容的需求已经增加。
5.随着已经开发了一种利用增加数量的层叠的内电极而具有高电容的多层陶瓷电容器，设置在电容器中的内电极的层间电流密度的不平衡可能增加。
6.换句话说，随着电路径的偏差根据安装板和内电极之间的距离而增加，可能发生电流密度的不平衡(电流集中在与安装板相邻设置的内电极中)，这可能成为使多层陶瓷电容器的产品可靠性劣化的因素。
7.因此，随着对多层陶瓷电容器的小型化和高电容的技术需求，可能需要一种用于减小在距安装板不同距离处设置的内电极之间发生的电流密度的不平衡的技术。


技术实现要素：

8.本公开的一方面在于提供一种多层电子组件，所述多层电子组件可减小设置在距安装板不同距离处的内电极之间的电流密度的不平衡。
9.根据本公开的一个方面，一种多层电子组件包括：主体，包括层叠的介电层和多个内电极，所述介电层介于所述多个内电极之间；以及外电极，设置在所述主体上并连接到所述多个内电极。所述多个内电极可包括具有不同厚度的两个或更多个内电极。所述多个内电极中的具有最大厚度的最大厚度内电极和具有最小厚度的最小厚度内电极分别设置在第一最外侧和第二最外侧，所述第一最外侧和所述第二最外侧在所述多个内电极的层叠方向上彼此相对。设置在所述最厚内电极与所述最小厚度内电极之间的每个内电极的厚度等于或大于在所述层叠方向上朝向所述第二最外侧与该内电极相邻的相邻内电极的厚度。
10.根据本公开的另一方面，一种多层电子组件包括主体，所述主体包括层叠的介电层和多个内电极，所述介电层介于所述多个内电极之间。所述多个内电极包括设置在第一最外侧的具有最大厚度的最大厚度内电极和设置在第二最外侧的具有最小厚度的最小厚度内电极，所述第一最外侧和所述第二最外侧在所述多个内电极的层叠方向上彼此相对。所述多个内电极被设置为使得所述多个内电极中的每个的厚度从所述第一最外侧到所述
第二最外侧逐渐减小。
11.根据本公开的又一方面，一种多层电子组件包括主体，所述主体包括层叠的介电层和多个内电极，所述介电层介于所述多个内电极之间。所述多个内电极包括设置在底部最外侧的具有最大厚度的最大厚度内电极和设置在顶部最外侧的具有最小厚度的最小厚度内电极，所述顶部最外侧和所述底部最外侧在所述多个内电极的层叠方向上彼此相对。所述多个内电极被设置成使得所述多个内电极中的每个的厚度从所述顶部最外侧到所述底部最外侧逐渐增大。
附图说明
12.通过结合附图以及以下具体实施方式，将更清楚地理解本公开的上述和其他方面、特征和优点，在附图中：
13.图1是示出根据本公开的示例实施例的多层电子组件的立体图；
14.图2a和图2b是示出包括在多层电子组件中的第一内电极和第二内电极中的每个的平面图；
15.图3是沿图1中的线i-i'截取的截面图；
16.图4是示出图3中的示例实施例的第一变型示例的截面图；以及
17.图5是示出图3中的示例实施例的第二变型示例的截面图。
具体实施方式
18.在下文中，将参照附图如下描述本公开的实施例。
19.然而，本公开可以以许多不同的形式例示，并且不应被解释为限于这里所阐述的具体实施方式。更确切地，提供这些实施例使得本公开将是彻底的和完整的，并且将向本领域技术人员充分传达本公开的范围。为了描述的清楚性，附图中的元件的形状和尺寸可能被夸大，并且附图中由相同的附图标记指示的元件是相同的元件。
20.此外，应当理解，除非另有说明，否则当一部分“包括”一个要素时，其还可包括另一要素，而不排除另一要素。
21.关于示例实施例中的方向，附图中的x、y和z分别表示多层电子组件的长度方向、宽度方向和厚度方向。
22.此外，在示例性实施例中，长度方向可以是x方向或第一方向，宽度方向可以是y方向或第二方向，并且厚度方向可以是z方向、第三方向或层叠方向。
23.在整个说明书中，除非另有具体说明，否则当组件被称为“包括”或“包含”时，意味着该组件也可包括其他组件，而不排除其他组件。
24.在本说明书中，诸如“具有”、“可具有”、“包括”或“可包含”的表述可包括相应特征(例如，诸如数字、功能、操作、组件等的特征)的存在，并且不排除附加特征的存在。
25.在本说明书中，构件设置在某个组件“上”不仅包括该构件设置成与该组件直接接触的情况，还包括另一组件设置在该组件和该构件之间的情况。
26.在本说明书中，诸如“a或b”、“a和/或b中的至少一个”、“a和/或b中的一个或更多个”等的表述可包括一起列出的项的所有可能的组合。例如，“a或b”、“a和b中的至少一个”或“a或b中的至少一个”可指包括(1)至少一个a、(2)至少一个b或(3)包括至少一个a和至少
一个b两者的情况。
27.多层电子组件
28.图1是示出根据示例实施例的多层电子组件的立体图。图2a和图2b是示出包括在多层电子组件中的第一内电极和第二内电极的平面图。图3是沿图1中的线i-i'截取的截面图。
29.在下面的描述中，将参照图1至图3描述根据示例实施例的多层电子组件。
30.示例实施例中的多层电子组件100可包括：主体110，包括层叠的介电层111和多个内电极121和122，介电层111介于多个内电极121和122之间；以及外电极131和132，设置在主体110上并连接到多个内电极121和122。外电极131包括端部131a和带部131b，外电极132包括端部132a和带部132b。
31.主体110可通过交替地层叠介电层111以及内电极121和122形成。
32.主体110的形状不限于任何特定的形状，并且可具有六面体形状或类似于六面体的形状，如图所示。由于在烧结工艺期间包括在主体110中的陶瓷粉末的收缩，主体110可具有大体上六面体形状。
33.主体110可具有在厚度方向(z方向)上彼此相对的第一表面1和第二表面2、连接到第一表面1和第二表面2并且在长度方向(x方向)上彼此相对的第三表面3和第四表面4以及连接到第一表面1、第二表面2、第三表面3和第四表面4并且在宽度方向(y方向)上彼此相对的第五表面5和第六表面6。
34.形成主体110的多个介电层111可处于烧结状态，并且彼此相邻的介电层111之间的边界可形成一体，使得在不使用扫描电子显微镜(sem)的情况下可能难以识别边界。
35.用于形成介电层111的材料不限于任何特定材料，只要用其可获得足够的电容即可。例如，可使用钛酸钡材料、铅复合钙钛矿材料或钛酸锶材料等。
36.此外，除了诸如钛酸钡(batio3)的粉末之外，用于形成介电层111的材料还可包括各种陶瓷添加剂、有机溶剂、粘合剂和分散剂。
37.主体110可包括：电容形成部，多个内电极121和122设置在电容形成部中；以及上盖部112和下盖部113，分别设置在电容形成部的在多个内电极121和122的层叠方向(z方向)上的两端。
38.电容形成部可对形成电容器的电容有贡献，并且可通过交替地设置多个内电极121和122且使介电层111介于它们之间而形成。
39.上盖部112和下盖部113可通过在电容形成部的在厚度方向上的上方和下方分别层叠单个介电层或者两个或更多个介电层来形成，并且可防止由物理应力或化学应力引起的内电极的损坏。
40.上盖部112和下盖部113可不包括内电极，并且可包括与介电层111的材料相同的材料。换句话说，上盖部112和下盖部113可以包括陶瓷材料，例如钛酸钡(batio3)陶瓷材料。
41.多个内电极121和122可与介电层111交替地层叠。
42.第一外电极131和第二外电极132可形成在主体110的在第一方向(x方向)上的两个端表面上，并且多个内电极121和122可包括连接到第一外电极131的第一内电极121和连接到第二外电极132的第二内电极122。
43.第一内电极121和第二内电极122可交替地设置为彼此相对，其中，介电层111介于第一内电极121和第二内电极122之间，并且第一内电极121和第二内电极122可分别暴露于主体110的第三表面3和第四表面4。
44.参照图1至图3，第一内电极121和第二内电极122可分别暴露于主体110的第三表面3和第四表面4。具体地，第一内电极121可与第四表面4间隔开并且可通过第三表面3暴露，并且第二内电极122可与第三表面3间隔开并且可通过第四表面4暴露。
45.第一外电极131可设置在主体110的第三表面3上并且可连接到第一内电极121，第二外电极132可设置在主体110的第四表面4上并且可连接到第二内电极122。
46.在这种情况下，第一外电极131和第二内电极122可在第一方向(x方向)上彼此间隔开，并且第二外电极132和第一内电极121可在第一方向(x方向)上彼此间隔开。第一外电极131与第二内电极122之间的间隔距离可与第二外电极132与第一内电极121之间的间隔距离相同。
47.参照图2a和图2b，可通过在厚度方向(z方向)上层叠其上印刷有第一内电极121的介电层111和其上印刷有第二内电极122的介电层111，并烧结介电层111来形成主体110。
48.在这种情况下，第一内电极121和第二内电极122可通过设置在它们之间的介电层111彼此电分离。
49.用于形成第一内电极121和第二内电极122的材料不限于任何特定材料，并且可使用利用贵金属材料以及镍(ni)和铜(cu)中的至少一种形成的导电膏来形成。
50.作为印刷导电膏的方法，可使用丝网印刷法或凹版印刷法，并且其示例实施例不限于此。
51.外电极131和132可设置在主体110上，并且可连接到内电极121和122。
52.如图1至图3所示，外电极131和132可包括第一外电极131和第二外电极132，第一外电极131设置在主体110的第三表面3上并连接到第一内电极121，第二外电极132设置在主体110的第四表面4上并连接到第二内电极122。
53.在示例实施例中，描述了多层电子组件100具有两个外电极131和132的结构，但是外电极131和132的数量或形状可根据内电极121和122的形状及其他目的而改变。
54.外电极131和132可使用诸如金属等具有导电性的各种材料形成，并且可考虑电特性及结构稳定性来确定具体的材料。
55.例如，外电极131和132可以是包含导电金属和玻璃成分的烧结电极，或者是包含导电金属和树脂的树脂电极。
56.此外，外电极131和132可具有在主体110上依次形成烧结电极和树脂电极的形式。此外，外电极131和132可通过将包含导电金属的片转印到主体110上或通过将包含导电金属的片转印到烧结电极上而形成。
57.具有优异导电性的材料可用作包括在外电极131和132中的导电金属，所述材料不局限于任何特定的材料。例如，导电金属可以是镍(ni)、铜(cu)和它们的合金中的一种或更多种。
58.第一外电极131和第二外电极132还可包括镀层。镀层可包括第一镍(ni)镀层和第二镍(ni)镀层以及分别覆盖第一镍镀层和第二镍镀层的第一锡(sn)镀层和第二锡(sn)镀层。
59.参照图3，示例实施例中的多层电子组件100可包括具有不同厚度的两个或更多个内电极121和122。
60.在示例实施例中，“厚度”可指在垂直于构件的表面的方向上测量的构件的厚度，并且内电极的厚度可指平均厚度。
61.具体地，“平均厚度”可指沿x-z方向截取的与多层电子组件的中心相交的多层电子组件的截面表面的区域(其中设置有内电极的区域)上以相同间隔在10个点处测量的厚度的算术平均值。
62.根据示例实施例，在多个内电极121和122中，具有最大厚度的内电极(“最大厚度内电极”)和具有最小厚度的内电极(“最小厚度内电极”)可分别设置在第一最外侧120-1和第二最外侧120-2上，第一最外侧120-1和第二最外侧120-2在多个内电极121和122的层叠方向(z方向)上相对。设置在最大厚度内电极和最小厚度内电极之间的内电极中的每个的厚度可等于或大于在层叠方向上朝向第二最外侧120-2与该内电极相邻的相邻内电极的厚度。
63.具体地，如图3中所示，在设置在主体110中的多个内电极121和122中，具有最大平均厚度的内电极可以设置在主体110的第一最外侧120-1上。第一最外侧120-1可对应于多个内电极121和122中的在层叠方向(z方向)上设置在最外侧的两个内电极中的一个。
64.因此，第一最外侧120-1可对应于与主体110的第一表面1最邻近的内电极(未显示)，或者可对应于与主体110的第二表面2最邻近的内电极(如图3所示)。
65.类似地，在设置在主体110中的多个内电极121和122中，具有最小平均厚度的内电极可设置在主体110的第二最外侧120-2上。第二最外侧120-2可对应于多个内电极121和122中的在层叠方向(z方向)上设置在最外侧的两个内电极中的另一个。
66.因此，第二最外侧120-2可对应于与主体110的第一表面1最邻近的内电极(如图3所示)，或者可对应于与主体110的第二表面2最邻近的内电极(未显示)。
67.作为示例，当其上设置有具有最大厚度内电极的第一最外侧120-1被设置为与主体110的第二表面2相邻时，其上设置有具有最小厚度内电极的第二最外侧120-2可被设置为与主体110的第一表面1相邻。在这种情况下，当多层电子组件100安装在印刷电路板上时，第二最外侧120-2可对应于与安装表面最邻近的内电极。
68.当其上设置有具有最大厚度内电极的第一最外侧120-1设置成与主体110的第一表面1相邻时，其上设置有具有最小厚度内电极的第二最外侧120-2可以设置成与主体110的第二表面2相邻。在这种情况下，当多层电子组件100安装在印刷电路板上时，第一最外侧120-1可对应于与安装表面最邻近的内电极。
69.参照图3，示例实施例中的多个内电极121和122可设置成使得它们的厚度可从第一最外侧120-1朝向第二最外侧120-2逐渐减小。
70.在这种情况下，多个内电极121和122之间在层叠方向(z方向)上的间隔距离可以是恒定的。
71.当多个内电极121和122被布置成使得平均厚度在一个方向上逐渐减小时，内电极121和122的电阻r和寄生电感l可不同。
72.具体地，根据本公开所属技术领域的一般技术水平，电阻和寄生电感可随着导体厚度的增大而减小，并且电阻和寄生电感可随着导体厚度的减小而增大。
73.当内电极121和122被设置成使得它们的平均厚度从第一最外侧120-1朝向第二最外侧120-2逐渐减小时，内电极121和122可具有其电阻和寄生电感可从第一最外侧120-1朝向第二最外侧120-2增大的趋势。
74.多个内电极121和122中的每个的厚度可改变。例如，在多个内电极121和122中，当设置在第一最外侧120-1上的内电极的厚度被定义为t1，并且设置在第二最外侧120-2上的内电极的厚度被定义为t2时，t1和t2可满足t1≤2
×
t2。厚度t1和t2可指相应内电极的平均厚度。
75.当设置在第一最外侧120-1上的内电极的平均厚度超过设置在第二最外侧120-2上的内电极的平均厚度的两倍时，设置在第一最外侧120-1上的内电极的厚度可能过大，使得该厚度可能不适于多层电子组件100的小型化和高电容。当设置在第二最外侧120-2上的内电极的厚度过小时，电极的连接性可能劣化。
76.在示例实施例中，当电流从印刷电路板的安装表面到达相应内电极的距离被定义为内电极的电路径时，在多个内电极121和122中，最邻近安装表面的内电极可具有最短的电路径，并且距安装表面最远的内电极可具有最长的电路径。
77.参照本公开所属技术领域中的一般技术水平，电阻和寄生电感可随着导体长度的增大而增大，并且电阻和寄生电感可随着导体长度的减小而减小。因此，电路径越长，电阻和寄生电感越高，并且电路径越短，电阻和寄生电感越低。
78.因此，在多个内电极121和122中，内电极越邻近安装表面，电阻和寄生电感可越低，并且内电极与安装表面间隔得越远，电阻和寄生电感可越高。
79.如上所述，根据电路径的差异，在设置在单个多层电子组件100中的多个内电极121和122之间可能发生电阻和寄生电感的偏差。因此，电流可以集中在与安装表面相邻的内电极中，使得在内电极之间可能发生电流密度的不平衡。
80.根据示例实施例，当多层电子组件100的第二最外侧120-2设置在印刷电路板的安装表面上时，多个内电极121和122可具有如下趋势：多个内电极121和122与安装表面间隔得越远，电阻和寄生电感越大。
81.当沿着上述方向安装多层电子组件100时，设置在第二最外侧120-2上的内电极可在电极的厚度方面具有最大的电阻和寄生电感，并且可在电路径方面具有最小的电阻和寄生电感。此外，设置在第一最外侧120-1上的内电极可以在电极的厚度方面具有最小的电阻和寄生电感，并且可以在电路径方面具有最大的电阻和寄生电感。因此，每个内电极的电阻和寄生电感的偏差可彼此抵消。
82.因此，当多个内电极121和122具有多个内电极121和122与安装表面间隔得越远其厚度可越大的趋势时，内电极之间的电阻和寄生电感的偏差可减小。
83.因此，可防止电流集中在与安装表面相邻的内电极中，使得可减小多个内电极121和122之间的电流密度的不平衡。
84.根据另一示例实施例，多层电子组件100的第一最外侧120-1可设置在印刷电路板的安装表面侧上。
85.在这种情况下，可以获得减小在多层电子组件100中产生的等效串联电阻(esr)的效果。
86.(变型示例)
87.图4和图5是示出图3中的示例实施例的第一变型示例和第二变型示例的截面图。
88.参照图4，主体110可在层叠方向(z方向)上的两端上分别包括与上盖部112对应的区域c1和与下盖部113对应的区域c2，并且可包括电容形成部a，电容形成部a包括在这些区域之间的多个内电极。
89.电容形成部a可包括第一区域a1和第二区域a2，第一区域a1中设置有具有最大厚度的内电极，第二区域a2中设置有具有最小厚度的内电极。换句话说，根据第一变型示例，其中设置有多个内电极的电容形成部a可被分成两个区域。
90.在第一区域a1中，可设置第一内电极组121a和122a，具有与设置在上述实施例中的第一最外侧120-1上的内电极的厚度相同的厚度的多个内电极被层叠在第一内电极组121a和122a中。此外，在第二区域a2中，可设置第二内电极组121b和122b，具有与设置在上述实施例中的第二最外侧120-2上的内电极的厚度相同的厚度的多个内电极层叠在第二内电极组121b和122b中。
91.在电容形成部a中，可设置具有两个不同厚度的内电极，并且包括具有相对较大厚度或相对较高厚度的内电极的第一内电极组可设置在第一区域a1中，并且包括具有相对较小厚度的内电极的第二内电极组121b和122b可设置在第二区域a2中。
92.包括在第一内电极组121a和122a以及第二内电极组121b和122b中的内电极的厚度差可改变。例如，当设置在第一内电极组121a和122a中的内电极的厚度被定义为t11，并且设置在第二内电极组121b和122b中的内电极的厚度被定义为t12时，t11和t12可满足t11≤2
×
t12。厚度t11和t12可指平均厚度。
93.当包括在第一内电极组121a和122a的内电极的厚度超过包括在第二内电极组121b和122b中的内电极的厚度的两倍时，设置在第一内电极组121a和122a中的内电极的厚度可能过大，使得该厚度可能不适于多层电子组件100的小型化和高电容。当设置在第二内电极组121b和122b中的内电极的厚度过小时，电极的连接性可能劣化。
94.根据变型示例，设置在第一区域a1和第二区域a2中的多个内电极之间在层叠方向(z方向)上的间隔距离可以是恒定的。
95.在这种情况下，第一区域a1和第二区域a2在层叠方向(z方向)上的长度可以是相同的。在这种情况下，第一区域a1中包括的内电极的数量可少于第二区域a2中包括的内电极的数量。
96.作为另一示例，包括在第一区域a1和第二区域a2中的内电极的数量可相同。在这种情况下，第一区域a1在层叠方向上的长度可长于第二区域a2在层叠方向上的长度。
97.参照图5，主体110可包括对应于上盖部112的区域c1和对应于下盖部113的区域c2，并且可包括电容形成部a'，电容形成部a'包括在这些区域之间的多个内电极。
98.电容形成部a'可包括其中设置有具有不同平均厚度的内电极的三个或更多个区域，并且包括在电容形成部a'的同一区域中的内电极可以具有相同的厚度。
99.例如，如图5所示，电容形成部a'可包括三个区域a3、a4和a5。在下面的描述中，描述了电容形成部a'可包括三个区域a3、a4和a5的示例，该示例也可应用包括不同数量的区域的电容形成部。
100.根据变型示例，电容形成部a'可包括第三区域a3、第五区域a5、以及第四区域a4，第三区域a3中设置有多个内电极中的具有最大厚度的内电极，第五区域a5中设置有多个内
电极中的具有最小厚度的内电极，第四区域a4中设置有具有中间厚度(即，最大厚度和最小厚度之间的厚度)的内电极。在第二变型示例中，其中设置有多个内电极的电容形成部a'可被分成三个区域。
101.在这种情况下，在第三区域a3中，可设置第三内电极组121c和122c，具有与设置在上述实施例中的第一最外侧120-1上的内电极的厚度相同的厚度的多个内电极层叠在第三内电极组121c和122c中。此外，在第五区域a5中，可设置第五内电极组121e和122e，具有与设置在上述实施例中的第二最外侧120-2上的内电极的厚度相同的厚度的多个内电极层叠在第五内电极组121e和122e中。在第四区域a4中，可设置第四内电极组121d和122d，具有比设置在第三区域a3中的内电极的厚度小且比设置在第五区域a5中的内电极的厚度大的厚度的多个内电极层叠在第四内电极组121d和122d中。
102.换句话说，具有三种不同厚度的内电极可设置在电容形成部a'中。包括具有相对较大厚度的内电极的第三内电极组121c和122c可设置在第三区域a3中，包括具有中间厚度的内电极的第四内电极组121d和122d可设置在第四区域a4中，包括具有相对较小厚度的内电极的第五内电极组121e和122e可设置在第五区域a5中。
103.包括在第三内电极组121c和122c、第四内电极组121d和122d和第五内电极组121e和122e中的内电极的厚度的差异可改变。例如，当设置在第三内电极组121c和122c中的内电极的厚度被定义为t13，并且设置在第五内电极组121e和122e中的内电极的厚度被定义为t15时，t13和t15可满足t13≤2
×
t15。在这种情况下，厚度t13和t15可指平均厚度。
104.当包括在第三内电极组121c和122c中的内电极的厚度超过包括在第五内电极组121e和122e中的内电极的厚度的两倍时，包括在第三内电极组121c和122c中的内电极的厚度可能过大，使得该厚度可能不适于多层电子组件100的小型化和高电容。此外，设置在第五内电极组121e和122e中的内电极的厚度可能过小，使得电极的连接性可能劣化。
105.此外，例如，当设置在第四内电极组121d和122d中的内电极的厚度被定义为t14时，t14可对应于t13和t15的平均值。
106.根据变型示例，在层叠方向(z方向)上设置在第三区域a3、第四区域a4和第五区域a5中的多个内电极之间的间隔距离可以是恒定的。
107.在这种情况下，第三区域a3、第四区域a4和第五区域a5在层叠方向(z方向)上的长度可以是相同的。在这种情况下，包括在第三区域a3中的内电极的数量可以是最少的，并且包括在第五区域a5中的内电极的数量可以是最多的。
108.作为另一示例，包括在第三区域a3、第四区域a4和第五区域a5中的内电极的数量可相同。在这种情况下，第三区域a3在层叠方向上的长度可以是最长的，并且第五区域a5在层叠方向上的长度可以是最短的。
109.在图4和图5中所示的变型示例中，多层电子组件可根据各种示例实施例沿不同的方向安装在板上。
110.根据示例实施例，当第二内电极组121b和122b或第五内电极组121e和122e设置在印刷电路板的安装表面上时，多个内电极可具有如下趋势：多个内电极与安装表面间隔得越远，电阻和寄生电感越大。
111.当沿上述方向安装多层电子组件100时，设置在第二内电极组121b和122b或第五内电极组121e和122e中的内电极可在电极的厚度方面具有最高的电阻和寄生电感，并且可
在电路径方面具有最低的电阻和寄生电感。此外，设置在第一内电极组121a和122a或第三内电极组121c和122c中的内电极可在电极的厚度方面具有最小的电阻和寄生电感，并且可在电路径方面具有最大的电阻和寄生电感。因此，每个内电极的电阻和寄生电感的偏差可彼此抵消。
112.因此，当多个内电极具有多个内电极与安装表面间隔得越远，其厚度越大的趋势时，可减小内电极之间的电阻和寄生电感的偏差。
113.此外，因此，可抑制与安装表面相邻的内电极中的电流集中，使得可以减小多个内电极之间的电流密度的不平衡。
114.根据另一示例实施例，第一内电极组121a和122a或第三内电极组121c和122c可设置在印刷电路板的安装表面上。
115.在这种情况下，可获得减小在多层电子组件100中产生的等效串联电阻(esr)的效果。
116.根据上述示例实施例，通过改变设置在不同高度上的内电极的厚度来调节电阻和寄生电感，从而可减小由内电极之间的电路径的偏差引起的电流密度的不平衡。
117.虽然上面已经示出和描述了示例实施例，但是对于本领域技术人员来说将易于理解的是，在不脱离由所附权利要求限定的示例实施例中的范围的情况下，可进行修改和变型。