像素结构及显示面板的制作方法

1.本技术涉及显示技术领域，具体涉及一种像素结构及显示面板。


背景技术：

2.随着现在面板产品逐渐往窄边框化以及高分辨率的方向发展，现有超高清液晶显示器采用将栅极驱动器以薄膜覆晶封装方式的设计，将扫描线和数据线的驱动信号设计在同一侧，减小液晶显示器左右两边的宽度，实现超窄边框的效果。
3.由于数据线与像素单元之间存在寄生电容，数据线信号变化会干扰像素单元信号的稳定性，随着超窄边框设计的分辨率增加，像素单元尺寸减小，数据线与像素单元之间的寄生电容对像素单元的耦合效应更加明显，使面板产生垂直串扰，影响面板的产品质量。且在栅极驱动器以薄膜覆晶封装方式的设计中，由于像素单元内存在扫描线垂直方向的走线，使得像素单元左右两侧数据线与像素单元电极的距离不同，导致数据线与像素单元电极的寄生电容也存在差异，采用普通的左右两侧数据线信号相反的方式不能完全抵消对像素单元的干扰。
4.有鉴于此，本领域亟需一种像素结构及显示面板，以解决寄生电容对像素单元产生垂直串扰导致的显示异常问题。


技术实现要素：

5.本技术提供一种像素结构及显示面板，能够解决寄生电容对像素单元产生垂直串扰导致的显示异常问题。
6.第一方面，本技术实施例提供一种像素结构，包括：多个像素单元、多条数据线及扫描线，所述多个像素单元呈阵列式排布，每个所述像素单元对应一个所述数据线；所述像素单元包括主像素区和次像素区；所述扫描线位于所述主像素区与所述次像素区之间；所述数据线包括第一数据线部分、第二数据线部分和第三数据线部分，所述第一数据线部分位于相邻两个所述像素单元的所述主像素区之间并向所述次像素区方向延伸，所述第二数据线部分和所述第三数据线部分分别位于相邻两个所述像素单元的次像素区上，其中，所述第二数据线部分和所述第三数据线部分的一端与所述第一数据线部分的一端电性连接，所述第二数据线部分的另一端与所述第三数据线部分的另一端电性连接。
7.可选地，在本技术的一些实施例中，所述第一数据线部分位于相邻两个所述像素单元之间的中心线上，所述第二数据线部分与位于相邻像素单元的所述第三数据线部分关于所述第一数据线部分左右对称。
8.可选地，在本技术的一些实施例中，位于相同像素单元上的所述第二数据线部分和所述第三数据线部分关于所述像素单元的中心线左右对称。
9.可选地，在本技术的一些实施例中，所述第二数据线部分的宽度与所述第三数据线部分的宽度之和，小于或等于第一数据线部分的宽度。
10.可选地，在本技术的一些实施例中，相邻两个所述数据线上的电性信号相反，同一
数据线上的第一数据线部分、第二数据线部分和第三数据线部分上的电性信号相同。
11.可选地，在本技术的一些实施例中，所述第二数据线部分和所述第三数据线部分分别位于相邻两个所述像素单元的次像素区的开口区上。
12.可选地，在本技术的一些实施例中，所述第二数据线部分包括第一竖直部、第一横向部和第二横向部，所述第一竖直部垂直于所述第一横向部和所述第二横向部，所述第一横向部的一端与所述第一竖直部的一端电性连接，所述第二横向部的一端与所述第一竖直部的另一端电性连接；所述第三数据线部分包括第二竖直部、第三横向部和第四横向部，所述第二竖直部垂直于所述第三横向部和所述第四横向部，所述第三横向部的一端与所述第二竖直部的一端电性连接，所述第四横向部的一端与所述第二竖直部的另一端电性连接；其中，所述第一横向部和所述第三横向部的另一端与所述第一数据线部分的一端电性连接，所述第二横向部和所述第四横向部的另一端与所述第一数据线部分的另一端电性连接。
13.可选地，在本技术的一些实施例中，所述第二数据线部分的走线长度大于所述第一数据线部分的走线长度，和/或，所述第三数据线部分的走线长度大于所述第一数据线部分的走线长度。
14.可选地，在本技术的一些实施例中，所述像素结构还包括短路检测模块，所述数据线所在的金属层与所述短路检测模块的引脚电性连接。
15.另一方面，本技术提供一种显示面板，包括基板和上述的像素结构，所述像素结构设置在所述基板上。
16.本技术提供一种像素结构及显示面板，该像素结构包括：多个像素单元、多条数据线及扫描线，所述多个像素单元呈阵列式排布，每个所述像素单元对应一个所述数据线；所述像素单元包括主像素区和次像素区；所述扫描线位于所述主像素区与所述次像素区之间；所述数据线包括第一数据线部分、第二数据线部分和第三数据线部分，所述第一数据线部分位于相邻两个所述像素单元的所述主像素区之间并向所述次像素区方向延伸，所述第二数据线部分和所述第三数据线部分分别位于相邻两个所述像素单元的次像素区上，其中，所述第二数据线部分和所述第三数据线部分的一端与所述第一数据线部分的一端电性连接，所述第二数据线部分的另一端与所述第三数据线部分的另一端电性连接。本技术的像素结构通过改变数据线走线方式，使每个像素单元上同时具有数据线的第二数据线部分以及相邻数据线的第三数据线部分，减小了数据线的电阻电容负载，增加了像素单元的充电率，同时，拉近了相邻数据线之间的距离，使数据线与像素单元之间的寄生电容对像素单元的耦合效应相互抵消的作用加强，有利于消除垂直串扰，提高显示效果。
附图说明
17.为了更清楚地说明本技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，下面描述中的附图仅仅是本技术的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
18.图1是本技术实施例提供的像素结构的第一种俯视图；
19.图2是本技术实施例提供的像素的电路图；
20.图3是本技术实施例提供的像素结构的第一种布局图；
21.图4是本技术实施例提供的像素结构的第二种俯视图；
22.图5是本技术实施例提供的像素结构的第二种布局图；
23.图6是本技术实施例提供的像素结构的第三种俯视图；
24.图7是本技术实施例提供的显示面板的结构示意图；
25.图8是沿图4的线a-a'截取的局部剖视图。
26.其中，
27.100/200/300、像素结构，10、像素单元，11、主像素区，12、次像素区，20、数据线，201、第一横向部，202、第一竖直部，203、第二横向部，204、第三横向部，205、第二竖直部，206、第四横向部，21、第一数据线部分，22、第二数据线部分，23、第三数据线部分，30、扫描线，40、公共电极走线，400、显示面板，410、第一基板，420、第一绝缘层，430、第二绝缘层，440、显示介质，450、第二基板，460、共电极层。
具体实施方式
28.下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
29.本技术实施例提供一种像素结构及显示面板，能够解决寄生电容对像素单元产生垂直串扰导致的显示异常问题。以下分别进行详细说明。需说明的是，以下实施例的描述顺序不作为对实施例优选顺序的限定。另外，在本技术的描述中，术语“包括”是指“包括但不限于”。术语“第一”、“第二”、“第三”等仅仅作为标示使用，其用于区别不同对象，而不是用于描述特定顺序。
30.请参阅图1至图4，图1是本技术实施例提供的像素结构的第一种俯视图；
31.图2是本技术实施例提供的像素的电路图；图3是本技术实施例提供的像素结构的第一种布局图。如图1所示，本技术实施例提供一种像素结构100，包括：多个像素单元10、多条数据线20及扫描线30，多个像素单元10呈阵列式排布，每个像素单元10对应一条数据线20；像素单元10包括主像素区11和次像素区12；扫描线30位于主像素区11与次像素区12之间；数据线20包括第一数据线部分21、第二数据线部分22和第三数据线部分23，第一数据线部分21位于相邻两个像素单元10的主像素区11之间并向次像素区12方向延伸，第二数据线部分22和第三数据线部分23分别位于相邻两个像素单元10的次像素区12上，其中，第二数据线部分22和第三数据线部分23的一端与第一数据线部分21的一端电性连接，第二数据线部分22的另一端与第三数据线部分23的另一端电性连接。
32.本技术提供的像素结构，数据线20包括第一数据线部分21、第二数据线部分22和第三数据线部分23，第一数据线部分21位于相邻两个像素单元10的主像素区11之间并向次像素区12方向延伸，第二数据线部分22和第三数据线部分23分别位于相邻两个像素单元10的次像素区12上，其中，第二数据线部分22和第三数据线部分23的一端与第一数据线部分21的一端电性连接，第二数据线部分22的另一端与第三数据线部分23的另一端电性连接，这样的设计，通过改变数据线20走线方式，使每个像素单元10上同时具有数据线20的第二数据线部分22以及相邻数据线20的第三数据线部分23，减小了数据线20的电阻电容负载，
增加了像素单元10的充电率，同时，拉近了相邻数据线20之间的距离，使数据线20与像素单元10之间的寄生电容对像素单元10的耦合效应相互抵消的作用加强，有利于消除垂直串扰，提高显示效果。
33.在本技术实施例中，扫描线30位于晶体管电路区域ta，也即晶体管电路区域ta位于沿第一方向x排布的多个像素单元10的主像素区11与次像素区12之间。如图2所示，每个像素单元10对应的晶体管电路区域ta均设置有第一晶体管t1、第二晶体管t2以及第三晶体管t3。图2是本技术实施例中基于一扫描线30一数据线20三薄膜晶体管的像素架构，像素单元10的主像素区11包括第一晶体管t1、第一液晶电容clca和第一存储电容csta，第一晶体管t1的栅极电性连接于扫描线30、其源极和漏极分别电性连接于数据线20的第一数据线部分21和第一液晶电容器clca。在第一晶体管t1的漏极/源极与公共电极a_com之间电性连接第一液晶电容器clca和第一存储电容器csta。
34.其中，像素单元10的次像素区12包括第二晶体管t2、第三晶体管t3、第二液晶电容器clcb以及第二存储电容器cstb。第二晶体管t2的栅极电性连接于扫描线30、其源极和漏极分别电性连接于数据线20的第二数据线部分22/第三数据线部分23和第二液晶电容器clcb。第三晶体管t3的栅极电性连接于扫描线30，其源极和漏极分别电性连接于第二晶体管t2的漏极/源极和公共电极a_com。
35.在本技术实施例中，第一数据线部分21位于相邻两个像素单元10之间的中心线m1上，第二数据线部分22与位于相邻像素单元10的第三数据线部分23关于第一数据线部分21左右对称。这样的设计，通过将第二数据线部分22与第三数据线部分23电性连接且对称设置，有利于降低数据线20的电阻，减小数据线的电阻电容负载，增加像素单元10的充电率，从而缓解了数据线20的电阻使传输的波形信号产生延迟，导致显示串扰的问题。同时，将第二数据线部分22与第三数据线部分23设置于像素单元10的次像素区12上，有利于增大开口区aa的面积，提高开口率与透射率。
36.在本技术实施例中，相邻两条数据线20上的电性信号相反，同一数据线20上的第一数据线部分21、第二数据线部分22和第三数据线部分23上的电性信号相同。进而可以使相邻两条数据线20与像素单元10之间的寄生电容对像素单元10的耦合作用可以相互抵消，最终改善垂直串扰的问题。
37.在本技术实施例中，第二数据线部分22包括第一竖直部202、第一横向部201和第二横向部203，第一竖直部202垂直于第一横向部201和第二横向部203，第一横向部201的一端与第一竖直部202的一端电性连接，第二横向部203的一端与第一竖直部202的另一端电性连接；第三数据线部分23包括第二竖直部205、第三横向部204和第四横向部206，第二竖直部205垂直于第三横向部204和第四横向部206，第三横向部204的一端与第二竖直部205的一端电性连接，第四横向部206的一端与第二竖直部205的另一端电性连接；其中，第一横向部201和第三横向部204的另一端与第一数据线部分21的一端电性连接，第二横向部203和第四横向部206的另一端与第一数据线部分21的另一端电性连接。具体地，第一横向部201与第二横向部203平行，第一横向部201和第三横向部204靠近次像素区12的上边界，第二横向部203和第四横向部206靠近次像素区12的下边界。其中，第二数据线部分22的竖直部202与第一横向部201以及第二横向部203形成的图案的开口方向与第三数据线部分23的竖直部202与第一横向部201以及第二横向部203形成的图案的开口方向相反。
38.在本技术实施例中，第二数据线部分22的宽度与第三数据线部分23的宽度之和，小于或等于第一数据线部分21的宽度。优选地，第二数据线部分22的宽度与第三数据线部分23的宽度之和，等于或略小于第一数据线部分21的宽度。这样的设计，可以不用以增加数据线20宽度的方式来实现降低电阻的目的，在保证数据线20整体电阻值减小的情况下，还能进一步减少数据线20的面积，减少数据线20所在金属层的遮光影响，降低数据线20走线对像素单元发光亮度的干扰，并且减少制作数据线20的用料，进一步降低生产成本。需要说明的是，第二数据线部分22与第三数据线部分23的宽度可以根据实际需要进行调整，例如在垂直串扰最小化与金属层遮光最小化之间进行动态平衡取值，本技术在此不做限定。
39.在本技术实施例中，第二数据线部分22的走线长度大于第一数据线部分21的走线长度，和/或，第三数据线部分23的走线长度大于第一数据线部分21的走线长度。对应的，次像素区12的面积大于主像素区11的面积。这样的设计，可以增加第二数据线部分22和第三数据线部分23在数据线20中的占比，使第二数据线部分22和第三数据线部分23的走线长度更长，抵消耦合作用的效果更强。
40.在本技术实施例中，像素结构还包括短路检测模块(图中未示出)，数据线20所在的金属层与短路检测模块电性连接。
41.在本技术实施例中，如图3所示，多个像素单元10阵列排布，数据线20沿第二方向y串联一列像素单元10；扫描线30位于一行像素单元10的主像素区11与次像素区12之间。其中，数据线20包括第一数据线部分21、第二数据线部分22和第三数据线部分23，第一数据线部分21位于相邻两个像素单元10的主像素区11之间并向次像素区12方向延伸，第二数据线部分22和第三数据线部分23分别位于相邻两个像素单元10的次像素区12上，其中，第二数据线部分22和第三数据线部分23的一端与第一数据线部分21的一端电性连接，第二数据线部分22的另一端与第三数据线部分23的另一端电性连接。具体地，第一数据线部分21位于相邻两个像素单元10之间的中心线m1上，第二数据线部分22与位于相邻像素单元10的第三数据线部分23关于第一数据线部分21左右对称。
42.本技术提供的像素结构，通过改变数据线20走线方式，使每个像素单元10上同时具有数据线20的第二数据线部分22以及相邻数据线20的第三数据线部分23，减小了数据线20的电阻电容负载，增加了像素单元10的充电率，同时，拉近了相邻数据线20之间的距离，使数据线20与像素单元10之间的寄生电容对像素单元10的耦合效应相互抵消的作用加强，有利于消除垂直串扰，提高显示效果。
43.作为本技术的一个具体实施方式，请参阅图4和图5，图4是本技术实施例提供的像素结构的第二种俯视图；图5是本技术实施例提供的像素结构的第二种布局图。如图4所示，本技术提供一种像素结构200，像素结构200是对像素结构100的改进，像素结构200相较于像素结构100的区别点在于：位于相同像素单元10上的第二数据线部分22和第三数据线部分23关于像素单元10的中心线m2左右对称。其中，第一数据线部分21位于相邻两个像素单元10之间的中心线m1上，第二数据线部分22与位于相邻像素单元10的第三数据线部分23关于第一数据线部分21左右对称，这样的结构设计，使相邻数据线20之间的距离更短，可以使得抵消耦合作用的效果更显著。
44.在本技术实施例中，第二数据线部分22包括第一竖直部202、第一横向部201和第二横向部203，第一竖直部202垂直于第一横向部201和第二横向部203，第一横向部201的一
端与第一竖直部202的一端电性连接，第二横向部203的一端与第一竖直部202的另一端电性连接；第三数据线部分23包括第二竖直部205、第三横向部204和第四横向部206，第二竖直部205垂直于第三横向部204和第四横向部206，第三横向部204的一端与第二竖直部205的一端电性连接，第四横向部206的一端与第二竖直部205的另一端电性连接；其中，第一横向部201和第三横向部204的另一端与第一数据线部分21的一端电性连接，第二横向部203和第四横向部206的另一端与第一数据线部分21的另一端电性连接。具体地，第一横向部201与第二横向部203平行，第一横向部201和第三横向部204靠近次像素区12的上边界，第二横向部203和第四横向部206靠近次像素区12的下边界。其中，第二数据线部分22的竖直部202与第一横向部201以及第二横向部203形成的图案的开口方向与第三数据线部分23的竖直部202与第一横向部201以及第二横向部203形成的图案的开口方向相反。
45.在本技术实施例中，如图5所示，多个像素单元10阵列排布，数据线20沿第二方向y串联一列像素单元10；扫描线30位于一行像素单元10的主像素区11与次像素区12之间。其中，数据线20包括第一数据线部分21、第二数据线部分22和第三数据线部分23，第一数据线部分21位于相邻两个像素单元10的主像素区11之间并向次像素区12方向延伸，第二数据线部分22和第三数据线部分23分别位于相邻两个像素单元10的次像素区12上，其中，第二数据线部分22和第三数据线部分23的一端与第一数据线部分21的一端电性连接，第二数据线部分22的另一端与第三数据线部分23的另一端电性连接。具体地，第一数据线部分21位于相邻两个像素单元10之间的中心线m1上，第二数据线部分22与位于相邻像素单元10的第三数据线部分23关于第一数据线部分21左右对称，且位于相同像素单元10上的第二数据线部分22和第三数据线部分23关于像素单元10的中心线m2左右对称。
46.本技术提供的像素结构，通过改变数据线20走线方式，使每个像素单元10上同时具有数据线20的第二数据线部分22以及相邻数据线20的第三数据线部分23，使数据线20与像素单元10之间的寄生电容对像素单元10的耦合作用可以相互抵消，有利于消除垂直串扰，提高显示效果。
47.作为本技术的一个具体实施方式，请参阅图6，图6是本技术实施例提供的像素结构的第三种俯视图。如图6所示，本技术提供一种像素结构300，像素结构300是对像素结构200的改进，像素结构300相较于像素结构200的区别点在于：第二数据线部分22和第三数据线部分23分别位于相邻两个像素单元10的次像素区12的开口区aa上。
48.在本技术实施例中，像素结构还具有公共电极走线40，公共电极走线40围成的方形区域为像素单元10的开口区aa。
49.在本技术实施例中，第一数据线部分21位于相邻两个像素单元10之间的中心线m1上，第二数据线部分22与位于相邻像素单元10的第三数据线部分23关于第一数据线部分21左右对称；且位于相同像素单元10上的第二数据线部分22和第三数据线部分23关于像素单元10的中心线m2左右对称。这样的设计，通过将第二数据线部分22与第三数据线部分23电性连接且对称设置，有利于降低数据线20的电阻，减小受电阻影响引起的电压压降，增加像素单元10的充电率，同时，将第二数据线部分22与第三数据线部分23设置于像素单元10的次像素区12上，有利于增大开口区aa的面积，提高开口率与透射率。
50.在本技术实施例中，相邻两条数据线20上的电性信号相反，同一数据线20上的第一数据线部分21、第二数据线部分22和第三数据线部分23上的电性信号相同。进而可以使
相邻两条数据线20与像素单元10之间的寄生电容对像素单元10的耦合作用可以相互抵消，最终改善垂直串扰的问题。
51.在本技术实施例中，第二数据线部分22包括第一竖直部202、第一横向部201和第二横向部203，第一竖直部202垂直于第一横向部201和第二横向部203，第一横向部201的一端与第一竖直部202的一端电性连接，第二横向部203的一端与第一竖直部202的另一端电性连接；第三数据线部分23包括第二竖直部205、第三横向部204和第四横向部206，第二竖直部205垂直于第三横向部204和第四横向部206，第三横向部204的一端与第二竖直部205的一端电性连接，第四横向部206的一端与第二竖直部205的另一端电性连接；其中，第一横向部201和第三横向部204的另一端与第一数据线部分21的一端电性连接，第二横向部203和第四横向部206的另一端与第一数据线部分21的另一端电性连接。具体地，第一横向部201与第二横向部203平行，第一横向部201和第三横向部204靠近次像素区12的上边界，第二横向部203和第四横向部206靠近次像素区12的下边界。其中，第二数据线部分22的竖直部202与第一横向部201以及第二横向部203形成的图案的开口方向与第三数据线部分23的竖直部202与第一横向部201以及第二横向部203形成的图案的开口方向相反。
52.在本技术实施例中，第二数据线部分22的宽度与第三数据线部分23的宽度之和，小于或等于第一数据线部分21的宽度。需要说明的是，第二数据线部分22与第三数据线部分23的宽度可以根据实际需要进行调整，例如在垂直串扰最小化与金属层遮光最小化之间进行动态平衡取值，本技术在此不做限定。
53.在本技术实施例中，第二数据线部分22的走线长度大于第一数据线部分21的走线长度，和/或，第三数据线部分23的走线长度大于第一数据线部分21的走线长度。
54.在本技术实施例中，像素结构还包括短路检测模块(图中未示出)，数据线20所在的金属层与短路检测模块的引脚电性连接。
55.通过改变数据线20走线方式，使每个像素单元10上同时具有数据线20的第二数据线部分22以及相邻数据线20的第三数据线部分23，减小了数据线20的电阻电容负载，增加了像素单元10的充电率，同时，拉近了相邻数据线20之间的距离，使数据线20与像素单元10之间的寄生电容对像素单元10的耦合效应相互抵消的作用加强，有利于消除垂直串扰，提高显示效果。
56.请参阅图7和图8，图7是本技术实施例提供的显示面板的结构示意图；图8是沿图4的线a-a'截取的局部剖视图。如图7所示，本技术提供一种显示面板400，包括基板和上述的像素结构，像素结构设置在基板上。
57.在本技术实施例中，如图7所示，基板包括第一基板410、第二基板450；显示面板400包括位于第一基板410与第二基板450之间的像素结构以及显示介质440。
58.在本技术实施例中，基板的材质可为玻璃、石英、有机聚合物、或是不透光/反射材料(例如：导电材料、晶圆、陶瓷、或其它可适用的材料)、或是其它可适用的材料。
59.在本技术实施例中，显示介质440可包括液晶分子、电泳显示介质440、或是其它可适用的介质。在本发明下列实施例中的显示介质440是以液晶分子为例，但不限于此。再者，在本技术实施例中的液晶分子，优选地，是以可被水平电场转动或切换的液晶分子或者是可被横向电场转动或切换的液晶分子为范例，但不限于此。
60.具体地，如图8所示，显示面板400包括第一基板410、以及依次设置于第一基板410
上的公共电极、第一绝缘层420、数据线20的第二数据线部分22和第三数据线部分23、第二绝缘层430、像素结构的次像素区12。其中，第一绝缘层420/第二绝缘层430的材料可为无机材料(例如：氧化硅、氮化硅、氮氧化硅、或上述至少二种材料的堆栈层)、有机材料或上述的组合。显示面板400还包括第二基板450，以及设置于第二基板450上的共电极层460。
61.本技术提供一种像素结构及显示面板，通过改变数据线20走线方式，使每个像素单元10上同时具有数据线20的第二数据线部分22以及相邻数据线20的第三数据线部分23，减小了数据线20的电阻电容负载，增加了像素单元10的充电率，同时，拉近了相邻数据线20之间的距离，使数据线20与像素单元10之间的寄生电容对像素单元10的耦合效应相互抵消的作用加强，有利于消除垂直串扰，提高显示效果。
62.该显示面板可以为：电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
63.以上对本技术实施例所提供的一种像素结构及显示面板进行了详细介绍，本文中应用了具体个例对本技术的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本技术的方法及其核心思想；同时，对于本领域的技术人员，依据本技术的思想，在具体实施方式及应用范围上均会有改变之处，综上，本说明书内容不应理解为对本技术的限制。