具有源极跟随器的TFT像素阈值电压补偿电路的制作方法

具有源极跟随器的tft像素阈值电压补偿电路
技术领域
1.本技术涉及用于将电流传送到显示设备中的元件，例如传送到有源矩阵oled(amoled)显示设备的像素中的有机发光二极管(oled)的电子电路的设计和操作。


背景技术：

2.有机发光二极管(oled)通过电子和空穴的复合产生光，并且当在阳极和阴极之间施加偏压使得电流在它们之间流过时发光。光的亮度与电流的量有关。如果没有电流，就不会发光，因此oled技术是一种能够实现绝对黑色并且在用于显示应用时能够实现像素之间几乎“无限”对比度的技术。
3.现有技术中教导了几种方法用于像素薄膜晶体管(tft)电路通过p型驱动晶体管将电流传送到显示设备的元件，例如有机发光二极管(oled)。在一个示例中，采用诸如低“scan”信号的输入信号来切换电路中的晶体管，以允许在编程阶段期间将数据电压vdat存储在存储电容器中。当scan信号为高电平并且开关晶体管将电路与数据电压隔离时，vdat电压由电容器保持，并且该电压被施加到驱动晶体管的栅极。当驱动晶体管具有阈值电压v
th
时，流向oled的电流的量与驱动晶体管的栅极上的电压的关系为：
[0004][0005]
其中v
dd
是连接到驱动晶体管的源极的电源。
[0006]
tft器件特性，尤其是tft阈值电压v
th
，可能会例如由于制造工艺或tft器件在操作过程中的应力和老化而随时间或在可比较的器件之间发生变化。因此，对于相同的vdat电压，由于这种阈值电压变化，驱动tft传送的电流的量可能会发生很大变化。因此，对于给定的vdat值，显示器中的像素可能不会表现出均匀的亮度。
[0007]
因此，传统上，oled像素电路通过采用补偿驱动晶体管特性失配的电路，对驱动晶体管的阈值电压和/或载流子迁移率的变化具有高容限范围。例如，us 7414599(chung等人，2008年8月19日发布)中描述了一种方法，其描述了一种电路，其中驱动tft在编程期间被配置为连接成二极管的器件，并且数据电压施加到驱动晶体管的源极。
[0008]
阈值补偿时间由驱动晶体管的特性决定，可能需要较长的补偿时间才能获得较高的补偿精度。对于数据编程时间，编程电容充电所需的rc恒定时间决定了编程时间。如本领域中所指出的，一个水平(1h)时间是将数据编程为一行所花费的时间。
[0009]
利用us 7414599中的这种电路配置，在补偿驱动晶体管的阈值电压的同时对数据进行编程。然而，希望具有尽可能短的一个水平时间以增强显示设备的响应性和操作。这是因为每行必须独立编程，而其他操作，例如驱动晶体管补偿，可以同时对多行执行。因此，显示设备的响应性往往主要由用于编程的一个水平时间决定。当在驱动晶体管被补偿的同一操作阶段期间对数据进行编程时，由于对驱动晶体管的补偿精度要求，不能进一步减少所述一个水平时间，因为补偿要求限制了编程阶段的任何时间减少。
[0010]
与us 7414599中所述类似配置的电路的另一个缺点是电源线处的电压变化，如驱
动电压电源线elvdd处的ir下降，将影响oled电流。在数据编程和阈值补偿阶段结束时，在电容器上存储电压为：
[0011][0012]
其中是在编程和补偿阶段结束时，其施加到存储电容器的第一极板的elvdd电压。v
dat-|v
th
|是存储电容器的第二极板上的编程和补偿电压。
[0013]
同一scan行上每个像素的ir下降可能根据编程数据电压而不同。类似地，不同行上像素的ir下降根据发射数据而不同。ir下降差异意味着编程期间的elvdd电源电压对于每个像素是不同的。即使编程数据电压相同并且阈值电压已经得到完美补偿，这种差异也会导致oled电流的差异。由ir下降的差异导致的elvdd电压源变化会降低显示的均匀性。
[0014]
在申请人的未决专利申请美国申请序列号16/740,763(lu等人，2020年1月13日提交)中描述了一种解决由这种ir下降引起的电压变化的方法。所描述的像素电路配置(1)提供分开的补偿阶段和数据编程阶段，以允许最小化所述一个水平(1h)时间，以及(2)解决电压源vdd的变化，以增强显示设备输出的均匀性。这样的电路配置能够以小于约2μs的超短的一个水平时间1h补偿驱动晶体管的阈值电压变化，这比传统配置短。此外，像素电路配置将电源与驱动晶体管隔离。因此，任何电源变化，如由电源到驱动晶体管的ir下降引起的电源变化，都不会影响到oled的电流。因此，无论电源的电压降如何变化，都可以显示具有大致均匀亮度的图像。
[0015]
'763申请中描述的像素电路配置的一个缺点是，为了实施驱动方案，加入了专用的scand控制信号来提供数据电压输入。因此，将专用的scand控制信号传送到每个像素所需的额外控制信号线增加了边框的尺寸，并且这种尺寸增加是不合需要的。还有就是对低频驱动需求的不断增长，例如1hz驱动，这对于显示更多静态图像尤其有用。低频操作会在补偿和性能方面产生不同的问题，包括驱动晶体管迟滞的不利影响，并且'763申请并未考虑解决与低频驱动相关的问题。
[0016]
在美国10304378(lin等人，2019年5月28日发布)中描述了一种解决驱动晶体管迟滞的方法，其公开了一种减少驱动晶体管迟滞的方法。向驱动晶体管的栅极和源极施加恒定的高电压，以降低阈值电压变化对先前栅极-源极电压差的依赖性，但是所描述的实施方式需要在数据线处的复杂开关机制以施加高电压。


技术实现要素：

[0017]
因此，本领域需要一种增强型像素电路，该像素电路提供分开的补偿阶段和数据编程阶段以允许最小化一个水平(1h)时间，并解决电压源的变化以增强显示设备输出的均匀性。本技术的实施例通过如下方式进一步改进了现有技术的电路配置：(1)使用来自另一行的扫描信号使专用的数据信号和相关联的额外控制信号线变得不必要，这导致更窄的边框；(2)作为使用来自另一行的扫描信号的结果，消除了数据信号变化的影响；(3)通过在驱动晶体管的栅极和源极施加应力电压而不使用额外的复杂数据线开关，减小了驱动晶体管迟滞。该像素电路能够以小于约2μs的超短的一个水平时间1h来补偿驱动晶体管的阈值电压变化，这比传统配置短。此外，本技术中描述的像素电路配置将电源与驱动晶体管隔离。
因此，任何电源变化，例如由电源到驱动晶体管的ir下降引起的电源变化，都不会影响到oled的电流。因此，无论电源的电压降如何变化，都可以显示具有大致均匀亮度的图像。
[0018]
本技术的实施例提供用于高刷新率要求的像素电路，例如用于120hz应用。对于此类应用，通过将驱动晶体管的阈值补偿阶段和数据编程阶段分开来实现超短的1h时间(《2μs)。阈值补偿时间由驱动晶体管特性决定，并且很难在不降低补偿精度的情况下进一步减少。通过将阈值补偿阶段和数据编程阶段分开，可以为阈值补偿分配更长的时间以提高补偿精度。如上所述，编程电容器充电所需的rc恒定时间决定了编程时间，并且这种编程时间可以减少到超短的1h时间(《2μs)。
[0019]
电压源elvdd的变化是通过将驱动晶体管与此类电源隔离来解决的。为了将驱动晶体管与电源elvdd隔离，配置为相对于第一驱动晶体管的源极跟随器的第二驱动晶体管连接在第一驱动晶体管和电源elvdd之间。第一驱动晶体管的源极电压通过由第二驱动晶体管构成的源极跟随器的输出来驱动。因此，第一驱动晶体管的源极电压不再受电源elvdd的变化影响。因此，电源elvdd线上的任何ir下降都不会导致亮度不均匀。
[0020]
此外，加入了导通偏置(on bias)应力晶体管，其可以在导通偏置应力操作期间将第一驱动晶体管电连接到电源elvdd。在此操作期间，施加电压应力以消除与驱动晶体管相关的迟滞效应。导通偏置应力操作可以作为刷新操作的一部分来执行，在刷新操作期间数据电压被编程到像素电路，或者作为低频操作的一部分来执行，在低频操作期间保持先前编程数据电压。因此，像素电路可在包括刷新或正常操作和低频或非刷新操作的两种操作模式中操作。正常或刷新操作适用于数据电压值被重复刷新时的更动态的图像，而低频或非刷新操作特别适用于数据电压值基本保持恒定时的更静态的图像。因此可以降低功耗。
[0021]
在示例性实施例中，诸如igzo(铟镓锌氧化物)晶体管的低泄漏晶体管可被用作连接到相应电压供应线的开关晶体管。通过使用低泄漏晶体管，可以使用低存储电容器来减小像素尺寸，或者可以使用低刷新率(如30hz或更低)来更好地显示静态或低运动图像。
[0022]
因此，本发明的一方面是一种用于显示设备的像素电路，其中在保持驱动晶体管的阈值电压的精确补偿的同时最小化一个水平时间，并且执行导通偏置应力操作以施加电压应力，从而消除与驱动晶体管相关联的迟滞效应。在示例性实施例中，像素电路包括：第一驱动晶体管，其被配置为根据施加到第一驱动晶体管的栅极的电压在发射阶段控制流向发光器件的电流的量，第一驱动晶体管具有第一端子和第二端子；第二驱动晶体管，其被配置为相对于第一驱动晶体管的源极跟随器，其中第二驱动晶体管的第一端子连接到第一电源线并且第二驱动晶体管的第二端子连接到第一驱动晶体管的第二端子；其中第一驱动晶体管为p型或n型晶体管中的一种，第二驱动晶体管为p型或n型晶体管中的另一种；发光器件，其在发射阶段期间在第一端子电连接到第一驱动晶体管的第一端子并且在第二端子连接到第二电源线；以及导通偏置应力开关晶体管，其第一端子连接到第一电源线和第二驱动晶体管的第一端子，第二端子连接到节点vx，节点vx是第一驱动晶体管的第二端子和第二驱动晶体管的第二端子的连接，其中当导通偏置应力开关晶体管处于导通状态时，第一电源线电连接到节点vx以施加电压应力，从而消除迟滞效应。
[0023]
在示例性实施例中，像素电路还包括第一电容器和第二电容器，其中第一电容器在第一极板处连接到第一驱动晶体管的栅极并且在第二极板处连接到第二电容器的第一极板，并且第二电容器在第二极板处连接到第二驱动晶体管的栅极。第一电容器用于阈值
补偿，以在补偿阶段期间存储驱动晶体管的阈值电压，并且第二电容器用于在编程阶段和发射阶段期间存储数据电压。因此，阈值补偿和数据编程操作是相互独立的，并且在进行精确补偿的同时，可以用较短的数据编程阶段实现较短的一个水平时间。像素电路还可以包括多个开关晶体管，它们在不同的操作阶段期间控制向第一和第二驱动晶体管、向第一和第二电容器以及向发光器件施加电源电压。
[0024]
像素电路可操作以执行刷新操作，在刷新操作中，用数据电压编程像素电路，用于发射阶段，其中在数据编程阶段期间执行偏压应力操作以消除迟滞效应。像素电路还可操作以执行低频操作，在低频操作期间保持先前编程的数据电压，其中低频操作包括重置发光器件的阳极和执行导通偏置应力操作以消除迟滞效应，然后返回到发射阶段。低频操作可以在一次刷新操作之后周期性地执行多次以生成更静态的图像。
[0025]
为了实现上述和相关目的，本发明包括下文充分描述并且在权利要求中特别指出的特征。以下描述和附图详细阐述了本发明的某些说明性实施例。然而，这些实施例仅指示可以采用本发明的原理的各种方式中的几种。当结合附图考虑本发明的以下详细描述时，本发明的其他目的、优点和新颖特征将变得显而易见。
附图说明
[0026]
图1是描绘根据本技术的实施例的第一电路配置的图。
[0027]
图2是描绘与适合于刷新操作的图1的电路的操作相关联的时序图的图。
[0028]
图3是描绘与适合于低频操作的图1的电路的操作相关联的时序图的图。
[0029]
图4是描绘根据本技术的实施例的第二电路配置的图。
[0030]
图5是描绘与适合于刷新操作的图4的电路的操作相关联的时序图的图。
[0031]
图6是描绘与适合于低频操作的图4的电路的操作相关联的时序图的图。
具体实施方式
[0032]
现在将参考附图描述本技术的实施例，其中相同的附图标记始终用于指代相同的元件。应当理解，这些图不一定按比例绘制。
[0033]
图1是描绘根据本技术的实施例的第一电路配置10的图，图2是与图1的电路配置10的操作相关联的时序图，该操作与正常或刷新操作相关联。图3是描绘与适合于低频或非刷新操作的图1的电路的操作相关联的时序图的图。
[0034]
在该示例中，电路10被配置为包括多个p型晶体管t
dp
和t1、多个n型晶体管igd和ig1～ig5以及两个存储电容器c1和c2的薄膜晶体管(tft)电路。在示例性实施例中，p型晶体管是具有较高迁移率的低温多晶硅(ltps)器件，而n型晶体管是诸如铟镓锌氧化物(igzo)器件的氧化物晶体管，其在源极和漏极之间具有超低泄漏。电路元件驱动发光器件，例如有机发光器件(oled)。发光器件(oled)具有相关的内部电容，在电路图中用c
oled
表示。oled还如传统那样连接到电源elvss。此外，尽管主要关于作为发光器件的oled描述实施例，但是类似的原理可以用于采用其他类型的发光器件(包括例如微型led和量子点led)的显示技术。
[0035]
更具体地，图1描绘了配置有多个p型tft和n型tft的tft电路10。t
dp
是p型驱动晶体管，其是模拟tft，t1是p型数字开关tft。igd是n型驱动晶体管，其是模拟tft，晶体管ig1、
ig2、ig3、ig4和ig5是n型数字开关tft。更一般地，第一驱动晶体管是p型或n型晶体管中的一种，而第二驱动晶体管是p型或n型晶体管中的另一种。如上所述，c1和c2是存储电容器，c
oled
是oled器件的内部电容(即，c
oled
不是单独的成分，而是oled固有的)。
[0036]
oled和tft电路10，包括晶体管、电容器和连接线，可以使用本领域常规的tft制造工艺制造。应当理解，可以采用类似的制造工艺来制造根据任何实施例的tft电路。
[0037]
例如，tft电路10(以及后续实施例)可以设置在诸如玻璃、塑料或金属基板的基板上。每个tft可以包括栅极电极、栅极绝缘层、半导体层、第一电极和第二电极。半导体层设置在基板上。栅极绝缘层设置在半导体层上，栅极电极可以设置在绝缘层上。第一电极和第二电极可以设置在绝缘层上并且使用通孔连接到半导体层。第一电极和第二电极可以分别统称为tft的“源极电极”和“漏极电极”。每个电容器可以包括第一电极、绝缘层和第二电极，由此绝缘层在第一电极和第二电极之间形成绝缘屏障。电路中组件之间的布线以及用于将信号引入电路(例如scan、emi、vdat、vinit和vref)的布线可以包括金属线或掺杂的半导体材料。例如，金属线可以设置在基板和tft的栅极电极之间，并使用通孔连接到电极。半导体层可以通过化学气相沉积来沉积，金属层可以通过热蒸发技术来沉积。
[0038]
oled器件可以设置在tft电路上方。oled器件可以包括：第一端子(例如oled的阳极)，在该示例中其连接到晶体管t1和ig4；用于将电荷(例如空穴)注入或传输到发射层的一层或多层；发射层；用于将电荷(例如电子)注入或传输到发射层的一层或多层；以及第二端子(例如oled的阴极)，在该示例中其连接到电源elvss。注入层、传输层和发射层可以是有机材料，第一电极和第二电极可以是金属，并且所有这些层都可以通过热蒸发技术沉积。
[0039]
如下文更详细描述的，通过将第一驱动晶体管t
dp
与这样的电源隔离来解决电压源elvdd的变化。为了将第一驱动晶体管与电源elvdd隔离，第二驱动晶体管igd被配置为相对于第一驱动晶体管的源极跟随器，由此源极跟随器的输出跟随第二驱动晶体管的栅极电压。第二驱动晶体管的栅极可电连接至参考电压供应线，并且由于igd栅极处的高电容，几乎没有电流流过参考电压供应线，因此不存在与参考电压相关的ir下降问题。第一驱动晶体管的源极电压被由第二驱动晶体管配置的源极跟随器的输出驱动。因此，电源elvdd线上的任何ir下降都不会影响到oled的电流，从而避免了传统配置中可能出现的亮度不均匀。
[0040]
因此，第一驱动晶体管的源极电压不再受电源elvdd变化的影响。此外，在补偿期间，第一和第二驱动晶体管的阈值电压存储在电容器c1处，数据电压vdat存储在电容器c2处并施加到第二驱动晶体管以进行数据编程。
[0041]
本技术的实施例使用诸如铟镓锌氧化物(igzo)器件的超低泄漏氧化物晶体管作为数据开关器件以及与存储电容器c1和c2相关联的开关。由于超低泄漏晶体管的超低截止泄漏特性，这允许存储的数据电压和存储的驱动晶体管阈值电压在电容器上保持更长时间。因此，与传统配置相比，刷新率可以降低到大约30hz或更低，这特别适用于显示静态图像。
[0042]
像素电路可在两种操作模式中操作，在本技术中称为正常或刷新操作和低频或非刷新操作。低频操作特别适用于数据电压值不发生变化的更静态的图像，而刷新操作适用于数据电压值被重复刷新的更动态的图像。图2的时序图与正常或刷新操作相关联，图3的时序图与低频或非刷新操作相关联。
[0043]
一般而言，对于刷新操作，像素电路操作多个完整周期，每个周期包括初始化阶
段、阈值补偿阶段、数据编程阶段和发射阶段，其中每个周期本质上对应于一帧，在该帧中新数据电压被编程。对于低频操作，像素电路首先操作一个完整的刷新操作周期，以将数据电压编程到像素。然后对于低频操作，数据电压值是静态的，因为图像没有变化。因此，在相应数据电压被编程的刷新操作的完整周期之后，像素电路然后仅通过发射控制信号进行操作。周期性地，为了避免图像恶化，该电路被操作以重置oled处的阳极电压并向驱动晶体管的栅极和源极施加导通偏置应力输入以减少迟滞。低频操作通过消除图像是静态时的初始化阶段、阈值补偿阶段和数据编程阶段来降低功耗，因为相应的数据电压值在相对较长的时间段内是静态的以产生静态图像。为了改变数据电压值从而改变输出的图像，可以通过将操作返回到正常操作并执行另一个刷新阶段来编程新的数据电压。
[0044]
结合图2的时序图参考图1的tft电路10，对于正常或刷新操作，tft电路10的操作分为四个阶段：初始化阶段、阈值补偿阶段、数据编程阶段和用于发光的发射阶段。用于执行编程阶段的时间段在本领域中被称为“一个水平时间”或“1h”时间，如该时序图和随后的时序图中所示。一列中具有大量像素的显示器需要较短的1h时间，这对于高分辨率显示器和高刷新率(例如用于120hz应用)是必需的。如上所述，较短的一个水平时间很重要，因为每行必须独立编程，而其他操作，例如驱动晶体管阈值补偿，可以同时对多行执行。因此，设备的响应性趋向于主要由用于编程的一个水平时间决定。
[0045]
通常，该实施例和后续实施例对于整个或更宽的显示设备中的其他像素行具有类似的控制信号emi和scan，从而在显示配置中启用更少的控制信号线，因为公共控制线可以在不同的行上共享。对于该示例和随后的实施例，显示像素按行和列寻址。当前行是行n。前一行是行n-1，前第二行是n-2。下一行是行n 1，其后的一行是行n 2，对于各个行依此类推，因为它们与图中标识的相应控制信号相关。因此，例如，scan(n)是指在行n的扫描信号，scan(n-3)是指在行n-3的扫描信号，等等。emi(n)是指在行n的发射信号，emi(n-2)是指在行n-2的发射信号，等等，对于各个控制信号以此类推。以此方式，对于各种实施例，输入信号对应于所指示的行。
[0046]
在该第一实施例中，在前一发射阶段期间，emi(n)信号电平为低电压值，因此晶体管t1处于导通状态，发光由连接到igzo第二驱动晶体管igd的第一端子的输入驱动电压elvdd驱动，由此施加到oled的实际电流由p型第一驱动晶体管t
dp
的栅极处的电压和第二驱动晶体管igd的栅极处的电压决定。可应用行的scan信号电平最初具有低电压值，因此晶体管ig1～ig4都处于截止状态。可应用行的emi_obs信号电平最初也具有低电压值，因此晶体管ig5也处于截止状态。
[0047]
执行初始化阶段以初始化各个电路电压，如oled、存储电容器和驱动晶体管处的电压。在初始化阶段开始时，emi(n-2)信号电平从低电压值变为高电压值，使晶体管ig4处于导通状态。开关晶体管ig4具有连接到发光器件(oled)的第一端子(阳极)的第一端子和连接到提供初始化电压vinit的初始化电压供应线的第二端子。当晶体管ig4导通时，oled的阳极通过ig4电连接到初始化电压供应线vinit，以初始化oled电压。初始化电压vinit被设置为足够低的电压，从而关闭来自oled的任何发光。特别地，vinit电压被设置为低于oled的阈值电压加上elvss，因此vinit电压在施加到oled的阳极时不会引起发光。
[0048]
同样在初始化阶段，scan(n-3)信号电平从低电压值变为高电压值，使开关晶体管ig1和ig3处于导通状态。开关晶体管ig1的第一端子连接到第一驱动晶体管t
dp
的栅极，第二
端子连接到第一驱动晶体管t
dp
的第一端子(即漏极)。开关晶体管ig3的第一端子连接到第二驱动晶体管igd的栅极，第二端子连接到提供参考电压vref的参考电压供应线。当晶体管ig1导通时，p型第一驱动晶体管t
dp
的栅极和第一端子(漏极)通过开关晶体管ig1彼此电连接，驱动晶体管t
dp
连接成二极管。连接成二极管是指驱动晶体管t
dp
的栅极和另一端子(例如，源极或漏极)彼此电连接是的操作，从而电流在一个方向上流动。
[0049]
当晶体管ig3导通时，参考电压vref从参考电压供应线通过ig3施加到n型igzo第二驱动晶体管igd的栅极。参考电压vref被设置为满足以下等式，因此vref将是：
[0050]vref
＞v
init
|v
thp
| v
thn
[0051]
其中v
thp
是p型第一驱动晶体管t
dp
的阈值电压，v
thn
是n型igzo第二驱动晶体管igd的阈值电压。如上所述，p型开关晶体管t1由于emi(n)信号从前一发射阶段保持低而处于导通状态。开关晶体管t1的第一端子连接到oled的第一端子(阳极)，第二端子连接到p型第一晶体管t
dp
的第一端子(漏极)。由于t1导通，初始化电压vinit也被施加到p型驱动晶体管t
dp
的连接成二极管的栅极-漏极，以初始化驱动晶体管电压。
[0052]
如图1所示，在第一存储电容器c1的第一极板或底极板与p型第一驱动晶体管t
dp
的栅极连接处示出节点g。在p型第一驱动晶体管t
dp
的第二端子(源极)和n型igzo第二驱动晶体管igd的第二端子(源极)连接处示出节点vx。如上所述，第二驱动晶体管igd的第一端子(漏极)连接到提供驱动电压elvdd的电压供应线。通过这样的电路配置，在初始化阶段期间，节点vx处的电压也被vinit下拉。在初始化阶段结束时，vx的电压电平将是：
[0053]vinit
|v
thp
|＜v
x
≤v
ref-v
thn
[0054]
tft电路10接下来可在阈值补偿阶段中操作，在此期间对p型第一驱动晶体管t
dp
和n型igzo第二驱动晶体管igd的阈值电压进行补偿。对于该阶段，emi(n)信号电平从低电压值变为高电压值，使晶体管t1处于截止状态，并且p型第一驱动晶体管t
dp
的连接成二极管的栅极-漏极变为浮动。节点vx处的电压也变为浮动。因此，在阈值补偿阶段期间，随着n型igzo第二驱动晶体管igd变为截止，vx电压被拉高至v
ref
–vthn
。随着p型驱动晶体管t
dp
变为截止，正二极管连接的p型第一驱动晶体管t
dp
的栅极与第一存储电容器c1的第一极板连接处的节点g的电压被拉高至v
x-|v
thp
|。
[0055]
在阈值补偿阶段结束时，scan(n-3)信号电平从高电压值变为低电压值，导致开关晶体管ig1和ig3处于截止状态。当晶体管ig1截止时，p型第一驱动晶体管t
dp
的栅极和漏极彼此电断开并且p型驱动晶体管t
dp
不再连接成二极管。节点g处的电压为v
ref
–vthn
–
|v
thp
|。如上文所述，第一储存电容器c1的第一(底)极板连接到节点g，而电容器c1的第二(顶)极板连接到第二存储电容器c2的第一(底)极板。电容器c2的第二(顶)极板连接到第二驱动晶体管igd的栅极。此外，c1的第二极板和c2的第一极板连接到提供vref的参考电压供应线。尽管在该示例中电容器被示为连接到参考电压供应线，但是这种连接可以连接到任何合适的电压供应线，例如连接到第一电源线elvdd或初始化电压供应线vinit。n型igzo第二驱动晶体管igd和p型第一驱动晶体管t
dp
的阈值电压存储在第一存储电容器c1的第一(底)极板上，c1的顶极板连接到参考电压供应线vref。随着晶体管ig3截止，n型igzo第二驱动晶体管igd的栅极与参考电压供应线vref电断开。
[0056]
tft电路10接下来可在数据编程阶段中操作，在该阶段期间当前帧的数据被编程。scan(n)信号电平从低电压值变为高电压值，使晶体管ig2处于导通状态。开关晶体管ig2的
第一端子连接到第二驱动晶体管igd的栅极，第二端子连接到提供数据电压vdat的数据电压供应线。当ig2导通时，数据电压供应线vdat电连接到存储电容器c2的第二(顶)极板并且通过ig2电连接到n型igzo第二驱动晶体管igd的栅极。数据电压vdat从另一像素(例如显示器的前一行data(n-1))的值变为当前像素(例如显示器的当前行data(n))的数据值，其从数据电压供应线施加到存储电容器c2的第二极板和第二驱动晶体管igd的栅极，c2的第一极板连接到参考电压供应线vref。
[0057]
同样在数据编程阶段期间，执行导通偏置应力(obs)操作以消除与驱动晶体管相关联的迟滞效应。为了执行obs操作，emi_obs(n)信号电平从低电压值变为高电压值，使得晶体管ig5被置于导通状态。开关晶体管ig5的第一端子连接到提供驱动电压elvdd的驱动电压供应线，第二端子连接到节点vx。当ig5导通时，n型igzo第二驱动晶体管igd的第一端子(漏极)和第二端子(源极)通过ig5彼此电连接。通过这样的连接，elvdd被施加到p型第一驱动晶体管t
dp
的第二端子(源极)，因此任何数据电压变化都不会通过第二驱动晶体管igd的栅极-漏极寄生电容影响节点vx处的电压。因此，开关晶体管ig5也被称为导通偏置应力晶体管。节点vx处的电压也被上拉至elvdd。p型第一驱动晶体管t
dp
的栅极和源极电压差为elvdd
–
(v
ref
–vthn
–
|v
thp
|)，其可能大于5v以提供足够的电压应力。栅极和源极之间的高压应力降低了驱动晶体管阈值电压的迟滞。在本文中，迟滞是指阈值电压对施加的栅极和源极电压应力的依赖性，并且当通过使导通偏置应力晶体管ig5导通来施加电压应力时迟滞效应基本上被消除。
[0058]
在数据编程阶段结束时，scan(n)信号电平从高电压值变为低电压值，使晶体管ig2处于截止状态。n型igzo第二驱动晶体管igd的栅极和第二电容器c2的第二极板与数据电压供应线vdat电断开，vdat储存在第二电容器c2的第二极板。vdat可以更改为用于下一行数据编程的相应值。此外，emi_obs(n)信号电平从高电压值变为低电压值，使晶体管ig5处于截止状态。因此，第二驱动晶体管igd的源极和漏极彼此电断开，并且节点vx不再电连接到电源elvdd。emi(n-2)信号也从高电压值变为低电压值，使晶体管ig4处于截止状态。当晶体管ig4截止时，oled的阳极与初始化电压供应线vinit电断开。
[0059]
tft电路10接下来可在发射阶段中操作，在该阶段期间oled能够发光。emi(n)信号从高电压值变为低电压值，使晶体管t1处于导通状态。当晶体管t1导通时，p型第一驱动晶体管t
dp
的第一端子(漏极)电连接到oled的第一端子(阳极)。相同的电流流过n型igzo第二驱动晶体管igd、p型第一驱动晶体管t
dp
和oled。流过n型igzo第二驱动晶体管的电流为：
[0060][0061]
其中
[0062]coxn
是n型igzo驱动晶体管栅极氧化物的电容；
[0063]
wn是n型igzo驱动晶体管通道的宽度；
[0064]
ln是n型igzo驱动晶体管通道的长度(即源极和漏极之间的距离)；和
[0065]
μ
nn
是n型igzo驱动晶体管的载流子迁移率。
[0066]
流过p型第一驱动晶体管的电流为
[0067][0068]
其中
[0069]coxp
是p型驱动晶体管栅极氧化物的电容；
[0070]wp
是p型驱动晶体管通道的宽度；
[0071]
l
p
是p型驱动晶体管通道的长度(即源极和漏极之间的距离)；
[0072]
vg是节点g处的电压；和
[0073]
μ
np
是p型驱动晶体管的载流子迁移率。
[0074]
当i
dn
＝i
dp
＝i
oled
并且
vg
＝v
ref
–vthn
–
|v
thp
|时，流过oled的电流将为：
[0075][0076]
因此，流向oled的电流不取决于p型第一驱动晶体管t
dp
或n型第二驱动晶体管igd的阈值电压，因此流向oled器件的电流i
oled
不受驱动晶体管阈值电压变化的影响。以此方式，驱动晶体管的阈值电压的任何变化已被补偿。
[0077]
根据上述，n型第二驱动晶体管igd将电源elvdd与p型第一驱动晶体管t
dp
隔离。因此，n型驱动晶体管用作源极跟随器。n型驱动晶体管igd在节点vx处的源极电压，也就是p型驱动晶体管t
dp
的源极电压，仅与n型驱动晶体管igd的栅极电压有关。n型源极跟随器被设计为不限制从电源elvdd到oled的电流，而p型驱动晶体管将控制或限制流向oled的电流。该电流与p型晶体管的栅极电压和vx电压有关。由于节点vx与电源elvdd隔离，由p型驱动晶体管t
dp
控制的流向oled的电流不受电源elvdd变化的影响，例如该电源线上的ir下降。p型驱动晶体管还固有地不受漏极电压(电源elvss)变化的影响，至少在与显示应用相关的一阶中如此。
[0078]
另外，如上所述采用双电容器结构，其中第一电容c1用于阈值补偿，以在补偿阶段期间存储驱动晶体管的阈值电压，第二电容器c2用于在编程阶段和发射阶段期间存储数据电压。因此，阈值补偿操作和数据编程操作彼此独立，并且可以通过较短的数据编程阶段实现较短的一个水平时间，同时仍进行精确补偿。该较短的一个水平时间提高了oled的响应能力。通过使用igzo晶体管器件作为开关，存储电容器c1和c2的泄漏大大减少。特别是，通过用ig1作为p型驱动晶体管的栅极和第一端子(漏极)之间的开关，减少了从存储电容器c1的第一极板到p型驱动晶体管的漏极的泄漏。通过用ig2作为vdat电压供应线和第二驱动晶体管igd的栅极之间的开关，减少了从存储电容器c2的第二极板到vdat电压供应线的泄漏。通过用ig3作为参考电压供应线vref和第二驱动晶体管igd的栅极之间的开关，减少了从第二存储电容器c2的第二极板到参考电压供应线的泄漏。因此，储存在储存电容器c1和c2上的电压可以保持更长的时间。因此，如上所述，与传统配置相比，刷新率可以降低到大约30hz或更低，这特别适合显示静态图像。
[0079]
此外，通过在数据编程阶段期间采用导通偏置应力晶体管ig5将elvdd电连接到vx，消除了驱动晶体管的迟滞效应。这降低了性能恶化的可能性，否则可能由于驱动晶体管的阈值电压变化而发生。
[0080]
如上所述，像素电路10可在两种操作模式中操作，根据图2的操作表示正常或刷新操作。这种操作与更动态的图像相关联，这些图像与重复刷新数据电压值相关联。因为数据电压值在正常操作期间被刷新，所以如上所述重复初始化阶段、阈值补偿阶段、数据编程阶段和发射阶段的完整周期，每个周期刷新或更新数据电压值。对于更静态的图像，可以采用对应于根据图3的低频操作的第二操作模式，数据电压值不需要更新和刷新。因此，低频操作也可被称为非刷新操作。为了在最小化功耗的同时增强静态图像的显示，可以在一次刷新操作对数据电压进行编程之后周期性地多次执行低频操作。
[0081]
结合图3的时序图参考图1的tft电路10，对于低频或非刷新操作，tft电路10在阳极重置阶段和发射阶段中执行操作，在阳极重置阶段期间执行导通偏置应力阶段。在前一发射阶段(与正常操作类似)，emi(n)信号电平为低电压值，因此晶体管t1导通，并且由连接到igzo第二驱动晶体管igd的输入驱动电压elvdd驱动发光，从而施加到oled的实际电流由p型第一驱动晶体管t
dp
的栅极和第一端子处的电压确定。可应用行的scan信号电平为低电压值，因此开关管ig1～ig4均处于截止状态，并且scan信号通过低频刷新操作保持低电平。可应用行的emi_obs信号电平最初具有低电压值，使得导通偏置应力晶体管ig5也处于截止状态。
[0082]
在阳极重置阶段开始时，emi(n-2)信号电平从低电压值变为高电压值，使晶体管ig4处于导通状态。当晶体管ig4导通时，oled的第一端子(阳极)通过ig4电连接到提供初始化电压vinit的初始化电源线。与正常操作一样，vinit被设置为使得关闭来自oled的任何发光。同样在阳极重置阶段期间，emi(n)信号电平从低电压值变为高电压值，使p型晶体管t1截止，因此不会有电流流过驱动晶体管t
dp
。通过使t
dp
截止并且将初始化电压施加到oled的第一端子(阳极)，阳极电压被重置以重现与刷新阶段类似的波形。这样的操作减少了刷新阶段和非刷新阶段之间的闪烁，并且在正常操作和低频操作之间保持亮度相同。
[0083]
在导通偏置应力阶段开始时，emi_obs(n)信号电平从低电压值变为高电压值，使导通偏置应力晶体管ig5处于导通状态。当晶体管ig5导通时，电源elvdd被施加到p型第一驱动晶体管t
dp
的第二端子(源极)。p型晶体管的栅极和源极电压差为elvdd
–
(v
ref
–vthn
–
|v
thp
|)，其可以再次大于5v，用于足够的电压应力。与正常操作类似，栅极和源极之间的高压应力可以减少驱动晶体管阈值电压的迟滞。同样在导通偏置应力阶段期间，emi(n-2)信号从高电压值变为低电压值，使晶体管ig4处于截止状态。当晶体管ig4截止时，oled的阳极与初始化电压供应线vinit电断开。在导通偏置应力阶段结束时，emi_obs(n)信号电平从高电压值变为低电压值，使晶体管ig5处于截止状态。当晶体管ig5截止时，电源elvdd与第一驱动晶体管t
dp
的第二端子(源极)电断开。
[0084]
tft电路10接下来可在oled能够发光的发光阶段期间操作。emi(n)信号从高电压值变为低电压值，使晶体管t1处于导通状态。由于在阳极重置阶段(包括导通偏置应力阶段)期间igd和t
dp
的栅极电压保持相同，所以流向oled的电流将与正常或刷新操作中的电流相当：
[0085][0086]
因此，低频操作执行阳极重置和迟滞校正导通偏置应力阶段。这两个操作减小了
使用正常或刷新操作初始设置的和在低频操作期间继续的oled电流的差异，因为静态图像数据电压值被保持。在应用非刷新帧的这种低频操作期间，只有发射控制信号在变化，因此驱动晶体管的栅极电压和存储电容器上的电荷保持相同。从而在低频操作非刷新帧期间降低了功耗，不执行初始化阶段、阈值补偿阶段和数据编程阶段，因为在数据电压保持静态的情况下，这些阶段是不必要的。如上所述，低频操作可以在一次刷新操作之后周期性地执行多次，以在保持先前编程的数据电压值的同时重置像素电路。
[0087]
图4是描绘根据本技术的实施例的第二电路配置20的图，图5是与适合于图4的电路配置20的正常或刷新操作的图4的电路操作相关联的时序图。图6是描绘与适合于图4的电路配置20的低频或非刷新操作的图4的电路操作相关联的时序图的图。图1的电路配置10与图4的电路配置20相比，在图4的实施例中，导通偏置应力晶体管被配置为p型开关晶体管t2(而不是如图1中所示的n型ig5导通偏置应力晶体管上)。p型与n型导通偏置应力晶体管的使用可以基于以下。n型导通偏置应力晶体管可以配置为低泄漏igzo晶体管，并且优异的泄漏性能是使用n型导通偏置应力晶体管的优势。另一方面，与n型igzo导通偏置应力晶体管相比，p型导通偏置应力晶体管可具有更小的占用面积，这可导致电路配置的整体尺寸减小。
[0088]
电路配置10和20在其他方面的结构和操作相当。因此，对于正常或刷新操作，图5的时序图与图2的时序图大致相当，而对于低频或非刷新操作，图6的时序图与图3的时序图大致相当。因此，以上描述在很大程度上适用于这两个实施例。
[0089]
操作的主要区别在于，对于图4的p型导通偏置应力晶体管t2，必须相应地调整emi-obs(n)信号的控制以驱动p型晶体管t2。特别地，对于与图5的时序图相对应的正常或刷新操作，在数据编程阶段期间，emi_obs(n)信号电平从高电压值变为低电压值，使晶体管t2处于导通状态。当t2导通时，与之前的实施例类似，n型igzo第二驱动晶体管igd的第一端子(漏极)和第二端子(源极)通过t2彼此电连接。通过这样的连接，elvdd电源电压在节点vx处施加到t
dp
，并且任何数据电压变化都不会通过第二驱动晶体管igd的栅极-漏极寄生电容影响节点vx处的电压。节点vx处的电压被上拉至elvdd。p型第一驱动晶体管t
dp
的栅极和源极电压差为elvdd
–
(v
ref
–vthn
–
|v
thp
|)，与前一实施例中一样，其可以大于5v以施加足够的电压应力。同样，栅极和源极之间的高电压应力减小了驱动晶体管阈值电压的迟滞。在数据编程阶段结束时，emi_obs(n)信号电平从低电压值变为高电压值，使晶体管t2处于截止状态。因此，第二驱动晶体管igd的源极和漏极彼此电断开，并且节点vx不再电连接到电源elvdd。
[0090]
对于与图6时序图相对应的低频或非刷新操作，在导通偏置应力阶段开始时，emi_obs(n)信号电平从高电压值变为低电压值，使导通偏置应力晶体管t2处于导通状态。当晶体管t2导通时，电源elvdd被施加到p型第一驱动晶体管t
dp
的第二端子(源极)(节点vx)。p型晶体管的栅极和源极电压差为elvdd
–
(v
ref
–vthn
–
|v
thp
|)，这又可以大于5v以提供足够的电压应力。与正常或刷新操作类似，栅极和源极之间的高电压应力可以减小驱动晶体管阈值电压的迟滞。在导通偏置应力阶段结束时，emi_obs(n)信号电平从低电压值变为高电压值，使晶体管t2处于截止状态。当晶体管t2截止时，电源elvdd与第一驱动晶体管t
dp
的第二端子(源极)(节点vx)电断开，然后电路操作可以继续在发射阶段中操作。
[0091]
因此，本发明的一方面是一种用于显示设备的像素电路，其中在保持驱动晶体管的阈值电压的精确补偿的同时最小化一个水平时间，并且执行导通偏置应力操作以施加电
压应力，从而消除与驱动晶体管相关联的迟滞效应。在示例性实施例中，该像素电路包括：第一驱动晶体管，其被配置为根据施加到第一驱动晶体管的栅极的电压控制在发射阶段期间流向发光器件的电流的量，第一驱动晶体管具有第一端子和第二端子；第二驱动晶体管，其被配置为相对于第一驱动晶体管的源极跟随器，其中第二驱动晶体管的第一端子连接到第一电源线并且第二驱动晶体管的第二端子连接到第一驱动晶体管的第二端子；其中第一驱动晶体管为p型或n型晶体管中的一种，并且第二驱动晶体管为p型或n型晶体管中的另一种；以及发光器件，其在发射阶段期间在第一端子处电连接到第一驱动晶体管的第一端子，并且在第二端子处连接到第二电源线；以及导通偏置应力开关晶体管，其第一端子连接到第一电源线和第二驱动晶体管的第一端子，并且第二端子连接到节点vx，节点vx是第一驱动晶体管的第二端子与第二驱动晶体管的第二端子的连接，其中当导通偏置应力开关晶体管处于导通状态时，第一电源线电连接到节点vx以施加电压应力，从而消除迟滞效应。该像素电路可以单独地或组合地包括以下特征中的一个或多个。
[0092]
在该像素电路的示例性实施例中，该像素电路还包括第一开关晶体管，第一开关晶体管的第一端子连接到第一驱动晶体管的栅极，第二端子连接到第一驱动晶体管的第一端子，其中当第一开关晶体管处于导通状态时，第一驱动晶体管连接成二极管，使得第一驱动晶体管的栅极和第一端子通过第一开关晶体管彼此电连接。
[0093]
在该像素电路的示例性实施例中，该像素电路还包括第一电容器和第二电容器，其中第一电容器的第一极板连接到第一驱动晶体管的栅极，第二极板连接到第二电容器的第一极板，并且第二电容器的第二极板连接到第二驱动晶体管的栅极。
[0094]
在该像素电路的示例性实施例中，该像素电路还包括第二开关晶体管，第二开关晶体管的第一端子连接到第二驱动晶体管的栅极和第二电容器的第二极板，第二端子连接到提供数据电压的数据电压供应线，其中当第二开关晶体管在数据编程阶段期间处于导通状态时，数据电压通过第二开关晶体管施加到第二驱动晶体管的栅极和第二电容器的第二极板。
[0095]
在该像素电路的示例性实施例中，该像素电路还包括第三开关晶体管，第三开关晶体管的第一端子连接到第二驱动晶体管的栅极，第二端子连接到提供参考电压的参考电压供应线，其中当第三开关晶体管在初始化阶段期间和阈值补偿阶段期间处于导通状态时，参考电压通过第三开关晶体管施加到第二驱动晶体管的栅极。
[0096]
在该像素电路的示例性实施例中，该像素电路还包括第四开关晶体管，第四开关晶体管的第一端子连接到发光器件的第一端子，第二端子连接到提供初始化电压的初始化电压供应线，其中当第四开关晶体管在初始化阶段期间和阈值补偿阶段期间处于导通状态时，初始化电压通过第四开关晶体管施加到发光器件的第一端子。
[0097]
在该像素电路的示例性实施例中，该像素电路还包括第五开关晶体管，第五开关晶体管的第一端子连接到发光器件的第一端子，第二端子连接到第一驱动晶体管的第一端子；其中当第五开关晶体管在初始化阶段期间处于导通状态时，初始化电压通过第四、第五和第一开关晶体管施加到第一驱动晶体管的栅极；其中当第五开关晶体管在发射阶段期间处于导通状态时，电流从第一电源线通过第一和第二驱动晶体管以及第五开关晶体管流向发光器件。
[0098]
在该像素电路的示例性实施例中，第五开关晶体管为p型晶体管。
[0099]
在该像素电路的示例性实施例中，第一电容器的第二极板和第二电容器的第一极板的节点连接连接到第一电源线、参考电压供应线或初始化电压供应线中的一个；并且其中第一电容器储存第一驱动晶体管和第二驱动晶体管的阈值电压以补偿驱动晶体管的阈值电压以用于发光，并且第二电容器储存用于发光的数据电压。
[0100]
在该像素电路的示例性实施例中，导通偏置应力开关晶体管是n型晶体管。
[0101]
在该像素电路的示例性实施例中，导通偏置应力开关晶体管是p型晶体管。
[0102]
在该像素电路的示例性实施例中，所述开关晶体管中的一个或多个是铟镓锌氧化物晶体管。
[0103]
在该像素电路的示例性实施例中，发光器件是有机发光二极管、微型发光二极管(led)或量子点led中的一种。
[0104]
本发明的另一方面是一种操作像素电路以提供这种增强性能的方法。在示例性实施例中，操作显示设备的像素电路的方法包括以下步骤：提供根据任一实施例的像素电路；执行补偿阶段以补偿第一和第二驱动晶体管的阈值电压，包括：通过将第一开关晶体管置于导通状态以使第一驱动晶体管的栅极和第一端子通过第一开关晶体管彼此电连接将第一驱动晶体管连接成二极管；将第三开关晶体管置于导通状态，并且通过第三开关晶体管将来自参考电压供应线的参考电压施加到第二驱动晶体管的栅极；以及使发光器件的第一端子与第一驱动晶体管的第二端子电断开；其中第一和第二驱动晶体管的阈值电压存储在第一电容器的第一极板上；执行数据编程阶段，包括：将导通偏置应力开关晶体管置于导通状态，从而通过导通偏置应力开关晶体管将第一电源线电连接到节点vx，以施加电压应力，从而消除迟滞效应；在电压应力之后，将导通偏置应力晶体管置于截止状态；以及将第二开关晶体管置于导通状态，并且将来自数据电压供应线的数据电压通过第二开关晶体管施加到第二电容器的第二极板和第二驱动晶体管的栅极；以及执行发射阶段，在发射阶段期间，从发光器件发射光，包括：将第一电源施加到第二驱动晶体管的第一端子，以及将发光器件的第一端子电连接到第一驱动晶体管的第一端子，从而将第一电源施加到发光器件。该操作方法可以单独地或组合地包括以下特征中的一个或多个。
[0105]
在该操作方法的示例性实施例中，该方法还包括在初始化阶段期间和阈值补偿阶段期间将第四开关晶体管置于导通状态，并且通过第四开关晶体管将初始化电压施加到发光器件的第一端子。
[0106]
在该操作方法的示例性实施例中，该方法还包括：初始化阶段还包括将第五开关晶体管置于导通状态，从而通过第四、第五和第一开关晶体管将初始化电压施加到第一驱动晶体管的栅极；并且发射阶段还包括将第五开关晶体管置于导通状态，使得电流从第一电源线通过第一和第二驱动晶体管以及第五开关晶体管流向发光器件。
[0107]
在该操作方法的示例性实施例中，该方法包括：执行低频操作，在该低频操作期间保持数据电压，该低频操作包括以下步骤：执行重置阶段以重置发光器件的第一端子处的电压，包括将发光器件的第一端与第一驱动晶体管的第一端子电断开，并向发光器件的第一端子施加初始化电压；执行导通偏置应力阶段，包括将导通偏置应力开关晶体管置于导通状态，从而通过导通偏置应力开关晶体管将第一电源线电连接到节点vx以施加电压应力，从而消除迟滞效应，以及在电压应力之后将导通偏置应力晶体管置于截止状态；以及执行发射阶段。
[0108]
在该操作方法的示例性实施例中，导通偏置应力阶段还包括将发光器件的第一端子与初始化电压供应线电断开。
[0109]
在该操作方法的示例性实施例中，根据任一实施例，在一次刷新操作之后周期性地多次执行低频操作。
[0110]
尽管已经关于一个或多个特定实施例示出和描述了本发明，但是很明显，在阅读并理解了本说明书和附图后，本领域的其他技术人员将想到等效的改变和修改。特别是对于由上述元件(部件、组件、器件、组合等)执行的各种功能，除非另有说明，否则用于描述这些元件的术语(包括对“装置”的引用)旨在对应于执行所描述的元件的指定功能的任何元件(即，功能上是等效的)，即使在结构上不等同于在此示出的本发明的一个或多个示例性实施例中执行功能的公开结构。此外，虽然本发明的特定特征可能在上文中仅关于若干个示出的实施例中的一个或多个进行了描述，但是这种特征可以与其他实施例的一个或多个其他特征组合，这对于任何给定或特定的应用可能是期望的和有利的。
[0111]
工业适用性
[0112]
本技术的实施例适用于许多显示设备以允许高分辨率的显示设备具有有效阈值电压补偿和真黑性能。这种设备的示例包括电视机、移动电话、个人数字助理(pda)、平板电脑和膝上型计算机、台式显示器、数码相机以及需要高分辨率显示的类似设备。
[0113]
附图标志列表
[0114]
10
ꢀꢀ
第一电路配置
[0115]
20
ꢀꢀ
第二电路配置
[0116]
t1-t2
ꢀꢀ
p型开关晶体管
[0117]
t
dp
ꢀꢀ
p型第一驱动晶体管
[0118]
ig1-ig5
ꢀꢀ
多个n型开关晶体管
[0119]
igdꢀꢀ
n型第二驱动晶体管
[0120]
oled
ꢀꢀ
有机发光二极管(或一般发光器件)
[0121]
c1、c2
ꢀꢀ
第一和第二存储电容器
[0122]
coled
ꢀꢀ
oled的内部电容
[0123]gꢀꢀ
像素电路中的节点
[0124]
vx
ꢀꢀ
像素电路中的节点
[0125]
elvdd
ꢀꢀ
驱动电压电源
[0126]
elvss
ꢀꢀ
发光器件电源
[0127]
vref
ꢀꢀ
参考电压供应线和参考电压
[0128]
vinit
ꢀꢀ
初始化电压供应线和数据电压
[0129]
vdat
ꢀꢀ
数据电压供应线和数据电压
[0130]
scan//emi/emi_obs
ꢀꢀ
控制信号