三维存储器、制备方法及存储系统与流程

1.本技术的实施方式涉及半导体技术领域，更具体地，涉及一种三维存储器、制备方法及存储系统。


背景技术：

2.在三维存储器中，通常采用不同的晶圆(wafer)制备存储阵列和控制存储阵列的外围电路，再通过键合(bonding)的方式，将其形成整体，以节省全工艺时间。在此种方案下，存储阵列的部分工艺可以从背面完成，以释放工艺和设计窗口(design window)。
3.然而，从背面完成该部分工艺会对三维存储器的良率造成一定影响。


技术实现要素：

4.本技术的实施方式提供了一种可至少部分解决现有技术中存在的上述问题的三维存储器、制备方法及存储系统。
5.本技术的实施方式一方面提供了一种三维存储器，包括：第一堆叠结构，包括多个第一堆叠层，第一堆叠层包括导电层和层间绝缘层；多个第一接触部，从第一堆叠结构的第一表面穿过部分第一堆叠层并分别延伸至各自预定深度的导电层，以及，虚拟沟道结构，从第一堆叠结构的与第一表面相对的第二表面穿过第一堆叠层并延伸至导电层。
6.在本技术的一些示例性实施方式中，导电层包括栅极层和第二接触部，栅极层通过第二接触部与第一接触部连接。
7.在本技术的一些示例性实施方式中，形成第二接触部的导电材料与形成栅极层的导电材料相同。
8.在本技术的一些示例性实施方式中，相邻第二接触部在第一表面上的投影之间的空隙小于预定阈值。
9.在本技术的一些示例性实施方式中，在垂直于第一堆叠结构的堆叠方向的平面上，第二接触部沿第一方向的延伸长度大于等于与该第二接触部连接的第一接触部和与连接的第一接触部相邻的第一接触部之间的间距的一半，第一方向为朝向相邻的第一接触部的方向。
10.在本技术的一些示例性实施方式中，第一接触部和与其连接的第二接触部形成为一体。
11.在本技术的一些示例性实施方式中，虚拟沟道结构在第一堆叠结构的堆叠方向上具有至少一个台阶，至少一个导体层与台阶的平行于导电层的一面接触。
12.在本技术的一些示例性实施方式中，虚拟沟道结构在第一堆叠结构的堆叠方向上具有至少一个凹部，至少一个导体层与凹部的表面接触。
13.本技术的实施方式另一方面提供了一种三维存储器的制备方法，包括：在衬底上形成第二堆叠结构，第二堆叠结构包括通过堆叠栅极牺牲层和层间绝缘层形成的多个第二堆叠层；形成从第二堆叠结构的远离衬底的第一表面穿过部分第二堆叠层、并分别延伸至
各自预定深度的栅极牺牲层的多个接触孔；去除栅极牺牲层的位于每个接触孔的底部的至少一部分，以形成凹陷；在每个接触孔和接触孔对应的凹陷中形成导电接触部；以及去除衬底并形成虚拟沟道结构，虚拟沟道结构从第二堆叠结构的与第一表面相对的第二表面穿过部分第二堆叠层并延伸至导电接触部。
14.在本技术的一些示例性实施方式中，在垂直于第二堆叠结构的堆叠方向的平面上，凹陷沿第二方向的延伸长度与接触孔和与其相邻的接触孔之间的间距正相关，第二方向为朝向相邻的接触孔的方向。
15.在本技术的一些示例性实施方式中，相邻凹陷在衬底上的投影之间的空隙小于预定阈值。
16.在本技术的一些示例性实施方式中，在垂直于第二堆叠结构的堆叠方向的平面上，凹陷沿第二方向的延伸长度大于等于接触孔和与其相邻的接触孔之间的间距的一半。
17.在本技术的一些示例性实施方式中，在形成接触导电接触部之前，方法还包括：形成贯穿第二堆叠结构的栅缝隙；以及通过在栅缝隙中沉积栅缝隙牺牲层，形成凹陷的刻蚀停止层；其中，在形成虚拟沟道结构之后，方法还包括：去除栅缝隙牺牲层；通过栅缝隙去除第二堆叠结构的栅极牺牲层，以形成牺牲间隙；以及在牺牲间隙内填充导电材料以形成三维存储器的栅极层。
18.在本技术的一些示例性实施方式中，形成接触孔包括：形成从第二堆叠结构的第一表面穿过部分第二堆叠层的多个初始接触孔，各个初始接触孔分别延伸至与各自预定深度的栅极牺牲层相邻的、靠近第一表面的层间绝缘层；在每个初始接触孔的侧壁沉积第一电介质材料，并使每个初始接触孔延伸至预定深度的栅极牺牲层。
19.在本技术的一些示例性实施方式中，在沉积第一电介质材料之前，方法还包括：氧化接触孔的侧壁以形成支撑层。
20.在本技术的一些示例性实施方式中，氧化接触孔的侧壁以形成支撑层包括：在接触孔侧壁沉积第二电介质材料；以及氧化第二电介质材料以形成支撑层。
21.本技术的实施方式又一方面提供了一种存储系统，包括：如上述实施方式提及的三维存储器；以及控制器，与三维存储器电连接，用于控制三维存储器。
22.根据本技术的实施方式，虚拟沟道结构从第二表面形成，可减少第一接触部的底部有较大空间导致支撑性差的情况，满足了三维存储器的支撑性要求，各表面的设计窗口和工艺窗口大。虚拟沟道结构延伸至导电层而未击穿堆叠结构，可减少虚拟沟道结构击穿堆叠结构损伤外围电路的情况。
附图说明
23.通过阅读参照以下附图所作的对非限制性实施例的详细描述，本技术的其它特征、目的和优点将会变得更明显。其中：
24.图1是一些工艺中的从正面形成虚拟沟道结构的三维存储器的局部剖面图；
25.图2是一些工艺中的从背面形成虚拟沟道结构的三维存储器的局部剖面图；
26.图3a是根据本技术的一个实施方式的三维存储器的局部剖面图；
27.图3b是根据本技术的一个实施方式的另一三维存储器的局部剖面图；
28.图3c和图3d是图3a的区域2中的虚拟沟道结构的局部放大示意图；
29.图4是根据本技术的一个实施方式的外围电路和形成于堆叠结构的存储单元阵列的连接示意图；
30.图5a和图5b是根据本技术的一个实施方式的用于形成第二接触部的凹陷和用于形成第一接触部的接触孔的关系示意图；
31.图6是根据本技术一个实施方式的三维存储器的制备方法的流程图；
32.图7至图20是根据本技术一个实施方式的三维存储器的制备工艺方法的工艺示意图；
33.图21是根据本技术的一个实施方式的存储系统的框图。
具体实施方式
34.为了更好地理解本技术，将参考附图对本技术的各个方面做出更详细的说明。应理解，这些详细说明只是对本技术的示例性实施方式的描述，而非以任何方式限制本技术的范围。在说明书全文中，相同的附图标号指代相同的元件。表述“和/或”包括相关联的所列项目中的一个或多个的任何和全部组合。
35.应注意，在本说明书中，第一、第二、第三等的表述仅用于将一个特征与另一个特征区域分开来，而不表示对特征的任何限制，尤其不表示任何的先后顺序。因此，在未背离本技术的教导的情况下，本技术中讨论的第一接触部也可被称作第二接触部，第一表面可称为第二表面，反之亦然。
36.在附图中，为了便于说明，已稍微调整了部件的厚度、尺寸和形状。附图仅为示例而并非严格按比例绘制。如在本文中使用的，用语“大致”、“大约”以及类似的用语用作表近似的用语，而不用作表程度的用语，并且旨在说明将由本领域普通技术人员认识到的、测量值或计算值中的固有偏差。
37.还应理解的是，诸如“包括”、“包括有”、“具有”、“包含”和/或“包含有”等表述在本说明书中是开放性而非封闭性的表述，其表示存在所陈述的特征、元件和/或部件，但不排除一个或多个其它特征、元件、部件和/或它们的组合的存在。此外，当诸如“...中的至少一个”的表述出现在所列特征的列表之后时，其修饰整列特征，而非仅仅修饰列表中的单独元件。此外，当描述本技术的实施方式时，使用“可”表示“本技术的一个或多个实施方式”。并且，用语“示例性的”旨在指代示例或举例说明。
38.除非另外限定，否则本文中使用的所有措辞(包括工程术语和科技术语)均具有与本技术所属领域普通技术人员的通常理解相同的含义。还应理解的是，除非本技术中有明确的说明，否则在常用词典中定义的词语应被解释为具有与它们在相关技术的上下文中的含义一致的含义，而不应以理想化或过于形式化的意义解释。
39.需要说明的是，在不冲突的情况下，本技术中的实施例及实施例中的特征可以相互组合。另外，除非明确限定或与上下文相矛盾，否则本技术所记载的方法中包含的具体步骤不必限于所记载的顺序，而可以任意顺序执行或并行地执行。下面将参考附图并结合实施例来详细说明本技术。
40.此外，在本技术中当使用“连接”或“联接”时可表示相应部件之间为直接的接触或间接的接触，除非有明确的其它限定或者能够从上下文推导出的除外。
41.在三维存储器中，采用不同的晶圆(wafer)分别制备存储阵列(core array)和控
制存储阵列的外围电路，例如，互补金属氧化物半导体(complementary metal oxide semiconductor，cmos)，再通过键合(bonding)的方式，将其形成整体，以节省全工艺时间。在此种方案下，存储阵列的部分工艺可以从背面完成，以释放工艺和设计窗口(design window)。在一些工艺中，为引出存储阵列的栅极层，可采用sct(stair contact，阶梯接触孔)架构。相对于在三维存储器的台阶区设置ct的架构，sct架构可节省工艺步骤，并改善三维存储器中台阶区内的诸如栅极层或层间绝缘层的薄膜(film)变化导致的压力(stress)等问题。
42.在sct架构中，通常对sct结构的尺寸有要求，以满足形成不同深度sct过程中的工艺窗口。如图1所示，若从正面形成dch(虚拟沟道，dummy channel hole)结构112，由于sct结构111的尺寸较大，贯穿用于形成存储阵列的堆叠结构110并延伸至衬底100的dch结构112的底部会有较大空间(如图1中的虚线框所示)，无法满足支撑性要求。为满足支撑性要求，如图2所示，可从存储阵列的背面形成dch结构112，防止栅极层(即字线)翘曲。参见图2，sct结构211从堆叠结构210的正面形成，dch结构212从堆叠结构210的背面形成，堆叠结构210的正面和cmos结构220键合。该工艺过程中，由于背面形成dch结构212的过程中，无底部刻蚀停止层或牺牲层，在深孔刻蚀堆叠结构210中的栅极牺牲层和层间绝缘层的过程中，易击穿cmos结构220与堆叠结构210之间的氧化层，造成cmos结构220损伤。
43.图3a和图3b是根据本技术的一个实施方式的三维存储器30的局部剖面图。如图3a和图3b所示，三维存储器30可例如包括：第一堆叠结构310a、多个第一接触部321和虚拟沟道结构330。第一堆叠结构310a可例如包括多个第一堆叠层311a，第一堆叠层311a可例如包括导电层312和层间绝缘层313。多个第一接触部321可从第一堆叠结构310a的第一表面314a穿过部分第一堆叠层311a并分别延伸至各自预定深度的导电层312。虚拟沟道结构330可从第一堆叠结构310a的与第一表面314a相对的第二表面315a穿过第一堆叠层311a并延伸至导电层312。
44.根据本技术的实施方式，虚拟沟道结构从第二表面形成，可减少第一接触部的底部有较大空间导致支撑性差的情况，满足了三维存储器的支撑性要求，各表面的设计窗口和工艺窗口大。虚拟沟道结构延伸至导电层而未击穿堆叠结构，可减少虚拟沟道结构击穿堆叠结构损伤外围电路的情况。
45.在本技术的一个实施方式中，参见图3a和图3b，三维存储器30还可例如包括：外围电路340，外围电路340和第一堆叠结构310a可在第一堆叠结构310a的一侧键合。示例地，第一堆叠结构310a和外围电路340可通过互连层(未示出)在第一堆叠结构310a的第一表面314a所在的一侧键合。
46.在本技术的一个实施方式中，图4是外围电路340和形成于第一堆叠结构310a的存储单元阵列301的连接示意图。如图4所示，存储单元阵列301可例如包括一个或多个存储块blk1～blkz。存储块blk可具有多个存储串(未示出)，每个存储串包括串联连接的多个存储单元，同一存储层的存储单元连接于同一条字线(即导电层312的栅极层3121)。外围电路340可例如包括地址解码器341、页缓冲器342、控制逻辑电路343、i/o电路344以及电压产生器345。
47.地址解码器341可响应于控制逻辑电路343而控制与存储单元阵列301连接的字线wl、顶部冗余字线trl、底部冗余字线brl、顶部选择字线tsl以及底部选择字线bsl，其中，字
线wl与存储层(未示出)连接，顶部冗余字线trl与顶部冗余层(未示出)连接，底部冗余字线brl与底部冗余层(未示出)连接，顶部选择字线tsl与顶部选择层(未示出)连接，底部选择字线bsl与底部选择层(未示出)连接。换言之，地址解码器341可接收来自控制逻辑电路343的地址addr并对其进行解码，并根据解码后的地址addr选择存储单元阵列301中多个存储块blk1～blkz中的一个。示例性地，可选择所选择的存储块中的多个页中的一个。每条字线wl可用于控制一个页。地址解码器341可将字线wl所需的电压从电压产生器345提供至所选择的存储块blk中选择的字线wl。
48.页缓冲器342可根据操作模式而作为写入驱动器或读出放大器。示例性地，在编程操作中，页缓冲器342可向存储单元阵列301的位线bl提供与需要编程的数据data相对应的位线电压。数据data可为需要编程的多位数据。在读取操作中，页缓冲器342可通过位线bl感测存储于所选择的存储单元中的数据，并将感测到的数据data输出至i/o电路344。页缓冲器342可包括分别连接至位线bl的多个页缓冲器。
49.控制逻辑电路343可响应于来自i/o电路344的命令cmd(例如编程命令和读取命令)和地址addr来控制地址解码器341、页缓冲器342以及电压产生器345。此外，控制逻辑电路343可控制三维存储器30通过多步方法执行编程操作。多步方法可多次执行编程操作以配置期望的编程状态，并且可包括预/主编程方法、重编程方法、影子编程方法等。
50.电压产生器345可在控制逻辑电路343的控制下生成将要提供给包括字线wl、顶部冗余字线trl、底部冗余字线brl、顶部选择字线tsl以及底部选择字线bsl所需的电压。
51.本领域技术人员应理解的是，本技术中所描述的地址解码器341、页缓冲器342、控制逻辑电路343、电压产生器345执行的操作可由处理电路执行。其中，处理电路可包括但不限于逻辑电路的硬件或者执行软件的处理器的硬件/软件组合。
52.在本技术的一些实施方式中，导电层312可例如包括栅极层3121所在的具有一定厚度的区域内的各个材料部分。
53.在本技术的一些实施方式中，参见图3a，导电层312包括栅极层3121和第二接触部322，栅极层3121通过第二接触部322与第一接触部321连接，栅极层3121和第二接触部322位于同一平面。
54.在本技术的一些实施方式中，第一接触部321和与其连接的第二接触部322形成为一体。换言之，在三维存储器30的制备过程中，可在一个工艺步骤中形成第一接触部321和第二接触部322。
55.在本技术的一个实施方式中，参见图3a，形成栅极层3121的导电材料与第一接触部321的导电材料不同。例如，形成栅极层3121的导电材料可例如为钨，形成第一接触部321的导电材料可例如为铝或铜等。
56.在本技术的另一实施方式中，参见图3b，形成第二接触部322的导电材料与形成栅极层3121的导电材料相同。例如，形成第二接触部322的导电材料与形成栅极层3121的导电材料均为钨。
57.应当理解的是，在形成第二接触部322的导电材料与形成栅极层3121的导电材料相同的情况下，在栅极层3121和第二接触部322之间可以观察不到清晰的界面，即可理解为导电层312包括栅极层3121。
58.在本技术的一个实施方式中，在大致垂直于第一堆叠结构310a的堆叠方向的平面
上，第二接触部322沿第一方向的延伸长度与该第二接触部322连接的第一接触部321和与该连接的第一接触部321相邻的第一接触部之间的间距正相关，第一方向可例如为该第二接触部322对应的第一接触部321朝向与其相邻的其他第一接触部321的方向，即该第二接触部322对应的第一接触部321和与其相邻的第一接触部321形成的直线的方向。换言之，若第一接触部321和与该第一接触部321相邻的第一接触部之间的间距较大，与该第一接触部321接触的第二接触部322的延伸长度较大，若第一接触部321和与该第一接触部321相邻的第一接触部之间的间距较小，与该第一接触部321接触的第二接触部322的延伸长度较小。
59.示例地，第二接触部322对应的第一接触部321可例如为与该第二接触部322一体的第一接触部321。
60.本技术的一个实施方式中，相邻第二接触部322在第一堆叠结构310a的第一表面314a上的投影之间的空隙小于预定阈值。该预定阈值可例如为接近于0的正数。
61.示例性地，在大致平行于第一堆叠结构310a的第一表面314a的平面(即大致垂直于第一堆叠结构310a的堆叠方向的平面)上，第二接触部322的截面形状为圆形，第二接触部322的半径大于等于与该第二接触部322连接的第一接触部321和与连接的第一接触部321相邻的第一接触部321之间的间距的一半，以使相邻第二接触部322在第一堆叠结构310a的第一表面314a的投影之间的空隙接近于0，或者，相邻第二接触部322在第一堆叠结构310a的第一表面314a的投影之间存在重合。其中，第一接触部321和与其相邻的第一接触部321之间的间距可例如为：第一接触部321的中心点和与其相邻的第一接触部321的中心点在平行于衬底的平面上的距离。
62.示例性地，图5a和图5b示出了用于形成第二接触部322的凹陷326沿第二方向的延伸长度和用于形成第一接触部321的接触孔325之间的间距的关系，第二方向可例如为凹陷326对应的接触孔325朝向与其相邻的接触孔325的方向，即凹陷326对应的接触孔325和与其相邻的接触孔325形成的直线的方向。如图5a和图5b，相邻的栅缝隙结构360之间形成有两排接触孔325，接触孔325和与其相邻的接触孔之间的间距可例如为接触孔325和与其相邻的接触孔均被延伸至第一堆叠结构310a底部后的距离，即接触孔325的中心轴和与其相邻的接触孔的中心轴之间的距离(a)与接触孔325的直径(b)的差值。为使得各个第二接触部322尽可能覆盖第一堆叠结构310a，凹陷326的半径(c)大于等于该凹陷326对应的接触孔325和与其相邻的接触孔之间的间距(a-b)的一半。
63.示例地，凹陷326对应的接触孔325和与其相邻的接触孔之间的间距可例如为：该凹陷326对应的接触孔325的中心点和与其相邻的接触孔的中心点在平行于衬底的平面上的距离。参见图5b，由于c≥1/2(a-b)，凹陷326在第一堆叠结构310a的第一表面314a上的投影部分重合，使得在凹陷326中形成的第二接触部322在第一堆叠结构310a的第一表面314a上的投影部分重合，进而使得第二接触部322在第一堆叠结构310a的第一表面314a上的投影可覆盖第一堆叠结构310a的投影，从而减少虚拟沟道孔击穿第一堆叠结构310a的情况。
64.示例地，若凹陷326对应的接触孔325的中心点和与其相邻的接触孔的中心点在各个平行于衬底的平面上具体不同的距离值，接触孔325和与其相邻的接触孔之间的间距可例如为：凹陷326对应的接触孔325的中心点和与其相邻的接触孔的中心点在各个平行于衬底的平面上的距离值中的最大值。
65.示例地，若凹陷326对应的接触孔325的中心点和与其相邻的不同接触孔的中心点
在平行于衬底的平面上具体不同的距离值，接触孔325和与其相邻的接触孔之间的间距可例如为：凹陷326对应的接触孔325的中心点和与其相邻的不同接触孔的中心点在平行于衬底的平面上的距离值中的最大值。
66.应当理解的是，在未背离本技术教导的情况下，凹陷326还可例如为其他形状，本技术对此不作限制。
67.应当理解的是，图5b中以相邻的栅缝隙结构360之间形成有两排接触孔325为例，对三维存储器30的结构进行示例，在未背离本技术教导的情况下，相邻的栅缝隙结构360之间的接触孔325的数量(即第一接触部321的数量)可根据需要设置，本技术对此不作限制。
68.应当理解的是，图5b中以同一排的接触孔325和同一列的接触孔325排布于同一直线为例进行示例说明，在未背离本技术教导的情况下，接触孔325还可交错排布，本技术对此不作限制。
69.在本技术的一个实施方式中，考虑到第一接触部321之间的间距过大，例如大于栅极层3121的翘曲值l，会使得栅极层3121翘曲，相邻的第一接触部321之间的间距(a-b)≤l。其中，翘曲值l是指栅极层3121发生翘曲时第一接触部321之间的间距值。
70.在本技术的一个实施方式中，参加图3a，三维存储器30中未形成台阶区域，三维存储器30通过sct结构引出栅极层3121(即字线wl等)。
71.在本技术的一些实施方式中，参见图3a，三维存储器30还可例如包括侧壁绝缘层324，侧壁绝缘层324可例如位于第一接触部321的外壁。示例地，侧壁绝缘层324可例如通过在用于形成第一接触部321的接触孔中沉积第一电介质材料形成。第一电介质材料可例如为氧化物等绝缘材料。
72.在本技术的一些实施方式中，虚拟沟道结构330可例如采用深孔刻蚀工艺形成，即通过从第一堆叠结构310a的第二表面315a向下刻蚀，在第一堆叠结构310a刻蚀出例如圆柱形的深孔，然后采用绝缘材料填充形成。
73.在本技术的一些实施方式中，参见图3a的区域1，三维存储器30的至少一个虚拟沟道结构与一个第二接触部322接触，虚拟沟道结构的形状可例如为圆柱形。
74.在本技术的另一些实施方式中，参见图3a的区域2，三维存储器30的至少一个虚拟沟道结构与至少两个第二接触部322接触。
75.作为一个示例，参见图3c，三维存储器30的至少一个虚拟沟道结构在第一堆叠结构的堆叠方向(例如，z方向)上具有至少一个台阶332，至少一个导电层312与台阶332的平行于导电层312的一面(例如台阶332的第一面3321)接触。换言之，导电层312中的第二接触部322与台阶332的第一面3321接触。示例地，第二接触部322作为形成虚拟沟道结构阶段的刻蚀停止层，其可阻断刻蚀工艺对第一堆叠层的位于第二接触部322和第一表面314a之间的部分进行刻蚀，使得其形成的虚拟沟道结构如图3c所示。
76.作为另一示例，参见图3d，三维存储器30的至少一个虚拟沟道结构在第一堆叠结构的堆叠方向(例如，z方向)上具有至少一个凹部333，至少一个导电层312与该凹部333的表面(例如，凹部的三个面——第一面3331、第二面3332和第三面3333)接触，即导电层312中的第二接触部322与该凹部333的表面接触。示例地，第二接触部322作为形成虚拟沟道结构阶段的刻蚀停止层，其在阻断刻蚀工艺对第一堆叠层的位于第二接触部322和第一表面314a之间的部分进行刻蚀的过程中，由于刻蚀材料可能会向横向地刻蚀第一堆叠层的位于
第二接触部322和第一表面314a之间的一小部分，使得其形成的虚拟沟道结构如图3d所示。
77.应当理解的是，在未背离本技术教导的情况下，三维存储器30的至少一个虚拟沟道结构与至少两个第二接触部322接触的情况下，该虚拟沟道结构在第一表面314a的投影形状可以为圆形，也可以为其他形状，此处不作限制。
78.根据本技术的实施方式，虚拟沟道结构从第二表面形成，可减少第一接触部的底部有较大空间导致支撑性差的情况，满足了三维存储器的支撑性要求，各表面的设计窗口和工艺窗口大。导体层可作为用于形成虚拟沟道结构的虚拟沟道孔的刻蚀停止层，可减少虚拟沟道结构击穿堆叠结构损伤外围电路的情况。
79.图6是根据本技术一个实施方式的三维存储器30的制备方法1000的流程图。如图6所示，本技术提供一种三维存储器30的制备方法1000包括：
80.步骤s11，在衬底上形成第二堆叠结构，第二堆叠结构包括通过堆叠栅极牺牲层和层间绝缘层形成的多个第二堆叠层。
81.步骤s12，形成从第二堆叠结构的远离衬底的第一表面穿过部分第二堆叠层、并分别延伸至各自预定深度的栅极牺牲层的多个接触孔。
82.步骤s13，去除栅极牺牲层的位于每个接触孔的底部的至少一部分，以形成凹陷。
83.步骤s14，在每个接触孔和接触孔对应的凹陷中形成导电接触部。
84.步骤s15，去除衬底，并形成虚拟沟道结构，虚拟沟道结构从第二堆叠结构的与第一表面相对的第二表面穿过第二堆叠层并延伸至导电接触部。
85.根据本技术的实施方式，虚拟沟道结构从堆叠结构的第二表面形成，可减少导电接触部底部有较大空间导致支撑性差的情况，满足了三维存储器的支撑性要求，各表面的设计窗口和工艺窗口更大。从堆叠结构的第一表面穿过堆叠层形成的导电接触部可作为用于形成虚拟沟道结构的虚拟沟道孔的刻蚀停止层，可减少虚拟沟道结构击穿堆叠结构损伤外围电路的情况。此外，三维存储器的制备工艺中基本没有引入多余的工艺，无需额外增加工艺制程和工艺成本，工艺简单。
86.下面将结合图7至图20详细说明上述制备方法1000的各个步骤的具体工艺。
87.步骤s11
88.图7是本技术的一个实施方式中形成第二堆叠结构310b后的三维存储器30的局部剖面示意图。
89.如图7所示，步骤s11在衬底300上形成第二堆叠结构310b可例如包括：提供衬底300；在衬底300的一侧形成第二堆叠结构310b。
90.在本技术的一个实施方式中，衬底300的制备材料可选择任何适合的半导体材料，例如可为单晶硅(si)、单晶锗(ge)、硅锗(gesi)、碳化硅(sic)、绝缘体上硅(soi)、绝缘体上锗(goi)或砷化镓等
ⅲ‑ⅴ
族化合物。示例性地，衬底300可选择单晶硅。
91.在本技术的一个实施方式中，衬底300可例如是复合衬底，用于支撑在其上的器件结构。可通过诸如化学气相沉积(cvd)、物理气相沉积(pvd)、原子层沉积(ald)或其任何组合的薄膜沉积工艺依次设置多个由不同材料制备的层以形成衬底300。
92.衬底300可例如包括衬底牺牲层，衬底牺牲层可包括单层、多层或合适的复合层。例如，衬底牺牲层可包括氧化硅层、氮化硅层和氮氧化硅层中的任意一个或多个。作为一种选择，衬底牺牲层可以是高介电常数介质层，作为另一种选择，衬底牺牲层可包括依次设置
的介质层、牺牲层和介质层，其中，介质层可以是氮化硅层，牺牲层可以是氧化硅层。作为另一种选择，衬底牺牲层可包括电介质材料、半导体材料和导电材料中的任意一个或多个。例如，在本技术的一个实施方式中，形成衬底牺牲层的示例性材料可以是多晶硅。
93.在本技术的一个实施方式中，衬底300具有相对的第一侧和第二侧。在形成衬底300之后，可通过一个或多个薄膜沉积工艺在衬底300的例如第一侧形成第二堆叠结构310b。薄膜沉积工艺可包括但不限于cvd、pvd、ald或其任何组合，本技术对此不作限定。第二堆叠结构310b可包括多对彼此交替地堆叠的层间绝缘层313和栅极牺牲层316。例如，第二堆叠结构310b可包括64对、128对或多于128对的层间绝缘层313和栅极牺牲层316。在一些实施方式中，层间绝缘层313和栅极牺牲层316可分别包括第一电介质材料和与第一电介质材料不同的第二电介质材料。用于形成层间绝缘层313和栅极牺牲层316的示例性材料可分别包括氧化硅和氮化硅。氧化硅层可用作层间绝缘层313，而氮化硅层可以用作栅极牺牲层316。随后可刻蚀掉栅极牺牲层316，并用包括导电材料的导体层替换栅极牺牲层316。作为一种选择，可在衬底300的、用于形成第二堆叠结构310b的平面内定义相互垂直的x方向及y方向(参见图5b)，并将垂直于衬底300的上述表面的方向定义为z方向，换言之，z方向也可以是第二堆叠结构310b的厚度的方向。
94.上文中对单个第二堆叠结构310b的制备方法进行了说明。事实上，随着三维存储器30存储量需求的不断增加，存储叠层逐渐增大。为突破传统工艺极限的限制，可采用双堆叠技术或多堆叠技术形成通过在叠层结构的厚度的方向(z方向)上依次堆叠的多个子叠层结构形成第二堆叠结构310b，其中，每个子叠层结构可包括多个交替层叠设置的层间绝缘层313和栅极牺牲层316。每个子叠层结构的层数可相同，也可不同。由于在上文中描述的单个叠层结构的制备工艺涉及的内容和结构可完全或部分地适用于在这里描述的包括多个子叠层结构形成的叠层结构，因此与其相关或相似的内容不再赘述。然而本领域技术人员可以理解的是，可以在多叠层结构或单叠层结构的基础上进行后续制备工艺。
95.步骤s12
96.图8是本技术的一个实施方式中形成掩膜层350后的三维存储器30的局部剖面示意图，图9是本技术的一个实施方式中形成从第二堆叠结构310b的远离衬底300的第一表面314b穿过掩膜层350的开口351的三维存储器30的局部剖面示意图，图10a至图10c是本技术的一个实施方式中形成初始接触孔323的三维存储器30的局部剖面示意图，图11是本技术的一个实施方式中去除掩膜层350后的三维存储器30的局部剖面示意图，图12是本技术的一个实施方式中形成侧壁绝缘层324后的三维存储器30的局部剖面示意图，图13是本技术的一个实施方式中形成接触孔325后的三维存储器30的局部剖面示意图。
97.在本技术的一个实施方式中，如图8所示，三维存储器30的制备方法1000还可例如包括：在第二堆叠结构310b上沉积掩膜层350。掩膜层350覆盖在第二堆叠结构310b上，可在刻蚀接触孔325(参见图13)时保护第二堆叠结构310b的其他区域。掩膜层350可例如为硬掩模层(hard mask，hm)。硬掩模层的材料例如为无定形碳、多晶硅、氧化铝(al2o3)或者金属。
98.在本技术的一个实施方式中，如图9所示，三维存储器30的制备方法1000还可例如包括：在形成掩膜层350后，图案化掩模层350以形成多个暴露第二堆叠结构310b的开口351。图案化掩模层350的方法可包括但不限于光刻和刻蚀。这些开口351用于在后续工艺中去除第二堆叠结构310b的一部分以形成接触孔325(参见图13)。
99.在本技术的一个实施方式中，如图10a至图10c所示，三维存储器30的制备方法1000还可例如包括：形成从第二堆叠结构310b的第一表面314b穿过部分第二堆叠层311b的多个初始接触孔，各个初始接触孔分别延伸至与各自预定深度的栅极牺牲层316相邻的、靠近第二堆叠结构310b的第一表面314b的层间绝缘层313。示例性地，通过开口351，沿大致垂直第二堆叠结构310b的方向(z方向)向下刻蚀，形成初始接触孔323。
100.示例性的，可将y方向(参见图5b)上大致位于同一直线的初始接触孔323视为一组初始接触孔323。参见图10a至图10c，第二堆叠结构310b包括栅极牺牲层316和层间绝缘层313，最远离衬底300的一层和最接近衬底300的一侧可例如为层间绝缘层313。
101.以下以第二堆叠结构310b包含8层栅极牺牲层为例，对形成初始接触孔323的过程进行示例性说明。形成初始接触孔323的过程可例如包括：如图9所示，形成与8组初始接触孔323分别对应的开口351；如图10a所示，在第二堆叠结构310b上形成覆盖掩膜层350的第一光阻图案352，第一光阻图案352暴露第1组、第2组、第3组和第4组开口351，通过第1组、第2组、第3组和第4组开口351，向下刻蚀一层层间绝缘层313和一层栅极牺牲层316；如图10b所示，去除第一光阻图案352，并在第二堆叠结构310b上形成覆盖掩膜层350的第二光阻图案353，第二光阻图案353暴露第1组、第2组、第7组和第8组开口351，通过第1组、第2组、第7组和第8组开口351，向下交替刻蚀两层层间绝缘层313和两层栅极牺牲层316；如图10c所示，去除第二光阻图案353，并在第二堆叠结构310b上形成覆盖掩膜层350的第三光阻图案354，第三光阻图案354暴露第1组、第4组、第5组和第8组开口351，通过第1组、第4组、第5组和第8组开口351，向下交替刻蚀四层层间绝缘层313和四层栅极牺牲层316，以形成初始接触孔323。通过上述过程形成的初始接触孔323中，第1组初始接触孔323刻蚀停止于从第二堆叠结构310b的第一表面314b向靠近衬底300方向数起的第8层层间绝缘层313的靠近第二堆叠结构310b的第一表面314b的一侧，第2组初始接触孔323刻蚀停止于第4层层间绝缘层313的靠近第二堆叠结构310b的第一表面314b的一侧，第3组初始接触孔323刻蚀停止于第2层层间绝缘层313的靠近第二堆叠结构310b的第一表面314b的一侧，第4组初始接触孔323刻蚀停止于第6层层间绝缘层313的靠近第二堆叠结构310b的第一表面314b的一侧，第5组初始接触孔323刻蚀停止于第5层层间绝缘层313的靠近第二堆叠结构310b的第一表面314b的一侧，第6组初始接触孔323刻蚀停止于第1层层间绝缘层313的靠近第二堆叠结构310b的第一表面314b的一侧，第7组初始接触孔323刻蚀停止于第3层层间绝缘层313的靠近第二堆叠结构310b的第一表面314b的一侧，第8组初始接触孔323刻蚀停止于第7层层间绝缘层313的靠近第二堆叠结构310b的第一表面314b的一侧。
102.应当理解的是，为阐述清楚，本实施方式以第二堆叠结构310b包含8层栅极牺牲层为例进行示例性说明，在其他实施方式中，第二堆叠结构310b的栅极牺牲层的层数(即第二堆叠层311b的数量)可根据需要调整，例如，16层、32层、64层等，本技术对此不做限制。
103.应当理解的是，在未背离本技术教导的情况下，还可通过其他工艺流程，以使各组初始接触孔323刻蚀停止于不同层间绝缘层313即可，本技术对初始接触孔323的形成过程和各组初始接触孔323具体刻蚀停止的位置不作限制。
104.应当理解的是，在未背离本技术教导的情况下，初始接触孔323的数量可根据第二堆叠结构310b中第二堆叠层311b的数量确定，本技术对此不作限制。
105.在本技术的一个实施方式中，如图11所示，三维存储器30的制备方法1000还可例
如包括：去除第三光阻图案354，以及去除掩膜层350。
106.示例性地，掩膜层350为硬掩模层。为了去除硬掩模层，可使用化学机械研磨(cmp)工艺去除硬掩模层，也可使用利用磷酸的湿法蚀刻清洗设备方案去除硬掩模层，还可使用化学机械研磨(cmp)工艺和利用磷酸的湿法蚀刻清洗设备方案的组合。
107.应当理解的是，在未背离本技术教导的情况下，可根据掩膜层350的材料，选择去除掩膜层350的方法，本技术对此不作限定。
108.应当理解的是，在未背离本技术教导的情况下，执行去除掩膜层350的步骤的顺序可根据需要设置，例如，可设置在形成接触孔325或形成凹陷326后执行，本技术对此不作限制。
109.在本技术的一个实施方式中，如图12和图13所示，形成接触孔325可例如包括：在每个初始接触孔323的侧壁沉积第一电介质材料以形成侧壁绝缘层324，并使每个初始接触孔323延伸至预定深度的栅极牺牲层316，以形成接触孔325。
110.示例性地，如图12所示，在初始接触孔323侧壁和底部沉积第一电介质材料。如图13所示，去除初始接触孔323底部的第一电介质材料以形成侧壁绝缘层324，以及向下刻蚀至少一层层间绝缘层313，以使每个初始接触孔323延伸至预定深度的栅极牺牲层316，以形成接触孔325。其中，侧壁绝缘层324可隔离导电接触部320与除预定深度的栅极层3121(参见图3a)以外的其他栅极层3121。
111.作为一种选择，三维存储器30的制备方法1000还可例如包括：氧化接触孔325的侧壁以形成支撑层(未示出)。
112.示例性地，在接触孔325侧壁沉积第二电介质材料；氧化第二电介质材料以形成支撑层。第二电介质材料可例如为氮化硅等。通过接触孔325的侧壁的支撑层可增强三维存储器30的支撑性。
113.步骤s13
114.图14是本技术的一个实施方式中形成凹陷326后的三维存储器30的局部剖面示意图。
115.如图14所示，在本技术的一个实施方式中，去除栅极牺牲层316的位于接触孔325底部的至少一部分，以形成凹陷326，在大致平行于衬底300的平面上，凹陷326沿第二方向的延伸长度大于或等于接触孔325底部沿第二方向的延伸长度，第二方向为凹陷326对应的接触孔325朝向与其相邻的接触孔的方向。
116.示例地，形成凹陷326可例如包括：向接触孔325内注入对栅极牺牲层316的刻蚀比高而对层间绝缘层刻蚀比低的刻蚀材料，去除接触孔325底部的部分栅极牺牲层316，形成凹陷326。
117.示例地，可通过控制凹陷326的刻蚀时间或刻蚀能量等，控制凹陷326的延伸长度，本技术对此不做限制。
118.在本技术的一个实施方式中，在垂直于第二堆叠结构的堆叠方向的平面上，凹陷326沿第二方向的延伸长度与凹陷326对应的接触孔325和与其相邻的接触孔之间的间距正相关，第二方向为凹陷326对应的接触孔325朝向与其相邻的接触孔的方向。换言之，若形成的接触孔325之间的间距较大，凹陷326的延伸长度较大，若形成的接触孔325之间的间距较小，凹陷326的延伸长度较小，可根据形成的接触孔325之间的间距的大小决定凹陷326的延
伸长度。
119.示例地，凹陷326沿第二方向的延伸长度等于接触孔325和与其相邻的接触孔之间的间距的t/2倍，t为大于等于1的正数。
120.作为一种选择，相邻凹陷326在衬底300上的投影之间的空隙小于预定阈值。其中，预定阈值可例如为接近于0的正数。换言之，相邻凹陷326在衬底300上的投影之间几乎没有空隙。通常情况下，若凹陷326沿第二方向的延伸长度等于接触孔325和与其相邻的接触孔之间的间距的t/2倍，相邻凹陷326在衬底300上的投影之间几乎没有空隙。
121.可选择的，由于工艺偏差等因素，在刻蚀凹陷326的过程中，将接触孔325和与其相邻的接触孔之间的间距的t/2倍确定为栅极牺牲层316沿第二方向要被刻蚀的刻蚀长度，并根据确定的刻蚀长度对栅极牺牲层316的位于每个接触孔的底部的至少一部分进行刻蚀以形成凹陷326后，相邻凹陷326在衬底300上的投影之间也可能存在空隙。因此，本技术的部分实施方式中，凹陷326沿第二方向的延伸长度可大于等于接触孔325和与其相邻的接触孔之间的间距的t/2倍，相邻凹陷326在衬底300上的投影可部分重合，以减少由于工艺偏差等原因导致导电接触部320的位于凹陷326内的部分无法完全阻挡用于形成虚拟沟道孔的刻蚀材料向下进一步刻蚀的情况，进一步减少了刻蚀击穿的情况。
122.示例地，在垂直于第二堆叠结构310b的堆叠方向的平面上，凹陷326沿第二方向的延伸长度大于等于接触孔325和与其相邻的接触孔之间的间距的一半。
123.示例性地，在垂直于第二堆叠结构310b的堆叠方向的平面上，凹陷326的截面形状可例如为圆形，凹陷326的半径可大于等于该凹陷326对应的接触孔325和与其相邻的接触孔之间的间距的一半。
124.示例性地，如图5a和图5b所示，接触孔325和与其相邻的接触孔之间的间距可例如为接触孔325和与其相邻的接触孔均被延伸至第二堆叠结构310b底部后的距离，即接触孔325的中心轴和与其相邻的接触孔的中心轴之间的距离(a)与接触孔的直径(b)的差值。为使得各个导电接触部320的位于凹陷内的部分(即第二接触部322)尽可能覆盖第二堆叠结构310b，凹陷326的半径c大于等于接触孔325和与其相邻的接触孔之间的间距(a-b)的一半。参见图5b，由于c≥1/2(a-b)，各个导电接触部320的位于凹陷内的部分在第二堆叠结构310b的第一表面314b上的投影可覆盖第二堆叠结构310b的投影。
125.步骤s14
126.图15是本技术的一个实施方式中形成导电接触部320后的三维存储器30的局部剖面示意图。
127.示例性地，如图15所示，可在接触孔325和凹陷326中填充导电材料，以形成导电接触部320。其中，导电接触部320的位于接触孔325内的部分即可理解为本技术的结构实施例中提及的第一接触部321，导电接触部320的位于凹陷内的部分即可理解为本技术的结构实施例中提及的第二接触部322。通过第一接触部321和第二接触部322可为栅极层3121(参见图3a)提供导电路径。此外，第一接触部321和栅极层3121通过第二接触部322接触，可增大接触面积，减小电阻。
128.在本技术的一个实施方式中，考虑到接触孔325之间的间距过大会使得栅极层3121翘曲，例如，接触孔325之间的间距大于栅极层3121的翘曲值l，会使得栅极层3121翘曲，相邻的第一接触部321之间的间距(a-b)≤l。其中，翘曲值l是指栅极层3121发生翘曲时
第一接触部321之间的间距值。
129.步骤s15
130.图16是本技术的一个实施方式中键合外围电路340后的三维存储器30的局部剖面示意图，图17是本技术的一个实施方式中的去除衬底300后的三维存储器30的局部剖面示意图，图18是根据本技术的一个实施方式中形成虚拟沟道孔331后的三维存储器30的局部剖面示意图，图19是根据本技术的一个实施方式中形成虚拟沟道结构330后的三维存储器30的局部剖面示意图，图20是根据本技术的一个实施方式中形成牺牲间隙317后的三维存储器30的局部剖面示意图。
131.在本技术的一个实施方式中，如图16所示，三维存储器30的制备方法1000还可例如包括：在第二堆叠结构310b的第一表面314b所在的一侧，将所述第二堆叠结构310b与外围电路340键合。例如，第二堆叠结构310b可通过互连层(未示出)和外围电路240键合。
132.示例性地，第二堆叠结构310b可被制备在第一晶圆上，外围电路340可被制备在第二晶圆上，将第一晶圆与第二晶圆键合，以使外围电路340电连接至第二堆叠结构310b中的存储单元阵列301(参见图4)。
133.在本技术的一个实施方式中，如图17所示，可例如使用通过氢氧化四甲基铵(tmah)的湿法蚀刻来去除衬底300(例如硅衬底)，当到达具有不同于衬底300的材料时，其自动地停止。
134.应当理解的是，在未背离本技术教导的情况下，可根据衬底300材料选择去除衬底300的方法和材料，本技术对此不作限制。
135.在本技术的一个实施方式中，形成虚拟沟道结构330可例如包括：如图18所示，形成从第二堆叠结构310b的与第二堆叠结构310b的第一表面314b相对的第二表面315b穿过第二堆叠层311b的、延伸至导电接触部320的虚拟沟道孔331；如图19所示，在虚拟沟道孔331中填充至少一种支撑材料以形成虚拟沟道结构330。
136.示例性地，可通过刻蚀来形成虚拟沟道孔331，虚拟沟道孔331是指后续不形成存储单元的沟道孔，虚拟沟道孔331通过后续其他膜层的填充主要作为支撑柱。
137.应当理解的是，在未背离本技术教导的情况下，本领域技术人员可根据其他工艺形成上述虚拟沟道孔331，本技术对此不限定。
138.示例性地，为了提高虚拟沟道结构330的支撑作用，相邻两排上述虚拟沟道结构330在x方向上可呈错位排布，以增大虚拟沟道结构330的分布密度。
139.示例性地，可在虚拟沟道孔331中分别填充多种支撑材料，多种支撑材料具有不同的硬度。
140.应当理解的是，在未背离本技术教导的情况下，支撑材料可例如为多晶硅、氧化硅等，本技术对此不作限制。
141.示例性地，虚拟沟道结构330在大致平行于第二堆叠结构310b的第一表面314b的方向上的截面可例如为圆形、椭圆形等形状。
142.在本技术的一个实施方式中，三维存储器30的制备方法1000还可例如包括：如图20所示，去除第二堆叠结构310b中的栅极牺牲层316，以形成牺牲间隙317；如图3a和图3b所示，在牺牲间隙317内填充导电材料以形成三维存储器30的栅极层3121。
143.在本技术的一个实施方式中，三维存储器30的制备方法1000还可例如包括：在形
成导电接触部320之前，形成贯穿第二堆叠结构310b的栅缝隙(未示出)；以及通过在栅缝隙中沉积栅缝隙牺牲层(未示出)，形成凹陷326的刻蚀停止层。去除第二堆叠结构310b中的栅极牺牲层316，以形成牺牲间隙317的步骤可例如包括：去除栅缝隙牺牲层；通过栅缝隙去除第二堆叠结构310b的栅极牺牲层316，以形成牺牲间隙317。换言之，为避免通过凹陷326形成的第二接触部322对刻蚀形成栅缝隙的过程造成影响，可先形成栅缝隙，并在栅缝隙中形成栅缝隙牺牲层，在需要去除栅极牺牲层316时，再打开该栅缝隙。
144.应当理解的是，在未背离本技术教导的情况下，栅缝隙牺牲层可采用例如多晶硅(poly)或碳化物(c)等材料形成，本技术对此不作限制。
145.在本技术的一个实施方式中，三维存储器30的制备方法1000还可例如包括：在形成栅极层3121后，可在栅缝隙中形成绝缘侧壁，并形成覆盖绝缘侧壁的poly或者其它导电材料，以形成栅缝隙结构360(参见图5b)。栅缝隙结构360可作为共源极，与其它作为源极层的材料层相接触。
146.在本技术的另一实施方式中，三维存储器30的制备方法1000还可例如包括：在形成栅极层3121后，可在栅缝隙中填充绝缘材料。
147.应当理解的是，在完成第二堆叠结构310b中完成三维存储器的位于堆叠结构内的诸如沟道结构(未示出)、导电接触部320等结构的制备、栅极牺牲层316的置换后，第二堆叠结构310b即为图3a和图3b中所示的第一堆叠结构310a。
148.图21是根据本技术实施方式的存储系统的框图。如图21所示，存储系统40包括三维存储器30和控制器31。控制器31与三维存储器30电连接，用于控制三维存储器30。
149.三维存储器30可与上文中任意实施方式的所描述的三维存储器相同，本技术对此不再赘述。
150.控制器31可通过通道ch控制三维存储器30，并且三维存储器30可响应于来自主机50的请求基于控制器31的控制而执行操作。三维存储器30可通过通道ch从控制器31接收命令cmd和地址addr并且访问响应于该地址而从存储单元阵列中选择的区域。换言之，三维存储器30可对由地址选择的区域执行与命令相对应的内部操作。
151.根据本技术的实施方式，虚拟沟道结构从堆叠结构的第二表面形成，可减少导电接触部底部有较大空间导致支撑性差的情况，满足了三维存储器的支撑性要求，各表面的设计窗口和工艺窗口大。从堆叠结构的第一表面穿过堆叠层形成的导电接触部可作为用于形成虚拟沟道结构的虚拟沟道孔的刻蚀停止层，可减少虚拟沟道结构击穿堆叠结构损伤外围电路的情况。此外，三维存储器的制备工艺中基本没有引入多余的工艺，无需额外增加工艺制程和工艺成本，工艺简单。
152.尽管在此描述了三维存储器的示例性制备方法和结构，但可以理解，一个或多个特征可以从该三维存储器的结构中被省略、替代或者增加。例如，衬底中可根据需要形成各种阱区。此外，所举例的各层的材料仅仅是示例性。
153.以上描述仅为本技术的实施方式以及对所运用技术原理的说明。本领域技术人员应当理解，本技术中所涉及的保护范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离技术构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本技术中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。